JPS62291163A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発明は、半導体集積回路装置に係り、特に、内部素子
を入力端子よりの過大な電圧から保護するための入力保
護回路を具備する半導体集積回路装置に関する。

（従来の技術） 従来、半導体集積回路装置においては、第２図及び第３
図に示されるように、集積回路装置の内部素子を入力端
子よりの過大な電圧から保護する目的で入力保護回路が
設けられている。

第２図は係るバイポーラ型半導体集積回路装置の例であ
り、この図において、ダイオードＤ、が前記した入力保
護の働きをするものである。即ち、入力端子ＩＮ、に印
加される入力電圧νＩＮがグラウンド電位レベルＧＮＤ
よりダイオードＤ、の順方向電圧ＶＦ以上低い状態もし
くは逆方向降伏電圧ｖ、１以上高い状態になるような異
常入力電圧が印加されるとダイオードＤ１に順方向電流
■、もしくは逆方向降伏電流■８が流れて入力端子ＩＮ
、の異常電圧印加による内部回路の破壊を防ぐ作用をす
るものである。尚、ＶｅＣは直流電圧、Ｒ１は抵抗、Ｔ
Ｒ。

はバイポーラ型トランジスタである。

また、第３図は係るＭＯ５型半導体集積回路装置の例で
あり、この図において、ダイオードＤ２とダイオードＤ
、が前記した入力保護の働きをするものである。即ち、
入力端子ＩＮ、に印加される入力電圧ｖＩＮが電位レベ
ルＶＳＳよりダイオードＤ３の順方向電圧ｖＦ以上低い
状態になると、ダイオードＤ３に順方向電流ＩＦが流れ
て、ＭＯ５型ｌ・ランジスタＴＲ，のゲートにそれ以上
の負の高電圧が印加されないように作用する。また、入
力電圧ＶＩＮが電位レベルＶＤＤよりダイオードＤ２の
順方向電圧９４以上高い状態になると、ダイオードｌｈ
に順方向電流■、が流れてＭＯＳ　）ランジスタＴＲ２
のゲートにそれ以上の正の高電圧が印加されないように
作用する。ゲートに印加される正又は負の高電圧はゲー
ト酸化膜の絶縁破壊を誘起し、ＭＯ５型半導体集積回路
装置において、致命的なものとなるため、ダイオードＤ
２及びダイオードＤ３より構成される入力保護回路は重
要な役割を担っている。

以上説明した入力保護回路の肉筆２図に示したバイポー
ラ型半導体集積回路装置をモノリシックに実現した従来
の例を第４図に示す。

第４図（ａ）は係るバイポーラ型半導体集積回路装置の
パターンを示す平面図、第４図（ｈ）は第４図（ａ）の
Ｘ−Ｘ　’線断面図である。

図中、１０は入力パッド領域、１１は入力保護ダイオー
ド領域、１２は素子領域であり、２０１は基板、２０２
はエピタキシャル層、２０３はフィールド酸化膜、２０
４は配線メタル、２０５はＮ′″埋込層、２０６はＮ゛
拡散層、２０７はアイソレーション拡散層、２０８はコ
ンタクトである。

ここで、バイポーラ型半導体集積回路装置は基板２０１
を最低電位に落とし、ＧＮＤとして使用するので、第４
図（ｂ）において、コンタクト２０８を介し配線メタル
２０４に接続されているアイソレーション拡散層２０７
により区分されているエピタキシャル層２０２の一部分
が入力保護ダイオードとして機能する。第４図（ｂ）に
おける入力保護ダイオード領域１１がこれにあたる。即
ち、第４図（ｂ）の入力保護ダイオード領域１１のアイ
ソレーション接合により形成されるダイオードが第２図
のダイオードＤ、に相当するものである。

第４図に示される従来のバイポーラ型半導体集積回路の
入力保護回路のモノリシック構造は図より明らかなよう
に個々の入カパソドに一つ一つの入力保護ダイオードを
その近傍に配置しであるため、入力パッド領域（通常１
．ＯＯＸ　１００／Ｊｍ２程度の大きさ）１０の他に入
力を形成する領域（通常パッドの１７４程度の大きさ）
が必要である。

入力保護回路及び入カパソドは論理回路を形成する内部
の素子領域に対して集積回路装置の論理動作には無関係
であるため、その面積はできるだけ少ない方がダイス面
積を縮小してウェハ当たりの有効ダイス数を増加させる
という点において望ましい。また、近年、集積回路装置
自体の大規模化に伴い一個の集積回路装置に必要な入カ
パソドの数の多いものでは数十乃至数百のものが出現し
ており、これらの入力保護回路及び大カパソド領域の面
積縮小は重要な課題となってきている。

一方、入力保護ダイオードは前記した通り、入カバノド
への異常電圧の印加時に順方向電流或いは逆方向降伏電
流をダイオードに流すことにより内部素子の破壊を防止
するものであるから、ある程度の電流容量を必要とし動
作時のダイオード自体の抵抗が低いものでなければなら
ない。即ち、最近のホトリソ技術の進歩を取り込み、入
力保護ダイオード自体を無制限に縮小することはグイオ
−ドの電流容量の低下をもたらすので、その動作ト適当
なものではなく、実行不能といえる。

従って、第４図に示した従来の構造の欠点を取り除いた
、高集積化に適した入力保護回路のモノリシック構造と
して第５図に示される構造が用いられる場合もある。

第５図（ａ）はその半導体集積回路装置のパターンを示
す平面図、第５図（ｂ）は第５図（ａ）におけるＹ−Ｙ
’線断面図である。

図中、２０は入カパソド及び入力保護ダイオード領域、
２１ば素子領域、３０１は基板、３０２はエピタキシャ
ル層、３０３はフィールド酸化膜、３０４は配線メタル
、３０５はＮ１埋込層、３０６はＮ１拡散層、３０７は
アイソレーション拡散層、３０８はコンタクトである。

第５図は、第４図において人カパソド領域の外部に入力
保護ダイオード領域を形成していたのを、入カパソド領
域内部に形成することにより、入カバノド及び入力保護
ダイオードの形成に必要な面積の縮小を可能ならしめた
ものである。入力パソド領域の大きさは、前述の通り、
通常１００μｍ×１００μｍ程度であるため、充分大き
な電流容量の入力保護ダイオードの形成が可能である。

一方、入力保護ダイオードに要求される特性としては前
記の電流容量の他に逆方向降伏電圧Ｖ。

が高すぎないことと、入力保護ダイオードを含めた入力
保護回路全体の回路インピーダンスが低すぎないことも
要求される。逆方向降伏電圧ｖＲが高いと正の高電圧が
入力端子に印加された時逆方向降伏電圧Ｖ、に応じた高
い電位で入力部がクランプされるため、入力部の保護効
果が充分働かなくなる。

また、回路インピーダンスが低いと正又は負の高電圧が
入力端子に印加された時、入力保護回路に流れる電流が
大きくなって、入力保護回路を構成するダイオードを破
壊してしまう恐れがある。

ダイオードの破壊は殆どの場合電流の短絡状態をもたら
すため、破壊されたダイオ−ドが接続されている入力端
子はグランド電位レベルＧＮＤと短絡状態となり、その
入力端子を含む半導体集積回路は機能を損なうことにな
る。

第４図及び第５図で例示した従来の入力保護ダイオード
のモノリシック構造においては、Ｎ゛埋込層２０５　、
３０５とアイソレーション拡散層２０７゜３０７の距離
を変化させることにより入力保護ダイオードの逆方向降
伏電圧νつの値を制御することができる。しかしながら
、通常の半導体集積回路装置の製造プロセスで用いられ
るＮ“埋込層とアイソレーション拡散層では両層を接触
させる条件で入力保護ダイオードを形成しても逆方向降
伏電圧ｖＲは１５Ｖ程度迄しか低下しない。

従って、前記のクランプ電圧を１５Ｖ以下に減少させる
ことは第４図及び第５図の構造では実現することができ
ない。これは接合の逆方向降伏電圧ヲ決めるＮ＋埋込層
２０５　、３０５とアイソレーション拡散層２０７　、
３０７が互いに濃度の低い領域にて接触するためである
。このことから、クランプ電圧を減少させる手段として
フィールド酸化膜２０３゜３０３の直下、即ち、半導体
集積回路装置の表面のアイソレーション拡散層２０７　
、３０７が高濃度領域であることを利用して、この近傍
に、Ｎ１埋込層２０５　、３０５とは別のＮ゛埋込層を
形成してクランプ電圧を低下させることが考えられる。

しかしながら、この場合、第４図及び第５図の従来例よ
りクランプ電圧を減少させることは可能であるが、前記
した回路インピーダンスが逆に低くなってしまうという
欠点がある。

（発明が解決しようとする問題点） 従って、何れにしても従来の構造によれば、電流容量、
回路インピーダンス、クランプ電圧、素子集積度という
ような多くの観点よりの要求を全て満足するには難があ
った。

本発明は、上記問題点を除去し、クランプ電圧を低くし
、しかも高集積度の大規模半導体集積回路装置に適した
入力保護ダイオードのモノリシック構造を有する半導体
集積回路装置を１１供することを目的とするものである
。

（問題点を解決するための手段） 本発明は、上記問題点を解決するために、半導体集積回
路装置の入力端子部の保護回路である入力保護ダイオー
ドを半導体集積回路装置を構成する半導体基板表面部分
に２重拡散で設けたＮ゛拡散層及びそれを覆うＰ゛拡散
層とで形成されるＰＮ接合によって構成し、更に、前記
入力保護ダイオードのアノードとなるＰ′″拡散層とア
イソレーション拡散層とを同じくＰ゛拡散層で形成した
拡散抵抗で接続するようにしたものである。

（作用） 本発明によれば、半導体集積回路装置の入力端子部の保
護回路として機能する入力保護ダイオードを半導体集積
回路装置を構成する半導体基板表面部分に２重拡散で設
けたＮ゛拡散層及びそれを覆うＰ＋拡散層とで形成され
るＰＮ接合によって構成し、更に、前記入力保護ダイオ
ニドのアノードとなるＰ４拡散層とアイソレーション拡
散層とを同じ＜ｐ”拡散層で形成した拡散抵抗で接続す
るようにしたので、従来より、逆方向降伏電圧Ｖ。

を低下させることができ、入力保護回路のクランプ電圧
を下げることが可能になる。また、Ｐ゛拡散層の不純物
濃度を制御することにより、上記逆方向降伏電圧の値を
変化させることができるので、入力保護回路の設ＢＪ上
の自由度を増すことができる。

更に、入力保護グイオートに対し直列接続した拡散抵抗
が形成されているので、入力保護回路に必要な回路イン
ピーダンスを自由に高く設定することができる。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の実施例を示すバイポーラ型半導体集積
回路装置の構成図であり、第４図及び第５図と同じく入
力バンド及び入力保護ダイオードの構造を示しており、
第１図（ａ）はそのバイポーラ型半導体集積回路装置の
パターンを示す平面図、第１図（ｂ）は第１図（ａ）の
ｚ−ｚ’線断面図である。

図中、３０は入力バンド及び入力保護領域、３１は素子
領域、１０１はＰ型半導体基板、１０２はＮ型エピタキ
シャル層、１０３はフィールド酸化膜、１０４は配線メ
タル、１０５はＮ“埋込層、１０６はＮ＋拡散層、１０
７はアイソレーション拡散層、１０Ｂはコンタクト、１
０９はＰ＋拡散層である。

まず、第１図（ｂ）に示されるように、Ｎ゛拡散層１０
６はコンタクト１０８を介して入力バンドの配線メタル
１０４　と接続されており、このＮ゛拡散層１０６が、
入力保護ダイオードのカソードとして機能する。また、
前記Ｎ゛拡散層１０６を取り囲んで外側に拡散されてい
るＰ１拡散層１０９が入力保護ダイオードのアノードと
して機能する。そして、Ｐ“拡散層１０９は、第１図（
ａ）に示されるように、その一部が幅Ｗ、長さしの拡散
抵抗になっており、前述の入力保護ダイオードのアノー
ドとアイソレーション拡散層、即ち、グランド電位レヘ
ルの間にそのパターン及び拡散シート抵抗値に応じ抵抗
としても働くように構成されている。

次に、この半導体集積回路装置の製造方法の概略につい
て第１図を参照しながら説明する。

まず、Ｐ型半導体基板１０１の表面を酸化し、Ｉμｍ程
度の酸化膜を形成する。

次いで、ホトリソ技術により酸化膜の一部を除去し、設
けた開口部よりＮ“埋込層１０５としてｓｂ又はＡｓを
半導体基板内に拡散する。

次に、表面に存在する酸化膜を除去した後に、５ｉＣ１
＜　もしくはＳｉＨ４等を用いたエピタキシャル成長を
行い、■１３等でリンドープされたＮ゛型エピタキシャ
ル層１０２を半導体基板１０１及びＮ゛埋込層１０５の
表面に積層形成する。次に、このＮ４型工ピタキシヤル
層１０２の表面を酸化した後、ホトリソ、拡散を繰り返
し、アイソレーション拡散層１０７　、Ｐ”拡散層１０
９　、Ｎ”拡散層１０６を順次形成する。最後に、コン
タクト孔１０８を開孔し配線メタル１０４を形成して第
１図に示される半導体集積回路装置を得る。なお、Ｎ゛
拡散層１０６とＰ゛拡散層１０９は内部回路素子を製造
する過程において、それぞれエミッタ拡散層及びベース
拡散層の形成時に同時形成するのが望ましい。以上述べ
た各製造工程それ自体はモノリシック構造の半導体集積
回路装置の製造において一般的なものであり、格別特殊
な工程を含むものではない。

本発明によれば、上記したように、入力保護回路のクラ
ンプ電圧を決定する入力保護ダイオ−ドの逆方向降伏電
圧Ｖ、は高濃度ＰＮ接合を形成するＰ゛拡散層１０９と
Ｎ゛拡散層１０６により決定されるので、従来例のよう
にアイソレーション拡散層とＮ゛拡散層により決定する
場合に比較して充分低くすることが可能となる。Ｐ１拡
散層１０９をヘース拡散、また、Ｎ゛拡散層１０６をエ
ミッタ拡散で形成した場合、逆方向降伏電圧Ｖ、はＢＶ
Ｉ：ＢＯと等しくなり、通常６■となり、従来１５Ｖが
下限であったものを大幅に低下させることができる。

なお、この逆方向降伏電圧Ｖ、の値はＰ゛拡散層１０９
の不純物濃度を制御することにより変更可能であるので
、必要に応じ、任意の値に設定することができる。

また、第１図から明らかなように入力保護ダイオードの
アノードを形成するＰ＋拡散層１０９の一部を拡散抵抗
として用いるので、従来の分離接合ダイオードタイプと
比較し、入力保護ダイオードとグランドレベル間に大き
な抵抗を入れることが容易になり、簡単に入力保護回路
全体の回路インピーダンスを大きくすることができるよ
うになる。

第１図において、例えば、標準的なパッドの大きさは１
辺が１００μｍ前後の矩形であるため、Ｌ　＝４０ｐ　
ｍ、　Ｗ−８ｐ　ｍとしてＰ″拡散層１０９の拡散シー
ト抵抗Ｐｓを、Ｐｓ＝　２００Ω／口とするとｌＫΩの
拡散抵抗を入力保護ダイオードとグランドレベル間に入
れることができる。第４図及び第５図に示す従来例が数
１０Ωであることを考え併せると、入力保護ダイオード
の動作時に流れる電流によるダイオードの自己破壊防止
能力が大幅に向上することが明らかである。

なお、本発明の実施例においては第５図と同様に半導体
集積回路素子の集積度を増すため、入力バンド直下に入
力保護ダイオードを形成したが、本発明の趣旨はこれに
限定されるものではなく、第４図に示されるように、入
力バンドの外に入力保護ダイオードを形成する場合にも
適用し得ることは言うまでもない。

また、第１図においてはＰ１拡散層により形成する拡散
抵抗パターンとして直線タイプを例示したが、該パター
ンは必要な抵抗値に応じて自由に設計して良く、例えば
、より大きな抵抗値を得るため、鍵状に設計するなど、
変形しても良い。

更に、第１図においては図示しなかったが、入力保護ダ
イオードのアノードのＰ゛拡散層に隣接するエピタキシ
ャル層は最高電位にするため、バンドの一部もしくは外
部において電源配線等により高電位をその領域に付加す
ることが望ましい。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果） 以上、詳細に説明したように、本発明によれば、半導体
集積回路装置の入力端子部の入力保護ダイオードの逆方
向降伏電圧ｖ７を決定する接合を半導体基体表面部分に
設けたＰ°拡散層とＮ゛拡散層の高濃度接合により構成
したので、 （１）従来より、逆方向降伏電圧Ｖ、を低下させること
ができ、入力保護回路のクランプ電圧を下げることが可
能になる。

（２）Ｐ”拡散層の不純物濃度を制御することにより、
上記逆方向降伏電圧の値を変化させることができるので
、入力保護回路の設計上の自由度を増すことができる。

（３）入力保護ダイオードに対し直列接続した拡散抵抗
が形成されているので、入力保護回路に必要な回路イン
ピーダンスを自由に高く設定することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体集積回路装置の構
成図、第２図はバイポーラ型半導体集積回路装置の回路
図、第３図はＭＯ５型半導体集積回路装置の回路図、第
４図は従来の半導体集積回路装置の構成図、第５図は従
来の他の半導体集積回路装置の構成図である。 ３０・・・入力バンド及び入力保ＩＩＷ４域、３１・・
・素子領域、１０１・・・Ｐ型半導体基板、１０２・・
・Ｎ型エピタキシャル層、１０３・・・フィールド酸化
膜、１０４・・・配線メタル、１０５・・・Ｎ１埋込層
、１０６・・・Ｎ゛拡散層、１０７・・・アイソレーシ
ョン拡散層、１０８・・・コンタクト、１０９・・・Ｐ
＋拡散層。

Claims (3)

【特許請求の範囲】
1. （１）入力端子部に入力保護回路を具備する半導体集積
   回路装置において、 （ａ）第１の導電型を有する半導体基板と、 （ｂ）該基板の一主面上に形成される基板とは反対の導
   電型を有する第２の導電型のエピタキシャル層と、 （ｃ）前記基板及びエピタキシャル層の境界領域に形成
   される高濃度の第２の導電型の埋込層と、 （ｄ）前記エピタキシャル層を貫通して形成される第１
   の導電型のアイソレーション拡散層と、 （ｅ）前記第２の導電型の埋込層及びエピタキシャル層
   の一部が電気的に分離され、かつ入力パッドに接続され
   る第２の導電型の島領域と、 （ｆ）該島領域中に第２の導電型の拡散層とそれを取り
   囲む第１の導電型の拡散層とからなるＰＮ接合と、 （ｇ）前記島領域中の第１の導電型の拡散層と前記第１
   の導電型のアイソレーション拡散層が接続される第１の
   導電型の拡散抵抗層とを具備することを特徴とする半導
   体集積回路装置。
2. （２）前記島領域は入力パッド直下の一部又は全てに形
   成してなる特許請求の範囲第１項記載の半導体集積回路
   装置。
3. （３）前記第１の導電型がＰ型であり、前記第２の導電
   型がＮ型であることを特徴とする特許請求の範囲第１項
   記載の半導体集積回路装置。