JPS62287335A - 領域検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概要〕 本発明はデータ処理装置における与えられた被検数の領
域を検出する回路であって、領域を区分する境界値を格
納した領域レジスタ配列と、被検数と境界値を順次比較
するコンパレータ配列と隣接コンパレータの異なる信号
端子を入力とする論理積回路配列とからなり、与えられ
る数が含まれる領域を効率良く検出する。

〔産業上の利用分野〕

本発明はデータ処理装置における与えられた被検数を含
む領域を検出する回路に関するものである。

データ処理過程において、複数の順配列の整数値で区分
された領域にデータとして与えられた数値がどの領域内
にあるかを認識する必要がしばしば発生する。

例えば、ＬＩＰＳ、ＰＲＯＬＯＧ等の言語を使用して処
理する場合、多数のデータ型を用いるが、これを区別す
るために、データあるいはアドレスの値を用いることが
ある。

この場合、データ型を求めるために、与えられたデータ
の値が区分されたどの領域に存在するかを高速に識別す
ることが必要である。

〔従来の技術〕

従来、領域検出はソフトウェアによって実施されていた
。

即ち、領域の境界値順の配列を作成し、境界値配列から
順に境界値を読み出して、与えられた数と数値の大小比
較を行う手法を最初の境界値から繰り返し、大小判定が
逆転する境界値を検出して、与えられた数の領域を検出
していた。

〔発明が解決しようとする問題点〕

この従来の方式では、境界値を読み出して与えられた数
と比較する手法が最小の境界値から順に逐一実施する。

即ち、境界値を読み出して比較レジスタに格納し、与え
られた数と比較して大小判定を行い、大小判定が変わら
なければ、次の境界値を比較レジスタに読み出して格納
し、比較することを繰り返す。

即ち、この処理は直列に行われ、境界値のすべてを同時
に比較する並列処理を行うことができないために、処理
に時間がかかっていた。

〔問題点を解決するための手段〕

上記問題点は　領域レジスタ配列と、与えられた被検数
を格納した被検数レジスタと、レジスタの値を比較する
コンパレータ配列と、隣接するコンパレータの互いに相
反する信号出力端子を入力とする論理積回路配列とから
なり、　論理積回路配列の出力論理値からその論理積回
路の入力となるコンパレータの比較入力に接続された領
域レジスタ配列の２個のレジスタに格納された値を前記
被検数を挟む領域とする本発明の領域検出回路によって
解決する。

〔作用〕

領域レジスタ配列と同数のコンパレータを設けることに
よって、境界値との比較が同時に行うことができる。

そのコンパレータ配列の隣接するコンパレータ出力を論
理積回路で取り出す。

被検数が領域レジスタ配列の１つの数より大きくて、次
の数より小さい時、即ち、この２つの数の領域にある時
には、前者のコンパレータの大の判定信号端子は「１」
となり、後者のコンパレータの小の判定信号端子は「１
」となる。

従って、この両端子の論理積回路は成立し、その出力は
「１」となる。

他の論理積回路は入力するコンパレータの大小判定の信
号はすべて反対信号になって論理積は成立しない。

従って、論理積回路配列のうち論理積が成立する論理積
回路に入力する基準レジスタ配列の数が与えられた被検
数の領域の上限と下限を示していることになる。

このようにハードウェアで回路構成することによって、
比較、検出が瞬時に行われる。

〔実施例〕

第１図は本発明の領域検出回路の一実施例の構成ブロッ
ク図である。

データ処理装置のデータバスｌに領域境界値配列データ
が送出され、デマルチプレクサでデコードされＮ個のレ
ジスタＲ＋　　（ｉ＝ｏ〜Ｎ−１）に境界値Ｘ、（ｉ＝
ｏ−Ｎ−１）が格納される。

境界値Ｘ、は降順に配置されて、Ｘｏ＞Ｘ、＞Ｘ２　＞
・・・＞ＸＮ−１とする。

同様に、被検数Ｃが被検数レジスタＲＣに格納されると
、レジスタＲ２の内容Ｘ、と被検数レジスタＲＣの内容
ＣがコンパレータＣＯＭ、　（ｉ＝０〜Ｎ−１）のそれ
ぞれ比較入力端子Ａ、Ｂに入力する。

コンパレータは入力を比較して、Ｃ＜Ｘ、のときは出力
端子Ｐに論理値ｒｌｌ、Ｑに「０」が出力される。

また、Ｃ≧Ｘ８のときには出力端子Ｐに「０」、Ｑにｒ
ｌＪが出力される。

論理積回路ＡＮＤＬ　（ｉ＝１−Ｎ−１）はコンパレー
タＣＯＭ　＝　−Ｉの端子ＱとＣＯＭ、の端子Ｐが入力
する。

従って、ｃ＜ｘ＋−＋　、Ｘｉのときは、論理積回路Ａ
ＮＤ、の論理条件は成立せず、ｃ＞ｘｉ−＋。

Ｘ、のときも成立しない。

Ｘ、＜Ｃ＜Ｘｌ−１のとき、ＡＮＤ、の論理条件は成立
し、ｒｌＪを出力する。

論理積条件が成立したとき、ｉ＝にとすると、このｒｋ
Ｊに対応する領域番号、例えばｒｋＪが検出され、エン
コーダ３でコード化されてデータバスに送出される。

上記実施例では基準数配列はレジスタに降順に格納した
が、昇順に格納しても同様に処理できるのは云うまでも
ない。

〔発明の効果〕

以上述べてきたように、本発明によれば、領域検出がハ
ードウェアで構成され、並列に処理が大行されるので、
領域検出処理が高速に行われ、実用的には極めてを用で
ある。

【図面の簡単な説明】

第１図は本発明の領域検出回路の一実施例の構成ブロッ
ク図である。 図において、 １はデータバス、２はデマルチプレクサ、３はエンコー
ダ、４はマルチプレクサ、ＲＣは被検数レジスタ、Ｒは
令頁域レジスタ、ＣＯＭはコンツマレータ、ＡＮＤは論
理積回路である。

Claims (1)

1. 【特許請求の範囲】 ｎ個の領域境界値を大きさ順に１個ずつ格納したｎ個の
   レジスタからなる領域レジスタ配列（Ｒ）と、 被検数を格納した被検数レジスタ（ＲＣ）と、前記領域
   レジスタ配列（Ｒ）のそれぞれのレジスタの値と被検数
   レジスタの値とを比較するコンパレータからなるコンパ
   レータ配列（ＣＯＭ）と、該コンパレータは、互いに相
   反する信号を出力する２個の信号端子をもち、前記コン
   パレータ配列の隣接するコンパレータ出力の異なる信号
   端子を入力とする論理積回路からなる論理積回路配列（
   ＡＮＤ）とを備え、 該論理積回路配列（ＡＮＤ）の論理積回路の論理値から
   前記被検数が挟まれる前記領域境界値を検出することを
   特徴とする領域検出回路。