JPS62285661A - 昇圧チヨツパの保護装置 - Google Patents
昇圧チヨツパの保護装置Info
- Publication number
- JPS62285661A JPS62285661A JP12568986A JP12568986A JPS62285661A JP S62285661 A JPS62285661 A JP S62285661A JP 12568986 A JP12568986 A JP 12568986A JP 12568986 A JP12568986 A JP 12568986A JP S62285661 A JPS62285661 A JP S62285661A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- logic
- gto
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 8
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔発明の目的〕
（産業上の利用分野）
本発明は、複数個の半導体スイッチが直列接続されてな
る昇圧チョッパの保護装置に関する。
る昇圧チョッパの保護装置に関する。
（従来の技術）
チョッパは直流電圧を任意の直流電圧に変換できる変換
器であり、定電圧装置等広い分野に応用されている。第
４図は従来の一相式昇圧チョッパの一例を示す回路図で
、第５図は第４図に示す回路の動作を説明するためのタ
イムチャートである。
器であり、定電圧装置等広い分野に応用されている。第
４図は従来の一相式昇圧チョッパの一例を示す回路図で
、第５図は第４図に示す回路の動作を説明するためのタ
イムチャートである。
本発明の説明に先立って、第４図と第５図に従って、昇
圧チョッパの基本動作を説明する。第４図において、１
は直流電源、 ４ａは直流リアクトル、５はダイオード
、６はコンデンサ、７ａ、７ｂはゲートターンオフサイ
リスタ （以下ＧＴＯと記す）である、９は負荷である
。２０はゲート制御回路で、ＧＴＯ７ａ、ＧＴＯ７ｂに
所定のゲートパルスを与えてＧＴＯ７ａ、 ＧＴＯ７ｂ
をＯＮ、ＯＦＦさせるものである。
圧チョッパの基本動作を説明する。第４図において、１
は直流電源、 ４ａは直流リアクトル、５はダイオード
、６はコンデンサ、７ａ、７ｂはゲートターンオフサイ
リスタ （以下ＧＴＯと記す）である、９は負荷である
。２０はゲート制御回路で、ＧＴＯ７ａ、ＧＴＯ７ｂに
所定のゲートパルスを与えてＧＴＯ７ａ、 ＧＴＯ７ｂ
をＯＮ、ＯＦＦさせるものである。
第５図において１図示上のＥ、工ｐ Ｅｄ。は第４図に
図示した電圧、ＩｄＸ＋ ＩＳ＋ Ｉｄ＋ ＩｄＯは第
４図に図示した電流に対応している。
図示した電圧、ＩｄＸ＋ ＩＳ＋ Ｉｄ＋ ＩｄＯは第
４図に図示した電流に対応している。
定常状態では、第５図に示すようにＧＴＯ７ａ。
ＧＴＯ７ｂがＯＮＬ、ている期間、直流リアクトル４ａ
を流れる電流■４工は分流することなく ＧＴＯ７ａ、
ＧＴＯ７ｂにのみ流れ、従って負荷電流Ｉ、。はコンデ
ンサ６から供給されるだけで直流リアクトル４からは供
給されない。一方、 ＧＴＯ７ａ、 ＧＴＯ７ｂがＯＦ
Ｆ している期間、Ｉｓ＝ Ｏ＋ Ｉａｚ＝Ｉ４であり
Ｉ６はコンデンサ６を充電する電流ＩＣと負荷電流Ｉｄ
Ｏとに分流する。
を流れる電流■４工は分流することなく ＧＴＯ７ａ、
ＧＴＯ７ｂにのみ流れ、従って負荷電流Ｉ、。はコンデ
ンサ６から供給されるだけで直流リアクトル４からは供
給されない。一方、 ＧＴＯ７ａ、 ＧＴＯ７ｂがＯＦ
Ｆ している期間、Ｉｓ＝ Ｏ＋ Ｉａｚ＝Ｉ４であり
Ｉ６はコンデンサ６を充電する電流ＩＣと負荷電流Ｉｄ
Ｏとに分流する。
尚、第４図に示すような昇圧チョッパにおいてＧＴＯ７
ａ、 ＧＴＯ７ｂのＯＮ期間を”ａｓ、ＯＦＦ期間をＴ
ＯＦＦとすると、チョッパ入力電圧ｅａｘとチョッパ出
力Ｅｄｏとの間には公知のとおり次の関係式が成立する
。
ａ、 ＧＴＯ７ｂのＯＮ期間を”ａｓ、ＯＦＦ期間をＴ
ＯＦＦとすると、チョッパ入力電圧ｅａｘとチョッパ出
力Ｅｄｏとの間には公知のとおり次の関係式が成立する
。
Ｅｄ。＝ ＴＯＮ ＋ ＴＯＦＦ−・ＥｄＸ ・
・・・・・■ＯＦＦ ０式から明らかなように、ＯＦＦ期間ＴＯＦＦを短くす
ると、すなわちＯＮ期間を長くすると、チョッパ出力電
圧は高くなる。逆にＯＦＦ期間ＴＯＦＦを長くすると、
すなわちＯＮ期間を短くすると、チョッパ出力電圧は低
くなる。
・・・・・■ＯＦＦ ０式から明らかなように、ＯＦＦ期間ＴＯＦＦを短くす
ると、すなわちＯＮ期間を長くすると、チョッパ出力電
圧は高くなる。逆にＯＦＦ期間ＴＯＦＦを長くすると、
すなわちＯＮ期間を短くすると、チョッパ出力電圧は低
くなる。
０式から明らかなように、例えばＴＯＮ＋ＴＯＦＦ ＝
１ ｒＴｏＦＦ＝０．９とするとＥｄｏ＝１．Ｉ Ｅ
ｄ工どなる。またＴｏ、、＝０．２とするとＥｄＯ＝５
Ｅｄｌとなる。すなわち昇圧チョッパの出力電圧はこの
場合入力電圧の１．１倍から５倍と広範囲にわたり変化
することになる。従って、使用するＧＴＯの耐圧として
は最高の出力電圧に耐え得るものを選定しておく必要が
ある。ＧＴＯの耐圧は通常最高回路電圧の２倍程度に選
定される。第４図の場合２個直列接続されているので１
個当りのＧＴＯの耐圧を５Ｅｄ工と表すすことにする。
１ ｒＴｏＦＦ＝０．９とするとＥｄｏ＝１．Ｉ Ｅ
ｄ工どなる。またＴｏ、、＝０．２とするとＥｄＯ＝５
Ｅｄｌとなる。すなわち昇圧チョッパの出力電圧はこの
場合入力電圧の１．１倍から５倍と広範囲にわたり変化
することになる。従って、使用するＧＴＯの耐圧として
は最高の出力電圧に耐え得るものを選定しておく必要が
ある。ＧＴＯの耐圧は通常最高回路電圧の２倍程度に選
定される。第４図の場合２個直列接続されているので１
個当りのＧＴＯの耐圧を５Ｅｄ工と表すすことにする。
（発明が解決しようとする問題点）
今仮に昇圧チョッパの出力電圧が２Ｅｄｌの時に、何ら
かの原因でＧＴＯ７ａが短絡モードで破壊したとする。
かの原因でＧＴＯ７ａが短絡モードで破壊したとする。
この時、ＧＴＯ７ｂだけに回路電圧が印加されることに
なるが、ＧＴＯの耐圧は５Ｅｄ工なので回路電圧２Ｅｄ
、に対し互ｈＬ倍、すなわち２．５倍あ２Ｅｄ。
なるが、ＧＴＯの耐圧は５Ｅｄ工なので回路電圧２Ｅｄ
、に対し互ｈＬ倍、すなわち２．５倍あ２Ｅｄ。
るため、耐圧的には問題ない。従ってＧＴＯ７ａが破壊
していても、昇圧チョッパは運転続行できる。
していても、昇圧チョッパは運転続行できる。
ところが、その後昇圧チョッパが正常に制御されて出力
電圧が上昇したとするとＧＴＯ７ｂは耐圧の余裕が減っ
てきて、出力電圧値によっては破壊する恐れが出てくる
ことになる。
電圧が上昇したとするとＧＴＯ７ｂは耐圧の余裕が減っ
てきて、出力電圧値によっては破壊する恐れが出てくる
ことになる。
従って、従来の昇圧チョッパでは、出力電圧が低い時に
、直列接続されたＧＴＯの１個が短絡モードで破壊した
場合、その後出力電圧が上昇すると健全なＧＴＯまで破
壊してしまう可能性がある。
、直列接続されたＧＴＯの１個が短絡モードで破壊した
場合、その後出力電圧が上昇すると健全なＧＴＯまで破
壊してしまう可能性がある。
本発明は上記欠点を除去するためになされたもので、複
数の半導体スイッチが直列接続されてなる昇圧チョッパ
において、１個の半導体スイッチが破壊した場合に他の
健全な半導体スイッチを保護することのできる昇圧チョ
ッパの保護装置を提供することを目的とする。
数の半導体スイッチが直列接続されてなる昇圧チョッパ
において、１個の半導体スイッチが破壊した場合に他の
健全な半導体スイッチを保護することのできる昇圧チョ
ッパの保護装置を提供することを目的とする。
（問題点を解決するための手段及び作用）本発明では上
記目的を達成するものに、直列接続された個々の半導体
スイッチの両端電圧及び昇圧チョッパの出力電圧を監視
しておき、昇圧チョッパの出力電圧が所定の電圧より低
い時に、直列接続された半導体スイッチが全て所定の時
間内にＯＮまたはＯＦＦ していないと判断された場合
、所定のシーケンスで各半導体スイッチにＯＦＦ信号を
与えて昇圧チョッパを停止させるようにしている。
記目的を達成するものに、直列接続された個々の半導体
スイッチの両端電圧及び昇圧チョッパの出力電圧を監視
しておき、昇圧チョッパの出力電圧が所定の電圧より低
い時に、直列接続された半導体スイッチが全て所定の時
間内にＯＮまたはＯＦＦ していないと判断された場合
、所定のシーケンスで各半導体スイッチにＯＦＦ信号を
与えて昇圧チョッパを停止させるようにしている。
（実施例）
本発明の一実施例を第１図を参照して説明する。
第１図において、第２図と同一符号を付した部分の名称
とその動作機能は同一であり説明を省略する。
とその動作機能は同一であり説明を省略する。
第１図において、２１ａ、 ２１ｂはＧＴＯ電圧検出器
で、ＧＴＯの７ノード、カソード間電圧が所定のレベル
以上場合は論理１を出力する。２３は公知の排他的論理
和回路で入力が全て論理Ｏ又は論理１の時のみ出力は論
理Ｏとなる。２４はパルス幅検出回路で入力が所定のパ
ルス幅以上の時のみ論理１を出力する。２５は出力電圧
検出器で、昇圧チョッパの出力電圧が所定のレベル以下
の時のみ論理１を出力する。２６は公知の論理積回路で
ある。ゲート制御回路２０は論理積回路２６から論理１
信号が与えられると、所定のシーケンスで各ＧＴＯにＯ
ＦＦゲート信号を与えるものである。
で、ＧＴＯの７ノード、カソード間電圧が所定のレベル
以上場合は論理１を出力する。２３は公知の排他的論理
和回路で入力が全て論理Ｏ又は論理１の時のみ出力は論
理Ｏとなる。２４はパルス幅検出回路で入力が所定のパ
ルス幅以上の時のみ論理１を出力する。２５は出力電圧
検出器で、昇圧チョッパの出力電圧が所定のレベル以下
の時のみ論理１を出力する。２６は公知の論理積回路で
ある。ゲート制御回路２０は論理積回路２６から論理１
信号が与えられると、所定のシーケンスで各ＧＴＯにＯ
ＦＦゲート信号を与えるものである。
第２図と第３図は本発明の一実施例を説明するための各
部の動作を示すタイムチャートであり、第２図は各ＧＴ
Ｏが正常に０Ｎ１０ＦＦ しているケース、第３図はＧ
ＴＯ７ａが異常になったケースを示している。
部の動作を示すタイムチャートであり、第２図は各ＧＴ
Ｏが正常に０Ｎ１０ＦＦ しているケース、第３図はＧ
ＴＯ７ａが異常になったケースを示している。
第２図においてはＧＴＯ７ｂがＧＴＯ７ａより少し遅れ
てＯＦＦ Ｌ、ているが、一般的にほんのわずかの動作
遅れがあっても各ＧＴＯの電圧分担はほぼ等しくなるこ
とが知られている。第２図示すようなケースでは排他的
論理和回路２３の出力に狭幅パルスが出るが、パルス幅
検出回路２４は所定のパルス幅以上のパルスしか検出し
ないので、パルス幅検出回路２４の出力は論理０のまま
となる。
てＯＦＦ Ｌ、ているが、一般的にほんのわずかの動作
遅れがあっても各ＧＴＯの電圧分担はほぼ等しくなるこ
とが知られている。第２図示すようなケースでは排他的
論理和回路２３の出力に狭幅パルスが出るが、パルス幅
検出回路２４は所定のパルス幅以上のパルスしか検出し
ないので、パルス幅検出回路２４の出力は論理０のまま
となる。
次に昇圧チョッパの出力電圧が所定のレベル以下の時に
、ＧＴＯ７ａが短絡モードで破壊した場合について、本
発明の動作について第３図を参照して説明する。この場
合、本発明の回路の各部の出力は第３図に示すようにな
る。ゲート制御回路２ｏに、論理積回路２６の出力信号
が与えられるとゲート制御回路２０は所定の停止シーケ
ンスが動作しＧＴＯ７ｂにはＯＦＦ信号が与えられて、
昇圧チョツノ（は停止する。
、ＧＴＯ７ａが短絡モードで破壊した場合について、本
発明の動作について第３図を参照して説明する。この場
合、本発明の回路の各部の出力は第３図に示すようにな
る。ゲート制御回路２ｏに、論理積回路２６の出力信号
が与えられるとゲート制御回路２０は所定の停止シーケ
ンスが動作しＧＴＯ７ｂにはＯＦＦ信号が与えられて、
昇圧チョツノ（は停止する。
以上本発明によると、直列接続された複数のＧＴＯの１
個が、破壊したとして−も、出力電圧が低い時にＧＴＯ
の異常を検出できるので、昇圧チョッパを安全に停止し
、他の健全なＧＴＯを保護することができる。
個が、破壊したとして−も、出力電圧が低い時にＧＴＯ
の異常を検出できるので、昇圧チョッパを安全に停止し
、他の健全なＧＴＯを保護することができる。
なお、本発明は上記実施例に限定されずに種々の変形実
施が可能であることは言うまでもない。
施が可能であることは言うまでもない。
例えば本実施例では、２個のＧＴＯを使用した昇圧チョ
ッパについて説明したが、３個以上のＧＴＯを使用した
昇圧チョッパについても本発明が適用できる。また、本
実施例では、半導体スイッチとしてＧＴＯを使用した昇
圧チョッパについて説明したが、他の半導体スイッチ、
例えばサイリスタを使用した昇圧チョッパについても本
発明が適用できる。
ッパについて説明したが、３個以上のＧＴＯを使用した
昇圧チョッパについても本発明が適用できる。また、本
実施例では、半導体スイッチとしてＧＴＯを使用した昇
圧チョッパについて説明したが、他の半導体スイッチ、
例えばサイリスタを使用した昇圧チョッパについても本
発明が適用できる。
本発明によれば、昇圧チョッパにおいて直列接続された
半導体スイッチが１個だけ破壊したとしても、出力電圧
が低い場合には半導体スイッチの異常を検出し昇圧チョ
ッパを安全に停止できるので、他の健全な半導体スイッ
チを保護することができ、拡大故障を未然に防止するこ
とができる。
半導体スイッチが１個だけ破壊したとしても、出力電圧
が低い場合には半導体スイッチの異常を検出し昇圧チョ
ッパを安全に停止できるので、他の健全な半導体スイッ
チを保護することができ、拡大故障を未然に防止するこ
とができる。
第１図は本発明の一実施例を示すブロック図、第２図、
第３図は本発明の動作を示すタイムチャート、第４図は
従来の昇圧チョッパの一例を示す回路図、第５図は第４
図に示す回路の動作を説明するためのタイムチャートで
ある。 １・・・直流電源 ４・・・直流リアクトル５
・・・ダイオード ６・・・コンデンサ７ａ 、
７ｂ・・ＧＴＯ９・・・負荷２０・・・ゲート制御回
路 ２１ａ、２１ｂ・・・電圧検出回路３２・・・排
他的論理和回路 ２４・・・パルス幅検出回路２５・・
・出力電圧検出回路 ２６・・・論理席回路代理人 弁
理士 則 近 憲 佑 同 三俣弘文 第１図 ２４ エカ 第２図 ６γｏ７α杖′態、 −ＦＴし」ヨー ２３：ｊ！ＪＪ’ｙ−ロー 第３図 第４図 第５図
第３図は本発明の動作を示すタイムチャート、第４図は
従来の昇圧チョッパの一例を示す回路図、第５図は第４
図に示す回路の動作を説明するためのタイムチャートで
ある。 １・・・直流電源 ４・・・直流リアクトル５
・・・ダイオード ６・・・コンデンサ７ａ 、
７ｂ・・ＧＴＯ９・・・負荷２０・・・ゲート制御回
路 ２１ａ、２１ｂ・・・電圧検出回路３２・・・排
他的論理和回路 ２４・・・パルス幅検出回路２５・・
・出力電圧検出回路 ２６・・・論理席回路代理人 弁
理士 則 近 憲 佑 同 三俣弘文 第１図 ２４ エカ 第２図 ６γｏ７α杖′態、 −ＦＴし」ヨー ２３：ｊ！ＪＪ’ｙ−ロー 第３図 第４図 第５図
Claims (1)
- 直流電源と負荷との間に直列にリアクトルとダイオード
を挿入し、該ダイオードは直流電源から負荷へ電流が流
れる方向に接続し、リアクトルとダイオードの接続点と
、直流電源の他方の極との間に半導体スイッチを複数個
直列接続し、前記ダイオードと負荷の接続点に負荷に並
列にコンデンサを接続してなる昇圧チョッパにおいて、
前記半導体スイッチの両端電圧を検出する電圧検出器、
昇圧チョッパの出力電圧を検出する検出器を具備し、昇
圧チョッパの出力電圧が所定値以下の時で、直列接続さ
れた複数の半導体スイッチ全てが所定の時間内にＯＮ又
はＯＦＦしていないこと判断された場合は所定のシーケ
ンスで前記半導体スイッチにＯＦＦ信号を与えるように
したことを特徴とする昇圧チョッパの保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12568986A JPS62285661A (ja) | 1986-06-02 | 1986-06-02 | 昇圧チヨツパの保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12568986A JPS62285661A (ja) | 1986-06-02 | 1986-06-02 | 昇圧チヨツパの保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62285661A true JPS62285661A (ja) | 1987-12-11 |
Family
ID=14916251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12568986A Pending JPS62285661A (ja) | 1986-06-02 | 1986-06-02 | 昇圧チヨツパの保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62285661A (ja) |
-
1986
- 1986-06-02 JP JP12568986A patent/JPS62285661A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0618668B1 (en) | Power inverting apparatus | |
| JPH09233838A (ja) | 保護回路 | |
| US20200366186A1 (en) | Modular multilevel converter sub-module having dc fault current blocking function and method of controlling the same | |
| US5179510A (en) | Power converting apparatus capable of suppressing a fault current | |
| KR20070097093A (ko) | 컨버터 | |
| US4107771A (en) | Circuit for shutting down an inverter | |
| US5793622A (en) | Common turn-off circuit for a thyristor power converter | |
| JP3321298B2 (ja) | 電圧形自励式変換器の事故検出回路 | |
| JP3071944B2 (ja) | 電気車の電力変換装置 | |
| JPS62285661A (ja) | 昇圧チヨツパの保護装置 | |
| US4636932A (en) | dv/dt Protection circuit device for an AC-DC converter apparatus | |
| KR890004975B1 (ko) | Gto 사이리스터의 스너버회로 | |
| JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
| JPS5967877A (ja) | インバ−タの電流制限方式 | |
| JPH09233807A (ja) | 電源装置 | |
| SU991547A1 (ru) | Устройство дл защиты электроустановки от изменени чередовани и обрыва фазы | |
| JPS5899264A (ja) | 変換器の保護方法 | |
| JPH0923659A (ja) | 電力変換装置 | |
| JPS596158Y2 (ja) | インバ−タ装置 | |
| JPH01286777A (ja) | 交流直流変換装置の保護装置 | |
| JPS58123378A (ja) | 回復回路 | |
| JP3117457B2 (ja) | スナバ回路 | |
| JPS6192165A (ja) | 昇圧チヨツパ装置の保護回路 | |
| WO1993006652A1 (en) | Minimization of gto gate driver losses when antiparallel diode conduct | |
| JPH0851780A (ja) | 中性点クランプ式インバータ |