JPS62285661A - 昇圧チヨツパの保護装置 - Google Patents
昇圧チヨツパの保護装置Info
- Publication number
- JPS62285661A JPS62285661A JP12568986A JP12568986A JPS62285661A JP S62285661 A JPS62285661 A JP S62285661A JP 12568986 A JP12568986 A JP 12568986A JP 12568986 A JP12568986 A JP 12568986A JP S62285661 A JPS62285661 A JP S62285661A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- logic
- gto
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 8
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔発明の目的〕
(産業上の利用分野)
本発明は、複数個の半導体スイッチが直列接続されてな
る昇圧チョッパの保護装置に関する。
る昇圧チョッパの保護装置に関する。
(従来の技術)
チョッパは直流電圧を任意の直流電圧に変換できる変換
器であり、定電圧装置等広い分野に応用されている。第
4図は従来の一相式昇圧チョッパの一例を示す回路図で
、第5図は第4図に示す回路の動作を説明するためのタ
イムチャートである。
器であり、定電圧装置等広い分野に応用されている。第
4図は従来の一相式昇圧チョッパの一例を示す回路図で
、第5図は第4図に示す回路の動作を説明するためのタ
イムチャートである。
本発明の説明に先立って、第4図と第5図に従って、昇
圧チョッパの基本動作を説明する。第4図において、1
は直流電源、 4aは直流リアクトル、5はダイオード
、6はコンデンサ、7a、7bはゲートターンオフサイ
リスタ (以下GTOと記す)である、9は負荷である
。20はゲート制御回路で、GTO7a、GTO7bに
所定のゲートパルスを与えてGTO7a、 GTO7b
をON、OFFさせるものである。
圧チョッパの基本動作を説明する。第4図において、1
は直流電源、 4aは直流リアクトル、5はダイオード
、6はコンデンサ、7a、7bはゲートターンオフサイ
リスタ (以下GTOと記す)である、9は負荷である
。20はゲート制御回路で、GTO7a、GTO7bに
所定のゲートパルスを与えてGTO7a、 GTO7b
をON、OFFさせるものである。
第5図において1図示上のE、工p Ed。は第4図に
図示した電圧、IdX+ IS+ Id+ IdOは第
4図に図示した電流に対応している。
図示した電圧、IdX+ IS+ Id+ IdOは第
4図に図示した電流に対応している。
定常状態では、第5図に示すようにGTO7a。
GTO7bがONL、ている期間、直流リアクトル4a
を流れる電流■4工は分流することなく GTO7a、
GTO7bにのみ流れ、従って負荷電流I、。はコンデ
ンサ6から供給されるだけで直流リアクトル4からは供
給されない。一方、 GTO7a、 GTO7bがOF
F している期間、Is= O+ Iaz=I4であり
I6はコンデンサ6を充電する電流ICと負荷電流Id
Oとに分流する。
を流れる電流■4工は分流することなく GTO7a、
GTO7bにのみ流れ、従って負荷電流I、。はコンデ
ンサ6から供給されるだけで直流リアクトル4からは供
給されない。一方、 GTO7a、 GTO7bがOF
F している期間、Is= O+ Iaz=I4であり
I6はコンデンサ6を充電する電流ICと負荷電流Id
Oとに分流する。
尚、第4図に示すような昇圧チョッパにおいてGTO7
a、 GTO7bのON期間を”as、OFF期間をT
OFFとすると、チョッパ入力電圧eaxとチョッパ出
力Edoとの間には公知のとおり次の関係式が成立する
。
a、 GTO7bのON期間を”as、OFF期間をT
OFFとすると、チョッパ入力電圧eaxとチョッパ出
力Edoとの間には公知のとおり次の関係式が成立する
。
Ed。= TON + TOFF−・EdX ・
・・・・・■OFF 0式から明らかなように、OFF期間TOFFを短くす
ると、すなわちON期間を長くすると、チョッパ出力電
圧は高くなる。逆にOFF期間TOFFを長くすると、
すなわちON期間を短くすると、チョッパ出力電圧は低
くなる。
・・・・・■OFF 0式から明らかなように、OFF期間TOFFを短くす
ると、すなわちON期間を長くすると、チョッパ出力電
圧は高くなる。逆にOFF期間TOFFを長くすると、
すなわちON期間を短くすると、チョッパ出力電圧は低
くなる。
0式から明らかなように、例えばTON+TOFF =
1 rToFF=0.9とするとEdo=1.I E
d工どなる。またTo、、=0.2とするとEdO=5
Edlとなる。すなわち昇圧チョッパの出力電圧はこの
場合入力電圧の1.1倍から5倍と広範囲にわたり変化
することになる。従って、使用するGTOの耐圧として
は最高の出力電圧に耐え得るものを選定しておく必要が
ある。GTOの耐圧は通常最高回路電圧の2倍程度に選
定される。第4図の場合2個直列接続されているので1
個当りのGTOの耐圧を5Ed工と表すすことにする。
1 rToFF=0.9とするとEdo=1.I E
d工どなる。またTo、、=0.2とするとEdO=5
Edlとなる。すなわち昇圧チョッパの出力電圧はこの
場合入力電圧の1.1倍から5倍と広範囲にわたり変化
することになる。従って、使用するGTOの耐圧として
は最高の出力電圧に耐え得るものを選定しておく必要が
ある。GTOの耐圧は通常最高回路電圧の2倍程度に選
定される。第4図の場合2個直列接続されているので1
個当りのGTOの耐圧を5Ed工と表すすことにする。
(発明が解決しようとする問題点)
今仮に昇圧チョッパの出力電圧が2Edlの時に、何ら
かの原因でGTO7aが短絡モードで破壊したとする。
かの原因でGTO7aが短絡モードで破壊したとする。
この時、GTO7bだけに回路電圧が印加されることに
なるが、GTOの耐圧は5Ed工なので回路電圧2Ed
、に対し互hL倍、すなわち2.5倍あ2Ed。
なるが、GTOの耐圧は5Ed工なので回路電圧2Ed
、に対し互hL倍、すなわち2.5倍あ2Ed。
るため、耐圧的には問題ない。従ってGTO7aが破壊
していても、昇圧チョッパは運転続行できる。
していても、昇圧チョッパは運転続行できる。
ところが、その後昇圧チョッパが正常に制御されて出力
電圧が上昇したとするとGTO7bは耐圧の余裕が減っ
てきて、出力電圧値によっては破壊する恐れが出てくる
ことになる。
電圧が上昇したとするとGTO7bは耐圧の余裕が減っ
てきて、出力電圧値によっては破壊する恐れが出てくる
ことになる。
従って、従来の昇圧チョッパでは、出力電圧が低い時に
、直列接続されたGTOの1個が短絡モードで破壊した
場合、その後出力電圧が上昇すると健全なGTOまで破
壊してしまう可能性がある。
、直列接続されたGTOの1個が短絡モードで破壊した
場合、その後出力電圧が上昇すると健全なGTOまで破
壊してしまう可能性がある。
本発明は上記欠点を除去するためになされたもので、複
数の半導体スイッチが直列接続されてなる昇圧チョッパ
において、1個の半導体スイッチが破壊した場合に他の
健全な半導体スイッチを保護することのできる昇圧チョ
ッパの保護装置を提供することを目的とする。
数の半導体スイッチが直列接続されてなる昇圧チョッパ
において、1個の半導体スイッチが破壊した場合に他の
健全な半導体スイッチを保護することのできる昇圧チョ
ッパの保護装置を提供することを目的とする。
(問題点を解決するための手段及び作用)本発明では上
記目的を達成するものに、直列接続された個々の半導体
スイッチの両端電圧及び昇圧チョッパの出力電圧を監視
しておき、昇圧チョッパの出力電圧が所定の電圧より低
い時に、直列接続された半導体スイッチが全て所定の時
間内にONまたはOFF していないと判断された場合
、所定のシーケンスで各半導体スイッチにOFF信号を
与えて昇圧チョッパを停止させるようにしている。
記目的を達成するものに、直列接続された個々の半導体
スイッチの両端電圧及び昇圧チョッパの出力電圧を監視
しておき、昇圧チョッパの出力電圧が所定の電圧より低
い時に、直列接続された半導体スイッチが全て所定の時
間内にONまたはOFF していないと判断された場合
、所定のシーケンスで各半導体スイッチにOFF信号を
与えて昇圧チョッパを停止させるようにしている。
(実施例)
本発明の一実施例を第1図を参照して説明する。
第1図において、第2図と同一符号を付した部分の名称
とその動作機能は同一であり説明を省略する。
とその動作機能は同一であり説明を省略する。
第1図において、21a、 21bはGTO電圧検出器
で、GTOの7ノード、カソード間電圧が所定のレベル
以上場合は論理1を出力する。23は公知の排他的論理
和回路で入力が全て論理O又は論理1の時のみ出力は論
理Oとなる。24はパルス幅検出回路で入力が所定のパ
ルス幅以上の時のみ論理1を出力する。25は出力電圧
検出器で、昇圧チョッパの出力電圧が所定のレベル以下
の時のみ論理1を出力する。26は公知の論理積回路で
ある。ゲート制御回路20は論理積回路26から論理1
信号が与えられると、所定のシーケンスで各GTOにO
FFゲート信号を与えるものである。
で、GTOの7ノード、カソード間電圧が所定のレベル
以上場合は論理1を出力する。23は公知の排他的論理
和回路で入力が全て論理O又は論理1の時のみ出力は論
理Oとなる。24はパルス幅検出回路で入力が所定のパ
ルス幅以上の時のみ論理1を出力する。25は出力電圧
検出器で、昇圧チョッパの出力電圧が所定のレベル以下
の時のみ論理1を出力する。26は公知の論理積回路で
ある。ゲート制御回路20は論理積回路26から論理1
信号が与えられると、所定のシーケンスで各GTOにO
FFゲート信号を与えるものである。
第2図と第3図は本発明の一実施例を説明するための各
部の動作を示すタイムチャートであり、第2図は各GT
Oが正常に0N10FF しているケース、第3図はG
TO7aが異常になったケースを示している。
部の動作を示すタイムチャートであり、第2図は各GT
Oが正常に0N10FF しているケース、第3図はG
TO7aが異常になったケースを示している。
第2図においてはGTO7bがGTO7aより少し遅れ
てOFF L、ているが、一般的にほんのわずかの動作
遅れがあっても各GTOの電圧分担はほぼ等しくなるこ
とが知られている。第2図示すようなケースでは排他的
論理和回路23の出力に狭幅パルスが出るが、パルス幅
検出回路24は所定のパルス幅以上のパルスしか検出し
ないので、パルス幅検出回路24の出力は論理0のまま
となる。
てOFF L、ているが、一般的にほんのわずかの動作
遅れがあっても各GTOの電圧分担はほぼ等しくなるこ
とが知られている。第2図示すようなケースでは排他的
論理和回路23の出力に狭幅パルスが出るが、パルス幅
検出回路24は所定のパルス幅以上のパルスしか検出し
ないので、パルス幅検出回路24の出力は論理0のまま
となる。
次に昇圧チョッパの出力電圧が所定のレベル以下の時に
、GTO7aが短絡モードで破壊した場合について、本
発明の動作について第3図を参照して説明する。この場
合、本発明の回路の各部の出力は第3図に示すようにな
る。ゲート制御回路2oに、論理積回路26の出力信号
が与えられるとゲート制御回路20は所定の停止シーケ
ンスが動作しGTO7bにはOFF信号が与えられて、
昇圧チョツノ(は停止する。
、GTO7aが短絡モードで破壊した場合について、本
発明の動作について第3図を参照して説明する。この場
合、本発明の回路の各部の出力は第3図に示すようにな
る。ゲート制御回路2oに、論理積回路26の出力信号
が与えられるとゲート制御回路20は所定の停止シーケ
ンスが動作しGTO7bにはOFF信号が与えられて、
昇圧チョツノ(は停止する。
以上本発明によると、直列接続された複数のGTOの1
個が、破壊したとして−も、出力電圧が低い時にGTO
の異常を検出できるので、昇圧チョッパを安全に停止し
、他の健全なGTOを保護することができる。
個が、破壊したとして−も、出力電圧が低い時にGTO
の異常を検出できるので、昇圧チョッパを安全に停止し
、他の健全なGTOを保護することができる。
なお、本発明は上記実施例に限定されずに種々の変形実
施が可能であることは言うまでもない。
施が可能であることは言うまでもない。
例えば本実施例では、2個のGTOを使用した昇圧チョ
ッパについて説明したが、3個以上のGTOを使用した
昇圧チョッパについても本発明が適用できる。また、本
実施例では、半導体スイッチとしてGTOを使用した昇
圧チョッパについて説明したが、他の半導体スイッチ、
例えばサイリスタを使用した昇圧チョッパについても本
発明が適用できる。
ッパについて説明したが、3個以上のGTOを使用した
昇圧チョッパについても本発明が適用できる。また、本
実施例では、半導体スイッチとしてGTOを使用した昇
圧チョッパについて説明したが、他の半導体スイッチ、
例えばサイリスタを使用した昇圧チョッパについても本
発明が適用できる。
本発明によれば、昇圧チョッパにおいて直列接続された
半導体スイッチが1個だけ破壊したとしても、出力電圧
が低い場合には半導体スイッチの異常を検出し昇圧チョ
ッパを安全に停止できるので、他の健全な半導体スイッ
チを保護することができ、拡大故障を未然に防止するこ
とができる。
半導体スイッチが1個だけ破壊したとしても、出力電圧
が低い場合には半導体スイッチの異常を検出し昇圧チョ
ッパを安全に停止できるので、他の健全な半導体スイッ
チを保護することができ、拡大故障を未然に防止するこ
とができる。
第1図は本発明の一実施例を示すブロック図、第2図、
第3図は本発明の動作を示すタイムチャート、第4図は
従来の昇圧チョッパの一例を示す回路図、第5図は第4
図に示す回路の動作を説明するためのタイムチャートで
ある。 1・・・直流電源 4・・・直流リアクトル5
・・・ダイオード 6・・・コンデンサ7a 、
7b・・GTO9・・・負荷20・・・ゲート制御回
路 21a、21b・・・電圧検出回路32・・・排
他的論理和回路 24・・・パルス幅検出回路25・・
・出力電圧検出回路 26・・・論理席回路代理人 弁
理士 則 近 憲 佑 同 三俣弘文 第1図 24 エカ 第2図 6γo7α杖′態、 −FTし」ヨー 23:j!JJ’y−ロー 第3図 第4図 第5図
第3図は本発明の動作を示すタイムチャート、第4図は
従来の昇圧チョッパの一例を示す回路図、第5図は第4
図に示す回路の動作を説明するためのタイムチャートで
ある。 1・・・直流電源 4・・・直流リアクトル5
・・・ダイオード 6・・・コンデンサ7a 、
7b・・GTO9・・・負荷20・・・ゲート制御回
路 21a、21b・・・電圧検出回路32・・・排
他的論理和回路 24・・・パルス幅検出回路25・・
・出力電圧検出回路 26・・・論理席回路代理人 弁
理士 則 近 憲 佑 同 三俣弘文 第1図 24 エカ 第2図 6γo7α杖′態、 −FTし」ヨー 23:j!JJ’y−ロー 第3図 第4図 第5図
Claims (1)
- 直流電源と負荷との間に直列にリアクトルとダイオード
を挿入し、該ダイオードは直流電源から負荷へ電流が流
れる方向に接続し、リアクトルとダイオードの接続点と
、直流電源の他方の極との間に半導体スイッチを複数個
直列接続し、前記ダイオードと負荷の接続点に負荷に並
列にコンデンサを接続してなる昇圧チョッパにおいて、
前記半導体スイッチの両端電圧を検出する電圧検出器、
昇圧チョッパの出力電圧を検出する検出器を具備し、昇
圧チョッパの出力電圧が所定値以下の時で、直列接続さ
れた複数の半導体スイッチ全てが所定の時間内にON又
はOFFしていないこと判断された場合は所定のシーケ
ンスで前記半導体スイッチにOFF信号を与えるように
したことを特徴とする昇圧チョッパの保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12568986A JPS62285661A (ja) | 1986-06-02 | 1986-06-02 | 昇圧チヨツパの保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12568986A JPS62285661A (ja) | 1986-06-02 | 1986-06-02 | 昇圧チヨツパの保護装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62285661A true JPS62285661A (ja) | 1987-12-11 |
Family
ID=14916251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12568986A Pending JPS62285661A (ja) | 1986-06-02 | 1986-06-02 | 昇圧チヨツパの保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62285661A (ja) |
-
1986
- 1986-06-02 JP JP12568986A patent/JPS62285661A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602626B2 (en) | Power conversion apparatus | |
JPH09233838A (ja) | 保護回路 | |
US20200366186A1 (en) | Modular multilevel converter sub-module having dc fault current blocking function and method of controlling the same | |
US5179510A (en) | Power converting apparatus capable of suppressing a fault current | |
KR20070097093A (ko) | 컨버터 | |
US5793622A (en) | Common turn-off circuit for a thyristor power converter | |
US4107771A (en) | Circuit for shutting down an inverter | |
JP3321298B2 (ja) | 電圧形自励式変換器の事故検出回路 | |
JP3071944B2 (ja) | 電気車の電力変換装置 | |
JPS62285661A (ja) | 昇圧チヨツパの保護装置 | |
US4636932A (en) | dv/dt Protection circuit device for an AC-DC converter apparatus | |
KR890004975B1 (ko) | Gto 사이리스터의 스너버회로 | |
JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
JPS5967877A (ja) | インバ−タの電流制限方式 | |
JPH09233807A (ja) | 電源装置 | |
SU991547A1 (ru) | Устройство дл защиты электроустановки от изменени чередовани и обрыва фазы | |
JPS5899264A (ja) | 変換器の保護方法 | |
JPH0923659A (ja) | 電力変換装置 | |
JP2001008308A (ja) | 車両用制御装置 | |
JPH01286777A (ja) | 交流直流変換装置の保護装置 | |
JPS58123378A (ja) | 回復回路 | |
JP3117457B2 (ja) | スナバ回路 | |
JPS6192165A (ja) | 昇圧チヨツパ装置の保護回路 | |
WO1993006652A1 (en) | Minimization of gto gate driver losses when antiparallel diode conduct | |
JPH0851780A (ja) | 中性点クランプ式インバータ |