JPS62284390A - Display unit - Google Patents

Display unit

Info

Publication number
JPS62284390A
JPS62284390A JP61127265A JP12726586A JPS62284390A JP S62284390 A JPS62284390 A JP S62284390A JP 61127265 A JP61127265 A JP 61127265A JP 12726586 A JP12726586 A JP 12726586A JP S62284390 A JPS62284390 A JP S62284390A
Authority
JP
Japan
Prior art keywords
display
substrate
display device
tpt
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61127265A
Other languages
Japanese (ja)
Inventor
清夫 榎
武藤 隆二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP61127265A priority Critical patent/JPS62284390A/en
Publication of JPS62284390A publication Critical patent/JPS62284390A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野] 本発明は、TPT (薄膜トランジスタ)を搭載した表
示装置に関するものである。
[Detailed Description of the Invention] 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a display device equipped with a TPT (thin film transistor).

[従来の技術] 近年、デジタル時計、ゲーム機器、TVなどにおいて、
数字1文字、図形等を表示する表示装置が大々的に販売
され、今や、デジタル表示時代の幕あけとなっている。
[Prior art] In recent years, digital watches, game devices, TVs, etc.
2. Description of the Related Art Display devices that display single numbers, figures, etc. are now on sale on a large scale, and we are now at the dawn of the digital display era.

これら、デジタル表示装置に用いられる代表的な材料と
しては、圧倒的に、液晶材料が広く用いられている。と
ころで、その表示内容もしくは、表示情報量は、ますま
す増加する傾向にあり、これらの情報量の増加に伴い、
表示基板内あるいは基板端部における駆動回路からの配
線数が増大しているのが実情である。
As typical materials used in these digital display devices, liquid crystal materials are overwhelmingly widely used. By the way, the displayed content or the amount of displayed information tends to increase more and more, and as the amount of information increases,
The reality is that the number of wires from the drive circuit within the display substrate or at the edge of the substrate is increasing.

駆動用配線数の増加に対しての対応として、表示基板端
部へ外部駆動回路との接続用の接続端子な並べて配置す
る方法か、あるいは表示基板上の表示部以外の一部〜駆
動市路である集積回路を搭載するなど、いずれかの方法
で、現在、表示装置の実装が行なわれている。
In order to cope with the increase in the number of drive wiring lines, there is a method of arranging connection terminals for connection with an external drive circuit at the edge of the display board, or a part of the display board other than the display part - the drive line. Display devices are currently being implemented using one of several methods, such as mounting an integrated circuit.

このうち前者においては、個々の接続端子金てについて
、信頼性良く接続するための接続技術においては聞届が
あった。殊に情報量がやや多い中密度表示装置以北では
、製造歩留りはかなり低いものであった。
Regarding the former, there have been reports regarding connection technology for reliable connection of individual connection terminal metals. Particularly in areas north of medium-density display devices, where the amount of information is relatively large, manufacturing yields were quite low.

一方、後者においては、表示基板へ集積回路を搭載する
こと(こより、駆動回路からの配線密度を高め、さらに
は駆動回路を含めた表示装置全体の実装サイズをより小
型にすることが可能であり、実装技術i:、優れたもの
といえる。
On the other hand, in the latter case, it is possible to mount an integrated circuit on the display substrate (this makes it possible to increase the wiring density from the drive circuit and further reduce the mounting size of the entire display device including the drive circuit). ,Mounting technology i:,It can be said that it is excellent.

これには搭載するチップの形状により、主として次の3
種類のもの、即ち、デュアルインラインバラケーン(D
 I P)型、テープオートメイテッドホンテインク(
TAB)型、フリップチップ型があったが、いずれも実
用上程々の問題点があった。
Depending on the shape of the chip to be mounted, there are mainly three types of
types, namely dual in-line barra canes (D
IP) type, Tape Automated Honteink (
TAB) type and flip-chip type, both of which had some practical problems.

これらの内、DIP型は、サイズとして1OII11×
20II11と大きく、また、配線幅を広くとらなけれ
ばならないため、実装密度をあげることができない。T
AB型およびフリップチップ型は、逆に、集積回路の外
部配線取り出し部分であるポンディングパッドのピンチ
の密度並みに配線密度を」二げることが可能となるもの
の、チップ取り付は時の位置合せの問題、およびチップ
の四端面より配線を引きまわす東による配線の微細化、
さらには表示装置基板の配線密度との整合性を欠くとい
う新たな問題が生じた。このため、結局は表示装置基板
が大きくなってしまうこと、接続端子の接続の信頼性に
おける表示基板とチップの熱膨張係数の違いによる熱シ
ヨツクテスト時の導通不良を生じやすいことは、重大な
問題となっている。
Among these, the DIP type has a size of 1OII11×
Since it is large (20II11) and the wiring width must be wide, it is not possible to increase the packaging density. T
On the contrary, the AB type and flip-chip type can reduce wiring density to the same level as the pinch density of the bonding pad, which is the external wiring extraction part of the integrated circuit. problems with alignment, and miniaturization of wiring by Azuma, who routed wiring from the four edges of the chip.
Furthermore, a new problem has arisen in that it lacks consistency with the wiring density of the display device substrate. As a result, the display device board ends up becoming larger, and the reliability of the connection between the connection terminals is a serious problem because of the difference in thermal expansion coefficient between the display board and the chip, which tends to cause continuity failures during thermal shock tests. It becomes.

ところで、中密度程度の液晶表示装置において、特に車
1用の装置では、広視野角な表示が望まれており、画゛
素数か少なければスタティック駆動がとられている。
By the way, in medium density liquid crystal display devices, especially in devices for cars 1, a display with a wide viewing angle is desired, and if the number of pixels is small, static drive is used.

しかし、画素数が多くなるに従いスタティック駆動が困
難となり、低デユーティ比ではあるがグイナミンク駆動
がなされる傾向があり、この場合、視野角か狭くなると
いうような問題点を生じ始めている。
However, as the number of pixels increases, static driving becomes difficult, and there is a tendency for Guinamink driving to be performed, albeit at a low duty ratio, and in this case, problems such as a narrow viewing angle are starting to occur.

[発明の解決しようとする問題点] 未発1!Jlは、かかる従来技術か有していた配線数増
加に伴う接続技術上の難点および集積回路と表示装置基
板ヒでの配線密度の整合性を敬仰しようとするものであ
る。
[Problem that the invention attempts to solve] Unreleased 1! Jl is intended to address the difficulties faced by the prior art in terms of connection technology due to the increase in the number of wiring lines and the consistency of wiring densities between integrated circuits and display substrates.

また、本発明は、液晶表示装置に関して、特に車載用の
様に広視野角が望まれる表示装置においては、スタティ
ック表示を行ない、視野角の改善を新規に提供すること
を目的とするものである。
In addition, the present invention aims to provide a novel improvement in viewing angle by performing static display regarding liquid crystal display devices, especially in display devices for which a wide viewing angle is desired such as those used in automobiles. .

さらに加えて、表示基板の熟サイクルなどによる駆動回
路と表示装置基板の熱膨張係数の違いによる接続端子箇
所のハクリなど、信頼性Fの低下を解消しようとするも
のである。
In addition, it is an attempt to eliminate deterioration in reliability F, such as peeling of connection terminals due to differences in thermal expansion coefficients between the drive circuit and the display device substrate due to aging cycles of the display substrate.

[問題点を解決するための手段] 本発明は、@述の問題点を解決すべくなされたものであ
り、数字、文字、図形等を表示する表示素子に於て、表
示部分及びシール部分以外の基板上に、少なくとも1つ
以上のスインチング用の薄膜トランジスタを形成した基
板を搭載した水を特徴とする表示装置を提供するもので
ある。
[Means for Solving the Problems] The present invention has been made to solve the problems mentioned in @, and in a display element that displays numbers, characters, figures, etc., the display element other than the display portion and the seal portion The present invention provides a display device featuring water, which is equipped with a substrate on which at least one thin film transistor for thin film switching is formed.

以下、本発明の実施例を図面に従って説明する。第1図
は本発明の基本的構成の概要図を示す。■は表示装置基
板、2は透明電極基板(対向基板)、3は両基板のシー
ル剤接着部、4はTPTを形成した基板、5は表示基板
上に配線された表示配線群である信号線群、6はTPT
走査用のゲート線群、7は表示内容を示す表示電極群を
示している。また、8はTFTアレイへ接続されるTF
Tアレイ信号線群である。9は対向電極の配線であり、
通常、コモン電極と云われる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic diagram of the basic configuration of the present invention. 2 is a display device substrate, 2 is a transparent electrode substrate (counter substrate), 3 is a sealant bonded part of both substrates, 4 is a substrate on which TPT is formed, and 5 is a signal line which is a group of display wiring wired on the display substrate. Group, 6 is TPT
A scanning gate line group 7 indicates a display electrode group indicating display contents. Also, 8 is a TF connected to the TFT array.
This is a T array signal line group. 9 is the wiring of the counter electrode,
It is usually called a common electrode.

なお、本発明の説明は、より簡便化のために、液晶表示
装置を例にとり説明を行なう。液晶表示装置においては
、通常、表示をする部分では、表示基板上の表示電極か
ら基板の端部へそれぞれ配線が行なわれている。これら
の表示装置での表示情報量を増そうとすれば、おのずと
駆動回路との接続端子が対応して増えることになる。本
発明はこの接続端子の端子数を減少するために実施され
るものである。本発明は、第1図の様に表示基板の表示
部分とシール部分の外へTFTアレイを配置した。第2
図は、本発明におけるTPTの配置状態をあられした1
つの代表例である。TPT走査用のゲート線群の線数は
ここでの説明は、3本としたが、本発明は、この線数に
何ら制限を受けるものではない。また第3図は第2図の
等価回路図である。
Note that, for the sake of simplicity, the present invention will be described using a liquid crystal display device as an example. In a liquid crystal display device, in the display portion, wiring is normally conducted from the display electrodes on the display substrate to the ends of the substrate. If an attempt is made to increase the amount of display information on these display devices, the number of connection terminals to the drive circuit will naturally increase accordingly. The present invention is implemented to reduce the number of connection terminals. In the present invention, a TFT array is arranged outside the display portion and seal portion of the display substrate as shown in FIG. Second
The figure shows the arrangement of TPT in the present invention.
This is one representative example. Although the number of lines in the gate line group for TPT scanning is three in the description here, the present invention is not limited to this number in any way. Further, FIG. 3 is an equivalent circuit diagram of FIG. 2.

これらの図より明らかな如く、TFTアレイを表示基板
の端部へ配置することにより、表示基板から外部駆動回
路への接続端子数を、表示電極配線数(すなわち、TF
Tアレイ出力電極数、 1l−n−1,l−2〜n−2
,1−3〜n−3−−−一合計3Xn本)から、TFT
アレイ信号線群(この例ではS−1,S−2,−−−9
−nのn本)+TFTアレイゲート信号線群(この例で
はG−1,G−2,G−3の3本)へ減らすことが可能
であることがわかる。
As is clear from these figures, by arranging the TFT array at the edge of the display substrate, the number of connection terminals from the display substrate to the external drive circuit can be reduced by the number of display electrode wirings (i.e., the number of TFT
Number of T array output electrodes, 1l-n-1, l-2~n-2
, 1-3~n-3---1 total 3Xn pieces), TFT
Array signal line group (S-1, S-2, ---9 in this example)
It can be seen that it is possible to reduce the number of lines to n lines)+TFT array gate signal line group (three lines G-1, G-2, and G-3 in this example).

このTPTを形成した基板は、第1図の例の如く1個で
あってもよいし、2以上の基板に分割されていてもよい
The number of substrates on which this TPT is formed may be one as in the example shown in FIG. 1, or may be divided into two or more substrates.

本発明では表示装置の基板上に直接TPTを形成してい
ないため、表示装置の製造が容易となり、その歩留りも
高くすることができる。また、TPTを形成した基板と
表示装置を夫々別々に試験してから組み合せることがで
き1組み立て後に検査して補修するのに比して作業性が
良い。
In the present invention, since the TPT is not directly formed on the substrate of the display device, the display device can be manufactured easily and the yield can be increased. Furthermore, the substrate on which the TPT is formed and the display device can be tested separately and then assembled together, resulting in better workability than inspecting and repairing after one assembly.

本発明では、この表示装置の基板の信号線の電極とTP
Tの基板の電極とは異方性導電膜、ハンダ付、ワイヤー
ポンディング等の接続技術によって接続されればよい。
In the present invention, the electrodes of the signal lines on the substrate of this display device and the TP
It may be connected to the electrode of the T substrate by a connection technique such as an anisotropic conductive film, soldering, or wire bonding.

また、この表示装置の基板とTPTの基板とは熱膨張係
数が同じ基板、具体的には同材質の基板とすることによ
り、熟サイクル試験によっても不良を生じにくい。
Further, by making the substrate of this display device and the substrate of TPT have the same coefficient of thermal expansion, specifically, made of the same material, defects are less likely to occur even in a full cycle test.

[作用] 本発明の表示装置を駆動する駆動回路のブロックダイア
ゲラ、ムの一例を第4図に示す。表示信号発生回路10
にて発生した同期信号により表示信号を表示する箇所へ
のアドレスをシフトレジスター11にて行なう、そして
、同じく表示信号発生回路より発生した表示信号は、シ
リアルに転送され、ひとまず、ラッチ−1,12ヘメモ
リーされる。
[Operation] FIG. 4 shows an example of a block diagram of a drive circuit for driving the display device of the present invention. Display signal generation circuit 10
The shift register 11 addresses the location where the display signal is to be displayed using the synchronization signal generated by the latches 1 and 12. It will be remembered.

ラッチ−1への表示信号の入力が終了した時点で、次い
で表示信号発生回路よりゲート走査用シフトレジスター
15によりアドレスすべき。
When the input of the display signal to the latch-1 is completed, the display signal generation circuit should then address the gate scanning shift register 15.

ゲート線が選択され、ラッチ−1にメモリされていた表
示信号は、チー2チ出力反転回路14をパスし反転され
ずに、−斉に、TFTアレイの表示信号線群に入力”さ
れる。
When the gate line is selected, the display signals stored in the latch 1 pass through the output inversion circuit 14 and are simultaneously input to the display signal line group of the TFT array without being inverted.

ところで1表示部号がラッチ−1への入力を終了すると
同時に、今度は、表示信号をラッチ−2,13へ入力す
るのを開始するために、信号発生回路よりタイミング信
号を送る。この時、既に、ラッチ−1にメモリーされた
表示信号は一斉に掃き出す様にする。ラッチ−2への表
示信号の入力が終了すると同時に、再び、ラッチ−1へ
の表示信号の入力が同様に開始されるが、今度は、既に
ランチ−2へ入力されている表示信号を一斉に掃き出す
。このラッチ−2から掃き出される表示信号は、ゲート
走査用シフトレジスターにより、前述のゲート線の次の
ゲート線を選択しておくことにより、前述とは異なる表
示箇所へ入力される。この様に1表示部号をランチ−1
,ラッチ−2への交互の入力の切り換え、および交互の
掃き出しと、並びにゲート線の順次の選択を行なういわ
ゆる線順次方式を用いる。
By the way, at the same time that the input of the display part number 1 to the latch-1 ends, a timing signal is sent from the signal generation circuit to start inputting the display signal to the latches-2 and 13. At this time, the display signals already stored in latch-1 are swept out all at once. At the same time as the input of the display signal to latch-2 is finished, the input of the display signal to latch-1 is started again in the same way, but this time, the display signals that have already been input to latch-2 are input all at once. Sweep it out. The display signal swept out from the latch-2 is inputted to a different display location from the one described above by selecting the gate line next to the aforementioned gate line by the gate scanning shift register. Lunch 1 display part number like this-1
, a so-called line-sequential method is used in which alternate switching of inputs to latch-2 and alternate sweep-out and sequential selection of gate lines are performed.

さらに、同駆動回路では、一連のゲート線走査(1フイ
ールド)が終了した時点で表示信号発生回路より、ラッ
チ出力反転回路[4の作動信号が出され、これ以後の一
連のケート線走査(1フイールド)時には、ラッチ−1
ないし、ラッチ−2から掃き出された表示信号は全てこ
のラッチ出力反転回路により反転される。このう、チ出
力反転回路は、一連のゲート線走査(lフィールド)の
終了により表示信号発生回路より反転解除の信号が出さ
れ、反転動作を経了する。この様に一連のゲート走査の
周期毎にラッチ出力反転動作を行なうことにより、液晶
はAC駆動が行なわれる。
Furthermore, in the drive circuit, when a series of gate line scans (1 field) is completed, the display signal generation circuit outputs an activation signal for the latch output inverting circuit [4], and a subsequent series of gate line scans (1 field) is output from the display signal generation circuit. field) sometimes latch-1
All the display signals swept out from latch-2 are inverted by this latch output inverting circuit. In this way, the output inversion circuit completes the inversion operation when the display signal generation circuit issues an inversion release signal upon completion of a series of gate line scans (l field). By performing the latch output inversion operation every cycle of a series of gate scans in this manner, the liquid crystal is AC driven.

第5図は、前述の駆動のタイミングチャートの一例を示
す、なお説明の簡略化のため、ゲート線数をG−1,G
−2,G〜3と3本とした。
FIG. 5 shows an example of the timing chart of the above-mentioned driving. For the sake of simplicity, the number of gate lines is G-1, G
-2, G~3 and three.

ランチ−1には、N−1,N−2,N−3−−−−N−
n。
Lunch-1 includes N-1, N-2, N-3---N-
n.

ラッチ−2にはN’−1,N’−2,N’−3−−−−
N’−nとそれぞれn個のメモリーがあり、表示信号が
ラッチ=トラッチ−2と交互に入力されることを示して
いる。
Latch-2 has N'-1, N'-2, N'-3----
There are n memories, N'-n, respectively, and the display signal is alternately input as latch = latch-2.

一方、TPTの駆動時のタイミングチャートはゲート信
号としてG−1,G−2,G−3を示す。さらにゲート
信号G−1が選択され、さらに。
On the other hand, the timing chart when driving the TPT shows G-1, G-2, and G-3 as gate signals. Furthermore, gate signal G-1 is selected;

TPT入力信号としてS−1,S−2−−−−S−nが
入力された時の表示電極信号は、il −−−−n−1
の波形となる。また、ゲート信号がG−2,G−3の選
択時のTPT入力信号S−1,S−2−−−−S−nお
よび表示電極信号を示している。
The display electrode signal when S-1, S-2---S-n is input as the TPT input signal is il----n-1
The waveform will be Furthermore, the TPT input signals S-1, S-2---S-n and display electrode signals when the gate signals G-2 and G-3 are selected are shown.

以上の様に本発明である表示基板上へのTFTアレイの
配置は、液晶の駆動方法り何ら問題がなく、良好に駆動
できることがわかる。
As described above, it can be seen that the arrangement of the TFT array on the display substrate according to the present invention has no problems with the liquid crystal driving method and can be driven satisfactorily.

また車載用などといった中密度表示において1低デユー
テイ比駆動が要求される様な表示では、殊に本発明の技
術を用いることによりスタティック駆動による表示が可
能となり、視覚依存性を著しく敬仰できる事を提供する
ものである。
In addition, for medium-density displays such as those used in automobiles that require low duty ratio drive, the technology of the present invention makes it possible to display with static drive, which significantly reduces visual dependence. This is what we provide.

[実施例] 100X 150mmのカラス基板へ、電子ビーム蒸着
法で透明電極であるITOIIりを堆積した。次にIT
O膜をフォトリソ工程により、所望の表示電極を形成し
た。この際表示内容は、3ケタの数字およびタコメータ
ーのアナログ表示をするために総数 150本の配線数
が必要であった。また同基板に対向する対向基板も同様
にフォトリソ工程により表示電極を形成した。
[Example] ITOII, which is a transparent electrode, was deposited on a 100×150 mm glass substrate by electron beam evaporation. Next, IT
A desired display electrode was formed on the O film by a photolithography process. At this time, a total of 150 wires were required to display three-digit numbers and an analog tachometer display. Further, display electrodes were formed on a counter substrate facing the same substrate by the same photolithography process.

なお、ガラス基板としては、低アルカリガラス基板(コ
ーニング社製r7059J )と通常の板カラス基板と
を使用し、板ガラス基板の場合にはI T Oll!2
堆積+in ニCV D 法V−ヨルStO;+被M 
を形成したものを使用した。
As the glass substrate, we used a low alkali glass substrate (R7059J manufactured by Corning) and a normal plate glass substrate. 2
Deposition+in CV D Method V-YorStO;+M
was used.

ところで表示基板と対向基板の間には、セルキャップを
調整するために粒子状プラスチック製スペーサーを使用
し、また同基板にはそれぞれポリイミド系配向膜を塗布
し、ラビング処理を実施した。また表示基板の表示部分
及びシール部分の外で、TFTアレイを搭載する箇所は
、あらかじめNiメッキ(無電解メッキ)を施しておい
た。
Incidentally, a spacer made of particulate plastic was used between the display substrate and the counter substrate to adjust the cell cap, and a polyimide alignment film was applied to each substrate and rubbed. Further, outside the display portion and seal portion of the display substrate, the portion where the TFT array is mounted was previously plated with Ni (electroless plating).

一方TPT基板は、82X3mm+の大きさで表示基板
と、熱膨張係数を合わせるために、同一・種の基板を用
いた。この場合、板ガラス基板の場合には基板上へ約4
000  の5INxをプラズマCVD法で堆積し、ア
ルカリのブロッキング層とした。この基板−ヒヘ通常行
なわれる様なTFTの試作プロセスを実施し、第2図の
様な50×3個のTFTアレイを製作した。TPTのサ
イズとして讐/Lは、50壓IIl/lOμ−とし、配
線のライン幅を、ゲート信号線、信号線並びに信号出力
線共に50ルmとした。さらに、TPTの繰り返しピッ
チは、 400pmピッチとした。
On the other hand, the TPT substrate had a size of 82×3 mm+, and was of the same type as the display substrate in order to match the coefficient of thermal expansion. In this case, in the case of a plate glass substrate, about 4
000 of 5INx was deposited by plasma CVD to serve as an alkali blocking layer. A TFT trial fabrication process which is normally carried out on this substrate was carried out, and a 50.times.3 TFT array as shown in FIG. 2 was fabricated. The size of the TPT was 50 mm/L, and the line width of the wiring was 50 lm for the gate signal line, signal line, and signal output line. Furthermore, the TPT repetition pitch was set to 400 pm pitch.

これは、表示基板上で配線されるライン密度を400ル
mピッチ(250延量ライン、 150ルエスペース)
と設定し、TPT実装時に整合性を得た結果、接続端子
の接続歩留りは、100%を容易に得ることが可能であ
った。
This reduces the line density wired on the display board to a pitch of 400 lm (250 lines, 150 lm space).
As a result of setting this and obtaining consistency during TPT mounting, it was possible to easily obtain a connection yield of 100% for connection terminals.

TPTの配線と表示基板上の配線の接続は異方性導1r
L膜(日立化成社製「アニソルム」)を使用して行なっ
た。
The connection between the TPT wiring and the wiring on the display board is an anisotropic conductor 1r.
The test was carried out using L membrane (“Anisolm” manufactured by Hitachi Chemical Co., Ltd.).

このようにしてTPTを形成した基板を塔・伎した液晶
表示装置は表示装置の信号線の数が多いにもかかわらず
スタティックで駆動でき、視野角の広い駆動が可能であ
った。
A liquid crystal display device using a substrate on which a TPT is formed in this manner can be statically driven despite the large number of signal lines in the display device, and can be driven with a wide viewing angle.

[発明の効果] 本発明は、表示板ヒヘ少なくとも1つ以北のスイッチン
グ用のTPTを形成した基板を搭載することにより1表
示装置の外部回路との接続端子数を大幅に減少すること
が可能であり、表示装置の製造上、優れた効果を有する
ものである。
[Effects of the Invention] The present invention makes it possible to significantly reduce the number of connection terminals for one display device with an external circuit by mounting a board on which at least one switching TPT is formed on the display board. This has excellent effects in manufacturing display devices.

本発明によれば一般的に、TFTアレイの信号線群を1
本、TPTアレイゲート信号線群をm木(ただしn>m
)とすれば通常、nXm本までの表示電極数の駆動が可
能であり、この場合、外部駆動回路との接続端子数をn
十m本に削減することが可能となるものであり、歩留り
の向上という効果を有するものである。
According to the present invention, in general, the signal line group of the TFT array is
In this book, the TPT array gate signal line group is formed into m trees (where n>m
), it is usually possible to drive up to nXm display electrodes, and in this case, the number of connection terminals with the external drive circuit is n
This makes it possible to reduce the number of wires to 10 m, which has the effect of improving yield.

また表示基板の材質とTPT基板の材質を同一とするこ
とにより、−30℃と÷100℃の間を短時間に移行さ
せる熱サイクル試験の結果において基板の熱膨張係数の
差による接続端子のハクリなどは全く発生せず信頼性上
優れた効果を有するものである。
In addition, by making the material of the display substrate and the TPT substrate the same, the results of a thermal cycle test in which the temperature was changed between -30°C and ÷100°C in a short period of time showed that the connection terminals could not be peeled off due to the difference in the thermal expansion coefficient of the substrate. etc. does not occur at all and has an excellent effect in terms of reliability.

又、ソース線数をゲート線数より多くする事により横長
のTPT基板が出来る為表示基板の電極をパターニング
上余裕のある 4004 mピッチ(250終lライン
、150 ルースペース)でTPT基板の一方向に接続
でき、パターニング時の歩留向上にも有効である。
In addition, by increasing the number of source lines than the number of gate lines, a horizontally elongated TPT substrate can be created, so the electrodes of the display substrate can be patterned at a pitch of 4004 m (250 final l lines, 150 loose spaces) in one direction. It is also effective in improving yield during patterning.

TPT基板の表示電極と接続部と反対側より表示電極数
/ゲート電極数の入力ソースラインが取り出され表示基
板からは入力ソースライン+ゲートライン+コモンライ
ンの取り出し数に削減されるL、表示としてはTPTの
スイッチングによりスタティック駆動が出来る為、視角
、コントラストの良好な物が得られる利点がある。
The number of input source lines equal to the number of display electrodes/the number of gate electrodes is taken out from the opposite side of the display electrode and connection part of the TPT substrate, and the number of input source lines taken out from the display substrate is reduced to input source lines + gate lines + common lines. Since it can be statically driven by TPT switching, it has the advantage of providing good viewing angle and contrast.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は1表示基板上の端部へTFTアレイを搭載した
表示装置の平面図である。第2図は、TFTアレイの平
面図、第3図は、第2図のTFTアレイの等価回路図で
ある。第4図は、第1図の表示装こを駆動するための駆
動回路ブロックダイアグラムであり、第5図は第1図の
表示装置を駆動する場合のタイミングチャートを示して
いる。 1−m−表示装置基板 2−m=透明電極基板 3−m−シール剤接着部 4−−−TPTを形成した基板 5−m−表示基板上に配線された表示配列群である信号
線群 6−−−TPT走査用のゲート線群 7−−−、表示電極群 8−−−TFTアレイ信号線群 9−一一コモン電極線 1O−−一表示信号発生回路 11−m−シフトレジスター(信号用)12−m−ラッ
チ−1 13−m−ラッチ−2 14−m−ラッチ出力反転回路 15−−−シフトレジスター(ゲート走査用)鴬工図 葉22 Y 作4I2] ′示 ダ ロ(ハン 学!51zl(s、) 女工’tJELイ旨り 子糸ダt2−7F1j正書 昭和61年 7月、)7日
FIG. 1 is a plan view of a display device in which a TFT array is mounted on one end of a display substrate. FIG. 2 is a plan view of the TFT array, and FIG. 3 is an equivalent circuit diagram of the TFT array of FIG. FIG. 4 is a block diagram of a driving circuit for driving the display device of FIG. 1, and FIG. 5 shows a timing chart for driving the display device of FIG. 1. 1-m-display device substrate 2-m=transparent electrode substrate 3-m-sealant adhesive portion 4--substrate on which TPT is formed 5-m-signal line group which is a display array group wired on the display substrate 6---TPT scanning gate line group 7---, display electrode group 8---TFT array signal line group 9-11 common electrode line 1O---1 display signal generation circuit 11-m-shift register ( For signals) 12-m-latch-1 13-m-latch-2 14-m-latch output inversion circuit 15---Shift register (for gate scanning) Han Gaku! 51zl (s,) Female Worker't JEL I Umoriko Itoda t2-7F1j Seisho July 1986,) 7th

Claims (4)

【特許請求の範囲】[Claims] (1)数字、文字、図形等を表示する表示素子に於て、
表示部分及びシール部分以外の基板上に、少なくとも1
つ以上のスイッチング用の薄膜トランジスタを形成した
基板を搭載した事を特徴とする表示装置。
(1) In display elements that display numbers, characters, figures, etc.
On the substrate other than the display part and seal part, at least one
A display device characterized by mounting a substrate on which three or more thin film transistors for switching are formed.
(2)上記表示装置が、少なくとも一枚の透明電極基板
と、これに所定の間隔で対向してなる電極基板を使用し
、間隙部へ液晶を充填してなる液晶表示装置である特許
請求の範囲第1項記載の表示装置。
(2) The display device is a liquid crystal display device using at least one transparent electrode substrate and an electrode substrate facing the transparent electrode substrate at a predetermined interval, and filling the gap with liquid crystal. Display device according to scope 1.
(3)薄膜トランジスタを形成した基板は、複数個の薄
膜トランジスタを配列してなる薄膜トランジスタアレイ
よりなり、走査線である ゲート線数に対して、信号線であるソース線数が多い特
許請求の範囲第1項記載の表示装置。
(3) The substrate on which the thin film transistor is formed is a thin film transistor array formed by arranging a plurality of thin film transistors, and the number of source lines, which are signal lines, is greater than the number of gate lines, which are scanning lines. Display device as described in section.
(4)薄膜トランジスタを形成した基板が、表示電極基
板と同一材質の基板である特許請求の範囲第1項記載の
表示装置。
(4) The display device according to claim 1, wherein the substrate on which the thin film transistor is formed is made of the same material as the display electrode substrate.
JP61127265A 1986-06-03 1986-06-03 Display unit Pending JPS62284390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61127265A JPS62284390A (en) 1986-06-03 1986-06-03 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61127265A JPS62284390A (en) 1986-06-03 1986-06-03 Display unit

Publications (1)

Publication Number Publication Date
JPS62284390A true JPS62284390A (en) 1987-12-10

Family

ID=14955743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61127265A Pending JPS62284390A (en) 1986-06-03 1986-06-03 Display unit

Country Status (1)

Country Link
JP (1) JPS62284390A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002062845A (en) * 2000-06-06 2002-02-28 Semiconductor Energy Lab Co Ltd Display device
US8289241B2 (en) 2000-06-06 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002062845A (en) * 2000-06-06 2002-02-28 Semiconductor Energy Lab Co Ltd Display device
US8289241B2 (en) 2000-06-06 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Display device
US8659516B2 (en) 2000-06-06 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
CN109658855B (en) Array substrate, display module, test method of display module and display panel
JPS6180226A (en) Active matrix driving device
KR100964620B1 (en) Mother substrate for lower substrate, substrate for display panel and method for manufacturing display panel
RU2042973C1 (en) Liquid crystal color display active array panel
JPH05150263A (en) Active matrix type liquid crystal display element
JP2006030368A (en) Electrooptical apparatus, mounting structure and electronic device
JP2002090424A (en) Matrix array board
KR930005378B1 (en) Lcd device and integrated circuit for lcd
CN101482678A (en) Scanning line driving circuit for active matrix and image display device
KR100293982B1 (en) LCD panel
CN105609070A (en) Display apparatus and driving method thereof
CN109686334A (en) Gate driving circuit and its driving method and display device
JPS62284390A (en) Display unit
JP2000081638A (en) Liquid crystal display device and its manufacture
JP3272296B2 (en) Liquid crystal display
US6839119B2 (en) Display device
JP2002124554A (en) Manufacturing method of thin-film transistor array
JPH09153296A (en) Liquid crystal display device and its shift register circuit
JP2000131708A (en) Liquid crystal display device
JP2626389B2 (en) Chip components
JPH01211727A (en) Display device
JPS60214382A (en) Display unit
JPH10301138A (en) Liquid crystal display device
KR19990024712A (en) Wiring structure of bottom glass of LCD
JPH0752333B2 (en) Active matrix liquid crystal display device and manufacturing method thereof