KR19990024712A - Wiring structure of bottom glass of LCD - Google Patents
Wiring structure of bottom glass of LCD Download PDFInfo
- Publication number
- KR19990024712A KR19990024712A KR1019970046015A KR19970046015A KR19990024712A KR 19990024712 A KR19990024712 A KR 19990024712A KR 1019970046015 A KR1019970046015 A KR 1019970046015A KR 19970046015 A KR19970046015 A KR 19970046015A KR 19990024712 A KR19990024712 A KR 19990024712A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- signal line
- line driver
- signal
- wiring
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 액정표시장치의 입력배선 구조에 관한 것이다. 특히, COG(chip on glass) 방식의 액정표시장치에서 각 구동 IC에 입력되는 입력신호가 흐르는 입력배선의 구조를 개선하여, 상기 입력배선에 발생하는 기생용량을 줄이기 위한 하판의 입력배선 구조에 관한 것이다.The present invention relates to an input wiring structure of a liquid crystal display device. Particularly, in the COG (chip on glass) type liquid crystal display device, an input wiring structure of the lower plate for reducing parasitic capacitance generated in the input wiring by improving the structure of the input wiring through which the input signal input to each driving IC flows is provided. will be.
신호선구동IC에 연결되는 신호입력배선은 약 30개 이상으로 상당히 많다. 따라서, 상기 신호입력배선(71)과 각 신호선구동IC를 연결하는 인출선(41)이 대단히 많다. 그러므로, 상기 신호입력배선과 인출선을 하판에 실장하는 과정에서 입력배선(71)과 신호선 인출선(41)사이에는 많은 교차부가 필히 존재하게 된다. 이때, 상기 교차부가 커패시터를 이룸으로 인해 상기 교차부에 필요없는 기생용량(capacitacne)이 발생한다. 상기 기생용량은 신호의 지연현상을 일으켜 액정표시장치의 화질을 저하시킨다. 그리고, FPC와 신호입력배선의 끝단이 멀어 신호의 지연현상이 더욱 더 심했었다.There are more than 30 signal input wires connected to the signal line driver IC. Therefore, there are a large number of lead wires 41 connecting the signal input wiring 71 and each signal line driver IC. Therefore, in the process of mounting the signal input line and the lead line on the lower plate, many intersections are necessarily present between the input line 71 and the signal line lead line 41. At this time, since the intersection portion forms a capacitor, unnecessary parasitic capacitance is generated at the intersection portion. The parasitic capacitance causes a signal delay and degrades the image quality of the liquid crystal display. And, because the far end of the FPC and the signal input wiring was far more severe signal delay.
본 발명은 신호입력배선의 중앙부에 범프를 형성하고, 상기 범프와 FPC의 배선을 연결함으로써 신호입력배선의 끝단과 FPC 사이의 거리를 최소화하고, 입력배선과 인출선 사이의 교차부를 줄인다. 그 결과, 본 발명은 상기 교차부에서 발생하던 기생용량을 줄여 신호의 지연현상을 줄임으로써, 화질저하를 최소화한 액정표시장치를 개발할 수 있다.According to the present invention, a bump is formed at the center of the signal input wiring, and the bump and the FPC wiring are connected to each other to minimize the distance between the end of the signal input wiring and the FPC, and reduce the intersection between the input wiring and the lead wire. As a result, the present invention can reduce the delay of the signal by reducing the parasitic capacitance generated at the intersection, it is possible to develop a liquid crystal display device with a minimum degradation of the image quality.
Description
본 발명은 액정표시장치 하판 글래스의 배선구조에 관한 것으로, 특히 COG(chip n glass) 방식 액정표시장치의 주사선구동IC와 신호선구동IC가 PCB(Printed Circuit Board)기판의 구동회로에서 데이터를 입력받기 위해 입력배선을 하판에 형성할 때, 상기 입력배선에 발생하는 기생용량을 줄이는 데에 목적이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure of a lower glass of a liquid crystal display device. In particular, a scan line driver IC and a signal line driver IC of a COG (chip n glass) type liquid crystal display device receive data from a driving circuit of a printed circuit board (PCB) substrate. The purpose is to reduce the parasitic capacitance generated in the input wiring when the input wiring is formed on the lower plate.
일반적으로 화면에 영상을 표시하기 위한 수단으로는, RGB 전자총에 의해 영상 처리를 수행하는 CRT 브라운관을 사용한다. 이 CRT 브라운관을 이용하여 화면에 영상을 표시하기 위해서는 전자총과 브라운관의 표면 사이에 충분한 거리가 확보되어야만 한다. 그러므로, CRT 브라운관을 이용하여 화면에 영상 표시 영역을 넓게 하려면 많은 점유 공간을 필요로 한다.In general, as a means for displaying an image on a screen, a CRT CRT which performs image processing by an RGB electron gun is used. In order to display an image on the screen using this CRT CRT, sufficient distance must be secured between the electron gun and the surface of the CRT. Therefore, a large occupied space is required to widen the image display area on the screen using the CRT CRT.
이러한 CRT 브라운관의 단점을 대치하기 위한 영상 표시 장치로써 가장 실용화 단계에 있는 것이 액정표시장치이다. 상기 액정표시장치는 구동IC와 패널의 연결방법에 따라 TAB(Tape Anisotropic Bonding)방식과 COG(Chip On Glass) 방식으로 나뉘어진다.As an image display device for replacing the disadvantages of the CRT CRT, the liquid crystal display device is at the most practical stage. The liquid crystal display is classified into a tape anisotropic bonding (TAB) method and a chip on glass (COG) method according to a method of connecting a driving IC and a panel.
일반적인 COG 방식의 액정표시장치는 도 1에 나타낸 것과 같이 상판(1), 하판(2), PCB기판(10), FPC(Flexible Printed Circuit)(20), 그리고 데이터 전송 케이블(12)등으로 구성된다. 상기 상판(1)은 도면에는 도시되지 않았지만, 한쪽 면에 편광판이 부착되어 있고, 반대 면에는 칼라 필터와 공통 전극이 형성되어 있다. 그리고, 상기 하판(2)은 상판(1)보다 넓은 면적을 가지며, 도면에는 도시되지 않았지만, 한쪽 면에는 편광판이 부착되어 있다. 그리고, 하판에서 편광판이 부착되지 않은 반대 면은 상기 상판(1)의 공통 전극과 대향하도록 구성되며, 도 1에 도시한 바와 같이 주사선 구동IC(30), 신호선 구동IC(40), 주사선(23) 그리고, 주사선(23)과 서로 직교하여 형성되는 신호선(44)을 포함하여 구성된다.As shown in FIG. 1, a general COG type liquid crystal display device includes an upper plate 1, a lower plate 2, a PCB board 10, a flexible printed circuit (FPC) 20, and a data transmission cable 12. do. Although the upper plate 1 is not shown in the figure, a polarizing plate is attached to one side, and a color filter and a common electrode are formed on the opposite side. The lower plate 2 has a larger area than the upper plate 1, and although not shown in the drawing, a polarizing plate is attached to one side thereof. The lower surface of the lower plate, on which the polarizer is not attached, is configured to face the common electrode of the upper plate 1, and as illustrated in FIG. 1, the scan line driver IC 30, the signal line driver IC 40, and the scan line 23 are illustrated in FIG. And a signal line 44 formed perpendicular to the scan line 23.
상기 신호선구동IC(40)는 PCB기판(10)의 구동회로로부터 생성된 R·G·B(Red·Green·Blue)신호와 SSC(Shift Start Clock)신호, LP(Latch Pulse), 감마(Gamma) 신호, 아날로그 접지 신호, 디지털 접지 신호, 3.3V 디지털 전원, 4.2V 아날로그 전원, 공통 전압(Vcom), 축적전압(Vst) 등, 각종 입력신호를 인가받는다. 이 때, 상기 입력신호가 흐르는 신호선구동입력배선(21)은 FPC(20)와 상기 신호선구동IC(40)에 접속된다. 또한 그 신호선구동IC(40)의 출력배선(42)은 신호선(44)의 각 라인과 일대일 접속을 이룬다.The signal line driver IC 40 includes an R, G, B (Red, Green, Blue) signal, a shift start clock (SSC) signal, a latch pulse (LP), and a gamma (Gamma) generated from a driving circuit of the PCB substrate 10. ) Various input signals such as a signal, an analog ground signal, a digital ground signal, a 3.3V digital power supply, a 4.2V analog power supply, a common voltage Vcom, and a storage voltage Vst. At this time, the signal line driver input wiring 21 through which the input signal flows is connected to the FPC 20 and the signal line driver IC 40. In addition, the output line 42 of the signal line driver IC 40 makes one-to-one connection with each line of the signal line 44.
상기 주사선구동IC(30)는 주사선구동입력배선(21)을 통해 FPC(20)로부터 PCB기판(10)의 구동회로의 주사입력신호를 입력받아 액정표시장치의 구동에 필요한 주사전압을 생성하여 출력단자로 출력한다. 이때, 주사선구동IC(30)의 출력단자는 주사선출력배선(32)을 통해 주사선(23)의 각 라인과 일대일 접속을 이룬다.The scan line driver IC 30 receives the scan input signal of the drive circuit of the PCB substrate 10 from the FPC 20 through the scan line drive input wiring 21 to generate and output a scan voltage for driving the liquid crystal display device. Output to the terminal. At this time, the output terminal of the scan line driver IC 30 makes one-to-one connection with each line of the scan line 23 through the scan line output wiring 32.
상기 데이터전송케이블(12)은 상기 PCB 기판의 구동회로에서 생성된 신호를 상기 FPC(20)의 신호선구동입력배선에 인가하기 위해 PCB 기판과 FPC를 연결하도록 설치된다. 즉, 상기 PCB 기판의 구동회로에서 생성된 신호는 데이터전송케이블을 거쳐 FPC의 신호선구동입력배선으로 인가된다.The data transmission cable 12 is installed to connect the PCB and the FPC in order to apply the signal generated in the driving circuit of the PCB to the signal line drive input wiring of the FPC 20. That is, the signal generated by the driving circuit of the PCB board is applied to the signal line driving input wiring of the FPC via the data transmission cable.
그러나, 도 1에 나타낸 액정표시장치는 FPC(20)의 단가가 비싸므로, 제조원가가 높다. 그래서, 상기 FPC의 사용량을 줄이기 위하여 도2에 도시한 바와 같이 신호선구동IC(40)와 주사선구동IC(30)의 입력배선이 하판에 직접 형성된 구조를 가진 액정표시장치도 개발되었다. 즉, 도2에 도시된 액정표시장치는 PCB기판(10), 전송선이 형성된 FPC(20), 상판(1), 그리고 하판(2)으로 구성된다. 상기 하판은 하판에 직접 실장된 주사선구동IC의 입력배선(71), 하판에 직접 실장된 신호선구동IC의 입력배선(70), 및 공통전압배선(도면미도시, 상기 70의 일부)과, 주사선 구동IC(30), 신호선 구동IC(40), 주사선(33), 그리고 신호선(44)으로 구성된다. 상기 상판에는 공통전극이 형성되어 있고, 상기 공통전극(50)은 은접점(51)을 통해 하판의 공통전압배선(52)에 연결된다. 도 2a는 상판과 하판이 적층된 평면도이고, 도 2b는 상판과 하판이 적층된 단면도이다. 도 2b에 나타낸 것과 같이 상판의 공통전극은 하판의 공통전압배선에 연결되어 있다.However, the liquid crystal display device shown in Fig. 1 has a high manufacturing cost because the unit price of the FPC 20 is high. Therefore, in order to reduce the usage of the FPC, as shown in FIG. 2, an LCD having a structure in which input wirings of the signal line driver IC 40 and the scan line driver IC 30 are directly formed on the lower plate has also been developed. That is, the liquid crystal display shown in FIG. 2 includes a PCB substrate 10, an FPC 20 having a transmission line, an upper plate 1, and a lower plate 2. As shown in FIG. The lower plate includes an input wiring 71 of a scan line driver IC mounted directly on the lower plate, an input wiring 70 of a signal line driver IC mounted directly on the lower plate, and a common voltage wiring (not shown in the drawings). The driver IC 30 includes a signal line driver IC 40, a scan line 33, and a signal line 44. The common electrode is formed on the upper plate, and the common electrode 50 is connected to the common voltage wiring 52 of the lower plate through the silver contact point 51. 2A is a plan view of the upper and lower plates stacked, and FIG. 2B is a cross-sectional view of the upper and lower plates stacked. As shown in FIG. 2B, the common electrode of the upper plate is connected to the common voltage wiring of the lower plate.
도2에 나타낸 종래의 액정표시장치는 PCB기판(10)의 구동회로에서 액정표시장치의 구동에 필요한 각종 입력신호가 생성되고, 상기 입력신호는 FPC(20)의 전송선으로 입력되는 구조를 지닌다. 상기 FPC(20)의 각 전송선은 하판에 직접 실장된 주사선구동IC의 입력배선(71)과, 하판에 직접 실장된 신호선 구동IC의 입력배선(70)에 일대일 접속을 이룬다.The conventional liquid crystal display shown in FIG. 2 has a structure in which various input signals necessary for driving the liquid crystal display in the driving circuit of the PCB substrate 10 are generated, and the input signals are input to the transmission line of the FPC 20. Each transmission line of the FPC 20 makes one-to-one connection to the input wiring 71 of the scan line driver IC mounted directly on the bottom plate and the input wiring 70 of the signal line driver IC mounted directly on the bottom plate.
상기 입력배선(70,71)에 인가된 각 입력신호들은 주사선 구동IC(30)와 신호선 구동IC(40)의 입력으로 작용하고, 상기 구동IC(30, 40)의 출력신호는 각 주사선(23)과 신호선(44)에 인가된다. 그리고, 상기 출력신호가 인가된 상기 주사선(23)과 신호선(44)의 신호에 따라 액정표시장치가 구동된다.Each input signal applied to the input wirings 70 and 71 serves as an input of the scan line driver IC 30 and the signal line driver IC 40, and the output signals of the drive ICs 30 and 40 are each scan line 23. ) And the signal line 44. The liquid crystal display is driven according to the signals of the scan line 23 and the signal line 44 to which the output signal is applied.
도2에 도시된 종래의 액정표시장치는, 하판(2)에 적어도 약 30개 이상의 많은 신호선구동IC의 입력배선(70)과 상기 입력배선(70)으로부터 데이터를 각 구동IC로 인가하기 위한 많은 인출선(41)이 존재한다. 그러므로, 입력배선(70)과 인출선(41)사이에는 많은 교차부가 존재하게 된다. 상기 교차부는 절연막이 존재하고 있고, 상기 절연막에 의해 교차부의 입력배선과 인출선이 구분된다. 따라서 상기 교차부는 커패시터를 이루게되므로, 각 교차부에서는 기생용량(capacitance)이 발생하게 된다. 상기 기생용량에 의해 입력배선과 인출선에 흐르는 신호가 지연된다. 이러한 신호의 지연현상으로 인해 각 구동IC로 왜곡된 신호가 입력되고, 그 구동IC의 출력이 왜곡된다. 이 왜곡된 출력신호는 액정표시장치의 화질을 저하시킨다. 또, 도3에 나타낸 것과 같이 입력배선에서 입력신호가 인가되는 시작점부터 상기 입력신호를 인가받는 마지막점까지의 거리가 멀어 상기 입력배선의 저항으로 인한 신호지연이 더욱 심화된다.The conventional liquid crystal display shown in Fig. 2 has a number of input wirings 70 of at least about 30 or more signal line driver ICs on the lower plate 2 and a plurality of input lines for applying data from the input wires 70 to each driver IC. There is a leader line 41. Therefore, there are many intersections between the input wiring 70 and the lead wire 41. An insulating film is present in the cross section, and the input wiring line and the lead line of the cross section are divided by the insulating film. Therefore, since the intersection forms a capacitor, parasitic capacitance is generated at each intersection. The parasitic capacitance delays the signal flowing through the input wiring and the lead wire. Due to the delay of the signal, a distorted signal is input to each driving IC, and the output of the driving IC is distorted. This distorted output signal degrades the image quality of the liquid crystal display. In addition, as shown in FIG. 3, the distance from the starting point to which the input signal is applied to the last point to which the input signal is applied in the input wiring is farther, resulting in further signal delay due to the resistance of the input wiring.
따라서, 상기와 같이 입력배선과 인출선 사이의 교차부를 줄이고, 입력배선의 시작점과 마지막점까지의 거리를 줄여 신호지연을 최소로 한 액정패널이 필요한 것이다.Accordingly, a liquid crystal panel having a minimum signal delay is required by reducing the intersection between the input wiring and the lead wire as described above, and reducing the distance between the starting and ending points of the input wiring.
도1은 일반적인 COG방식의 액정표시장치를 나타내는 개략도이다.1 is a schematic view showing a liquid crystal display device of a general COG method.
도2는 입력배선이 하판에 형성된 COG방식의 액정표시장치를 나타낸 것이다.2 shows a COG type liquid crystal display device in which input wiring is formed on a lower plate.
도3은 상기 도2에 나타낸 액정표시장치의 입력배선의 길이를 도시한 것이다.FIG. 3 shows the length of input wiring of the liquid crystal display shown in FIG.
도4는 본 발명의 실시예에 따른 액정표시장치의 기생용량 제거를 위한 FPC구조를 나타내는 개략도이다.4 is a schematic diagram illustrating an FPC structure for removing parasitic capacitance of a liquid crystal display according to an exemplary embodiment of the present invention.
도5는 본 발명의 신호선구동IC의 입력전극을 나타낸 것이다.5 shows an input electrode of the signal line driver IC of the present invention.
도6은 본 발명의 신호선구동IC의 또 다른 구조를 나타낸 것이다.Figure 6 shows another structure of the signal line driver IC of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
1 : 상판2 : 하판1: top plate 2: bottom plate
10 : PCB 기판(구동회로)12 : 데이터전송선10: PCB board (driving circuit) 12: data transmission line
20 : FPC(Flexible Printed Circuit)21 : 입력배선20: FPC (Flexible Printed Circuit) 21: Input Wiring
23 : 주사선30 : 주사선구동IC23: scanning line 30: scanning line driving IC
32 : 주사선출력배선40 : 신호선구동IC32: scan line output wiring 40: signal line driver IC
41 : 인출선42 : 신호선출력배선41: lead wire 42: signal line output wiring
44 : 신호선44: signal line
50 : 공통전극51 : 은접점(Ag dot)50: common electrode 51: silver contact (Ag dot)
52 : 공통전압배선52: common voltage wiring
70 : 하판에 직접 실장된 신호선구동 IC의 입력배선70: Input wiring of the signal line driver IC mounted directly on the bottom plate
71 : 하판에 직접 실장된 주사선구동IC의 입력배선71: Input wiring of the scanning line driver IC mounted directly on the bottom plate
100 : 상판200 : 하판100: top plate 200: bottom plate
220 : 범프300 : FPC220: bump 300: FPC
400 : 신호선구동IC410 : 인출선400: Signal line drive IC410: Lead wire
500 : 제1신호선구동IC600 : 제2신호선구동IC500: first signal line driver IC 600: second signal line driver IC
710 : 하판에 직접 실장된 신호선입력배선710: Signal line input wiring mounted directly on the bottom plate
1000 : 한 쌍의 입력전극이 형성된 신호선구동IC1000: Signal line driver IC with a pair of input electrodes
①, ②, ③ : 입력전극①, ②, ③: Input electrode
이러한 목적을 달성하기 위해 본 발명에 따른 액정표시장치는, COG 방식의 액정표시장치에 있어서; 하판에 직접 실장되며, 액정표시장치의 구동에 필요한 각 데이터를 이송하기 위한 수단인 입력배선(710); 상기 각 입력배선의 중간 부분에 위치하여 형성된 범프(220); 상기 각 범프와 일대일로 접속되는 배선이 포함된 FPC(300); 그리고 하판에 배치되어 상기 입력배선에 일대일 대응되는 입력전극(①, ②, ③)이 포함된 제1신호선구동IC(500)와; 상기 제1신호선구동IC의 입력전극의 배치와 서로 대칭적으로 입력전극이 구성된 제2신호선구동IC(600)를 포함하여 구성되어 있다. 이 때, 상기 FPC 배선은 하판에 직접 배치된 입력배선의 중간부분에 위치함으로써 입력신호가 인가되는 시작점부터 입력신호를 인가받는 마지막점까지의 거리를 줄인다. 그래서, 상기 FPC와 신호선구동IC를 사이의 입력배선의 저항을 최소화하여 신호의 지연현상이 줄어든다.In order to achieve the above object, the liquid crystal display device according to the present invention comprises a COG type liquid crystal display device; An input wiring 710 mounted directly on the lower plate and serving as a means for transferring each data required for driving the liquid crystal display; A bump 220 formed on a middle portion of each input wire; An FPC 300 including wires connected one-to-one with each bump; A first signal line driver IC 500 disposed on a lower plate and including input electrodes 1, 2, and 3 corresponding to the input wiring one-to-one; The second signal line driver IC 600 includes an input electrode arranged symmetrically with respect to an arrangement of the input electrodes of the first signal line driver IC. At this time, the FPC wiring is located in the middle of the input wiring disposed directly on the lower plate, thereby reducing the distance from the start point to which the input signal is applied to the last point to which the input signal is applied. Thus, the delay of the signal is reduced by minimizing the resistance of the input wiring between the FPC and the signal line driver IC.
[실시예 1]Example 1
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 도4에 본 발명의 실시예에 따른 액정표시장치의 기생용량 제거를 위한 FPC 구조를 나타내는 개략도가 도시된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 4 is a schematic diagram showing an FPC structure for removing parasitic capacitance of a liquid crystal display according to an exemplary embodiment of the present invention.
본 발명의 액정표시장치는, 하판의 가장자리에 형성된 입력배선(710);과, 상기 입력배선의 중간 부분에 형성된 범프(220);. 및 상기 범프에 연결된 전송선이 형성된 FPC(300);. 상기 입력배선의 한쪽 끝단에 직접 연결된 제1신호선구동IC(500);와, 상기 제1신호선구동IC가 연결된 입력배선의 반대쪽 끝단에 직접 연결되고 상기 제1신호선구동IC에 비해 대칭적인 입력전극을 포함하고 있는 제2신호선구동IC(600); 및, 상기 입력배선에서 분기된 인출선에 의해 연결된 제3신호선구동IC(700)로 구성되어 있다.The liquid crystal display of the present invention includes: an input wiring 710 formed at an edge of the lower plate, and a bump 220 formed at an intermediate portion of the input wiring. And an FPC 300 having a transmission line connected to the bump. A first signal line driver IC 500 directly connected to one end of the input line; and an input electrode connected directly to the opposite end of the input line to which the first signal line driver IC is connected and symmetrical with respect to the first signal line driver IC. A second signal line driver IC 600 which includes; And a third signal line driver IC 700 connected by a lead line branched from the input line.
상기 입력배선(710)은 하판(200)에 직접 실장되어 있고, 양끝단은 각각 제1신호선구동IC와 제2신호선구동IC의 입력전극(①, ②, ③)에 연결되어 있다. 그리고, 상기 입력배선의 중간부분은 각각 범프(220)가 형성되어 있다. 이 때 상기 범프(220)는 입력배선(710)의 대각선 방향으로 형성된다. 그 이유는 입력배선의 대각선 방향으로 형성된 범프가 FPC에 형성된 전송선에 쉽고 효율적으로 연결되기 때문이다. 상기 FPC(300)의 전송선은 상기 입력배선(710)의 중간부분에 형성된 각 범프(220)와 일대일로 접속되어, 외부의 구동회로에서 전송되는 입력신호를 상기 입력배선에 인가한다.The input wiring 710 is directly mounted on the lower plate 200, and both ends thereof are connected to input electrodes ①, ②, and ③ of the first signal line driver IC and the second signal line driver IC, respectively. In addition, bumps 220 are formed at middle portions of the input wires, respectively. At this time, the bump 220 is formed in the diagonal direction of the input wiring 710. This is because the bumps formed in the diagonal direction of the input wiring are easily and efficiently connected to the transmission lines formed on the FPC. The transmission line of the FPC 300 is connected one-to-one with each bump 220 formed in the middle portion of the input line 710 to apply an input signal transmitted from an external driving circuit to the input line.
그리고, 상기 제1신호선구동IC와 제2신호선구동IC는 상기 입력배선의 양끝단에 직접 연결되어 있다. 이 때, 상기 제1신호선구동IC(500)와 제2신호선구동IC(600)의 입력전극은 도 5에 나타낸 것과 같이 서로 대칭적으로 배치되어 있다. 그 이유는 인출선이 겹치지 않도록 상기 입력배선의 양끝단에 상기 제1신호선구동IC와 제2신호선구동IC을 연결하기 위해서이다. 또, 상기 제3신호선구동IC(700)는 인출선(410)을 통하여 상기 입력배선에 연결되어 있다.The first signal line driver IC and the second signal line driver IC are directly connected to both ends of the input line. At this time, the input electrodes of the first signal line driver IC 500 and the second signal line driver IC 600 are symmetrically arranged as shown in FIG. 5. The reason is to connect the first signal line driver IC and the second signal line driver IC to both ends of the input wiring so that the lead line does not overlap. In addition, the third signal line driver IC 700 is connected to the input line through the lead line 410.
상기 제3신호선구동IC의 입력전극은 상기 제1신호선구동IC 또는, 제2신호선구동IC 중 어느 하나와 동일하다. 즉, 상기 제3신호선구동IC는 상기 제1신호선구동IC 또는, 제2신호선구동IC 중 하나와 동일한 구조를 갖고 있다. 이 때, 상기 범프와 제1신호선구동IC의 입력전극 사이의 입력배선에서 분기된 인출선에 제1신호선구동IC를 연결하고, 상기 범프와 제2신호선구동IC의 입력전극 사이의 입력배선에서 분기된 인출선에 제2신호선구동IC를 연결할 수 있다. 다시 말해 본 실시예는 상기 범프를 중심으로 하여 한쪽 입력배선에는 복수개의 제1신호선구동IC를 연결하고, 다른쪽 입력배선에는 복수개의 제2신호선구동IC를 연결하여 구성된다.The input electrode of the third signal line driver IC is the same as either the first signal line driver IC or the second signal line driver IC. That is, the third signal line driver IC has the same structure as either the first signal line driver IC or the second signal line driver IC. At this time, the first signal line driver IC is connected to the lead line branched from the input wire between the bump and the input electrode of the first signal line driver IC, and branched from the input wire between the bump and the input electrode of the second signal line driver IC. The second signal line driver IC may be connected to the lead wire. In other words, the embodiment is configured by connecting a plurality of first signal line driver ICs to one input line and connecting a plurality of second signal line driver ICs to the other input line.
또는, 본 실시예를 변형하여 상기 입력배선의 양끝단에 연결된 제1신호선구동IC와 제2신호선구동IC의 구조만 대칭적으로 구성하고, 상기 입력배선에서 분기된 인출선에는 상기 제1신호선구동IC 또는, 제2신호선구동IC 중 아무거나 연결하여 구성될 수도 있다.Alternatively, the present embodiment may be modified to symmetrically configure only the structures of the first signal line driver IC and the second signal line driver IC connected to both ends of the input wiring, and the first signal line driving may be performed on the lead wire branched from the input wiring. It may be configured by connecting any of the IC or the second signal line driver IC.
[실시예 2]Example 2
실시예1은 입력전극이 서로 대칭인 제1신호선구동IC와 제2신호선구동IC를 사용함으로써 입력배선의 양끝단에 인출선을 형성하지 않고 상기 입력배선과 신호선구동IC를 연결했었다. 그러므로, 상기 실시예 1은 구조가 서로 다른 두가지의 신호선구동IC를 사용해야 한다.In the first embodiment, the input line and the signal line driver IC were connected to each other without forming lead wires at both ends of the input line by using the first signal line driver IC and the second signal line driver IC having symmetrical input electrodes. Therefore, in Embodiment 1, two signal line driver ICs having different structures must be used.
본 실시예2는 도6에 나타낸 것과 같이 동일한 신호를 인가받는 한쌍의 입력전극이 대칭적으로 형성된 신호선구동IC(1000)를 사용한다. 상기 도6의 신호선구동IC를 사용하여 제조된 입력배선(710)의 구조는 도 7에 나타낸 것과 같다.As shown in Fig. 6, the second embodiment uses a signal line driver IC 1000 in which a pair of input electrodes receiving the same signal are symmetrically formed. The structure of the input wiring 710 manufactured using the signal line driver IC of FIG. 6 is the same as that shown in FIG.
본 실시예2의 액정표시장치는, 하판의 가장자리에 형성된 입력배선(710);과, 상기 입력배선의 중간 부분에 형성된 범프(220);, 및 상기 범프에 연결된 전송선이 형성된 FPC(300);, 상기 입력배선의 한쪽 끝단에 제1입력전극이 연결된 신호선구동IC;와, 상기 제1입력전극이 연결된 입력배선의 반대쪽 끝단에 제2입력전극이 연결된 신호선구동IC 및, 상기 입력배선에서 분기된 인출선에 의해 상기 제1입력전극 또는, 제2입력전극 중, 어느 하나에 연결된 신호선구동IC로 구성되어 있다.The liquid crystal display of Embodiment 2 includes: an input wiring 710 formed at an edge of the lower plate, a bump 220 formed at an intermediate portion of the input wiring, and an FPC 300 having a transmission line connected to the bump; A signal line driver IC connected to a first input electrode at one end of the input line; a signal line driver IC connected to a second input electrode at an opposite end of the input line to which the first input electrode is connected; The lead line comprises a signal line driver IC connected to either the first input electrode or the second input electrode.
이상에서 설명한 본 발명의 실시예에 따른 액정표시장치 하판의 배선구조에 의하면, FPC(300)가 입력배선(710)의 중간부분에 위치함으로 인해 상기 FPC(300)와 상기 입력배선에 연결된 신호선구동IC(500,600) 사이의 거리가 종래보다 줄어든다. 즉, 본 발명은 입력신호가 인가되는 시작점부터 입력신호를 인가받는 마지막점까지의 거리가 종래보다 절반으로 줄어든다. 따라서, 상기 FPC와 신호선구동IC들 사이의 길이에 의한 입력배선의 저항을 최소화하여 신호의 지연현상이 줄어든다.According to the wiring structure of the lower panel of the liquid crystal display according to the embodiment of the present invention described above, the signal line driving connected to the FPC 300 and the input wiring because the FPC 300 is located in the middle of the input wiring 710. The distance between the ICs 500, 600 is reduced than before. That is, in the present invention, the distance from the start point to which the input signal is applied to the end point to which the input signal is applied is reduced by half compared to the conventional art. Therefore, the delay of the signal is reduced by minimizing the resistance of the input wiring due to the length between the FPC and the signal line driver ICs.
그리고, 본 발명은 입력배선의 양끝단이 신호선구동IC에 직접 연결되므로, 입력배선(710)과 인출선(410)간의 교차부가 줄어든다. 이것은 상기 교차부에서의 기생용량 발생을 방지하여 입력배선에 흐르는 신호의 지연현상과 왜곡발생을 저하시킨다.In the present invention, since both ends of the input wiring are directly connected to the signal line driver IC, the intersection between the input wiring 710 and the lead wire 410 is reduced. This prevents the generation of parasitic capacitance at the intersection, thereby reducing the delay and distortion of the signal flowing through the input wiring.
그러므로, 본 발명은 신호선구동IC(500,600)로 입력되는 신호의 지연현상과 왜곡발생을 줄여 액정표시장치의 화질이 종래보다 개선된다는 효과가 있다.Therefore, the present invention has the effect of improving the image quality of the liquid crystal display device by reducing delay and distortion of signals input to the signal line driver ICs 500 and 600.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046015A KR100294823B1 (en) | 1997-09-05 | 1997-09-05 | Line structure of bottom glass substrate of liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046015A KR100294823B1 (en) | 1997-09-05 | 1997-09-05 | Line structure of bottom glass substrate of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990024712A true KR19990024712A (en) | 1999-04-06 |
| KR100294823B1 KR100294823B1 (en) | 2001-09-17 |
Family
ID=37527614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970046015A KR100294823B1 (en) | 1997-09-05 | 1997-09-05 | Line structure of bottom glass substrate of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100294823B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687535B1 (en) * | 2000-05-10 | 2007-02-27 | 삼성전자주식회사 | Apparatus device for liquid crystal display |
| KR100848112B1 (en) * | 2002-03-06 | 2008-07-24 | 삼성전자주식회사 | A printed circuit board and a liquid crystal display apparatus using the board |
| KR20150066975A (en) * | 2013-12-09 | 2015-06-17 | 삼성디스플레이 주식회사 | Display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101192796B1 (en) | 2006-06-30 | 2012-10-18 | 엘지디스플레이 주식회사 | Display device and method for fabricating of the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475032A (en) * | 1990-07-17 | 1992-03-10 | Matsushita Electric Ind Co Ltd | Wiring method and package structure of liquid crystal panel using same |
| JPH06250200A (en) * | 1993-02-25 | 1994-09-09 | Kyocera Corp | Liquid crystal display device |
-
1997
- 1997-09-05 KR KR1019970046015A patent/KR100294823B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687535B1 (en) * | 2000-05-10 | 2007-02-27 | 삼성전자주식회사 | Apparatus device for liquid crystal display |
| KR100848112B1 (en) * | 2002-03-06 | 2008-07-24 | 삼성전자주식회사 | A printed circuit board and a liquid crystal display apparatus using the board |
| KR20150066975A (en) * | 2013-12-09 | 2015-06-17 | 삼성디스플레이 주식회사 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100294823B1 (en) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5565885A (en) | Liquid crystal display panel and liquid crystal display device | |
| EP1962270A1 (en) | Display device with polarity inversion driving | |
| KR100450982B1 (en) | method for fabricating liquid crystal display device | |
| KR100293982B1 (en) | LCD panel | |
| KR20030051922A (en) | Liquid crystal dispaly panel of line on glass type | |
| KR20030028109A (en) | liquid crystal device | |
| KR100392603B1 (en) | Driver Intergrated Circuit unit for Liquid Crystal Display Device | |
| KR100631301B1 (en) | Liquid crystal display | |
| JPS59210419A (en) | Liquid crystal display body device | |
| KR100294823B1 (en) | Line structure of bottom glass substrate of liquid crystal display device | |
| KR20040010283A (en) | Liquid crystal display device | |
| KR100990315B1 (en) | Liquid crystal display | |
| JPH09258249A (en) | Semiconductor integrated circuit | |
| US20030117563A1 (en) | Portable information terminal using liquid crystal display | |
| KR100254869B1 (en) | A structure of ground line for lcd and method of grounding the same | |
| JP3203841B2 (en) | Liquid crystal display device | |
| KR100238006B1 (en) | Lcd device | |
| KR101021747B1 (en) | Liquid crystal display | |
| KR100254872B1 (en) | A structure of data input line and data drive ic liquid crystal display | |
| KR100254871B1 (en) | Lcd panel and semiconductor with bump line | |
| JP3875806B2 (en) | Liquid crystal display | |
| KR100243812B1 (en) | Fpc structure of liquid crystal display device | |
| KR19980026755A (en) | Liquid crystal display module | |
| KR100495855B1 (en) | LCD Display | |
| JP2001134238A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 17 |
|
| EXPY | Expiration of term |