JPS62281716A - デイジタル制御装置におけるアナログ入力調整装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） この発明はディジタル制御装置におけるアナログ入力調
整装置に関するものでちる。

（従来の技術） 第４図は、例えば三菱電機技報５４巻１１号第６６頁〜
第７０頁に示された従来のディジタル制御装置における
アナログ入力調整装置であるディジタル保護リレーを例
として示す構成図であり、同図において、１０は電力系
統の故ｔＲを検出するためのＰＴ・ＣＴからの出力信号
（以下ＰＣＴ入力という）、１１は電力系統の電圧・電
流値が最大値となるときそれらの値が後述のＡＤ変換器
のフルスケールに適した値にレベル変換する入カドラン
ス、１２はＰＣＴ入力１０からリレー演算に不必要な高
調波等を除去するアナログフィルタ、１３は各入力チャ
ンネル間のゲインの差を補正するゲイン調整部で、アナ
ログフィルタ１２を通過した信号が入力される。１４は
複数のＰＣＴ入力１０を同一時刻にサンプリングし、Ａ
Ｄ変換が終了するまでホールドするサンプルホールド回
路、１５はサンプルホールドされた複数のＰＣＴ入力１
０を順次時間して出力するマルチプレクサ、１６はアナ
ログ信号をディジタルデータに変換するＡＤ変換器、１
７はＣＰＵで構成されたディジタル信号処理部で、これ
はマルチプレクサ１５に制御信号であるマルチプレクサ
アドレス（ＭＰＸＡＤ　）１８を出力すると共に、ディ
ジタルデータ化されたＰＣＴ入力１０によりリレー演算
を行い事故の検出をするとトリップ信号を出力する。

しかして、ゲイン調整部１３は第５図に示すようにオペ
アンプ１９の負帰還回路によって構成されたもので、Ｒ
１，Ｒｚ　、Ｒ３、Ｒ４は抵抗、ＶＲは可変抵抗である
。

次に動作について説明する。ＰＣＴ入力１０は入カドラ
ンス１１によ、９ＡＤ変換に適した値に変換され、アナ
ログフィルタ１２に入力される。ディジタル保護継電器
では種々の継電器特性から要求される総合的フィルタ特
性をディジタル処理と′アナログ処理との組合せにより
実現するようにしている。一般にアナログフィルタは折
返し周波数以上の高調波成分の除去を主目的としている
。よって、ディジタル保護継電器では、その特性上必要
な周波数帯域を考慮し、アナログフィルタ１２では折返
し周波数よ）高い周波数成分は完全に無視できる程度に
まで減衰させるようにしている。このようなアナログフ
ィルタ１２を通過したＰＣＴ入力１０をサンプルホール
ド回路１４でサンプリングし、ディジタル値に変換でき
るように処理している。この場合のサンプリング周波数
はサンプリング定理を踏え、かつＣＰＵの演算処理能力
およびリレー演算アルゴリズムでのデータ処理の簡便さ
から通常系統周波数の電気角３００、すなわち６００Ｈ
２（５０Ｒ２系）　、　７２０Ｈ２（６０Ｈｚ系）Ｋ選
ばれ−（いる。サンプルホールド回路１４はリレー演算
アルゴリズム上から同時刻のサンプルデータが必要なた
め全入力チャンネルにサンプルホールド回路１４が設け
られており、時々刻々変化する入力信号をＡＤ変換が終
了するまで保持するものである。

サンプルホールドされた信号はマルチプレクサ１５によ
）；順次ＡＤ変換器１６に時分割されて入力され、ディ
ジタルデータに変換されてディジタル信号処理部１７で
リレー演算を行い、この演算において事故を検出すると
トリップ信号を出力する。

しかして、リレー演算アルゴリズムにおいて、例えば、
各相の電圧または１流値を入力信号とした場合、各入力
チャンネルのゲインは同じである必要がある。すなわち
各相の電圧または電流値の総和が零にて正常と判定する
リレー演算アルゴリズムは各入力チャンネル毎にゲイン
が異っていると使用できない。したがって、第５図に示
すゲイン調整部１３において各入力チャンネル間のゲイ
ンの差を補正している。すなわち、ゲイン調整部１３は
オペアンプ１９の負帰還回路によって構成され、入力Ｖ
ｉに対する出力Ｖｏは次式により表わされる。

このことより（１）式においてｖＲを変化させることに
よりゲイン調整が可能となり、各入力チャンネル間のゲ
インの差異をなくすことができる。

（発明が解決しようとする問題点） 従来のディジタル制御装置におけるアナログ入力調整装
置は以上のように構成されているので、ゲインの調整に
あたっては各入力チャンネル毎に設けたゲイン調整部１
３の抵抗ｖＲを可変させなければならず、調整に時間が
掛シ、また部品点数が増加するために、コストの増加お
よび信頼性の低下を招き、さらに大きなスペースを占有
すると共に、可変抵抗ｖＢを用いることによって故障が
発生するという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、調整時間の大幅な短縮化と部品点数の削減に
伴う高信頼性化、低コスト化およびプリント基板への実
装の容易化とが図れ、かつ省スペース化を実現できるよ
うにしたデイジタル制御装置におけるアナログ入力調整
装置を得ることを目的とする。

（問題点を解決するための手段） この発明に係るディジタル制御装置におけるアナログ入
力調整装置は各入力チャンネル毎にアナログフィルタと
サンプルホールド回路との間に設けたゲイン調整部に代
えてマルチプレクサとＡＤ変換部との間に各入力チャン
ネル毎のゲインの差異を一括して調整するゲインコント
ロール部を設けたものである。

（作　用） この発明におけるディジタル制御装置のアナログ入力調
整装置は電力系統からの電圧・電流情報より所要の演算
に不必要な高調波成分を除去し、この出力をサンプルホ
ールドし、複数のサンプルホールド出力をマルチプレク
サにおいて時分割して順次出力し、上記マルチプレクサ
の時分割制御タイミングに同期してゲインコントロール
部で利得を設定し、このゲインコントロール部よりの出
力をディジタルデータに変換する。

（実施例） 以下、この発明の一実施例を図について説明する。第１
図はディジタル保護継電器のアナログ入力調整装置を実
施例に示す構成図、第２図は第１図のゲインコントロー
ル部を示す回路図である。

同図において、１０は電力系統の電圧・電流情報である
ＰＣＴ入力、１１は電力系統の電圧・電流値が最大値と
なるとき、それらの値が後述のＡＤ変換器１６のフルス
ケールに適した値にレベル変換する入カドランス、１２
は抵抗、コンデンサ、オペアンプ等より構成されたアナ
ログフィルタで、これはＰＣＴ入力１０からリレー演算
に不必要な折返し周波数以上の高調波等を除去している
。１４は複数のＰＣＴ入力１０を同一時刻にサンプリン
グし、ＡＤ変換が終了するまでホールドするサンプルホ
ールド回路で、このサンプルホールド回路１４はリレー
演算アルゴリズム上から同時刻のサンプルデータが必要
ななめ、全入力チャンネルに設けられてお）、時々刻々
変化するＰＣＴ入力１０をＡＤ変換が終了するまで保持
するものである。そして、サンプルホールド回路１４の
周波数はサンプリング定理を踏まえ、ＣＰＵの演算処理
能力およびリレー演算アルゴリズムでのデータ処理の簡
便さを考慮して通常系統周波数の電気角３０ｏ１すなわ
ち５０Ｈ２系では６００ＨｚＫ、　６０Ｈ２系では７２
０Ｈ２に選定する。１５はサンプルホールドされた複数
のＰＣＴ入力を順次時分割して出力するマルチプレクサ
、２０は上記アナログフィルタ１２を構成している部品
のばらつきにより複数の入力チャンネル間のゲインの差
を補正するゲインコントロール部、１６はアナログ信号
をディジタルデータに変換するＡＤ変換器、１７はＣＰ
Ｕによ）構成されたディジタル信号処理部で、これは上
記マルチプレクサ１５およびゲインコントロール部２０
の切換信号であるマルチプレクサアドレス（ＭＰＸＡＤ
　）１８とサンプルホールド回路１４に対してサンプル
信号２１とを出力し、かつディジタルデータ化されたＰ
ＣＴ入力１０によ）、リレー演算を行い事故の検出によ
りトリップ信号を出力する働きをなす。

しかして、上記ゲインコントロール部２０は第２図に示
すようにオペアンプ２２と、抵抗２３を切換えるマルチ
プレクサ２４と、抵抗２５を切換えるマルチプレクサ２
６と、マルチプレクサ２４゜２６を切換える信号（以下
ＧＣＭＰＸＡＤＲという）２７をマルチプレクサアドレ
ス１８から生成するＥＰＲＯＭ２８とより構成される。

また、上記ゲインコントロール部２０は第３図に示すオ
ペアンプの正帰還回路を応用したもので、オペアンプの
出力電圧Ｖｏは次式により表、わされる。

次に動作について説明する。

ＰＣＴ入力１０は入カドランス１１によりＡＤ変換に適
した値に変換されてアナログフィルタ１２に入力される
。アナログフィルタ１２は折返し周波数以上の高調波成
分を除去し、アナログフィルタ１２を通過した後の信号
をサンプルホールド回路１４でサンプリングし、ディジ
タル値に変換できるように処理する。サンプルホールド
回路１・１でサンプルホールドされた信号は、マルチプ
レクサ１５により順次ゲインコントロール部２０に時分
割されて入力される。ゲインコントロール部２０におい
て、オペアンプ２２のゲインは抵抗２３と抵抗２５との
組合せにより決まり、ゲインは（２）式により求められ
る。ゲインコントロール部２０ではマルチプレクサアド
レス１８によυ選択された入力信号がオペアンプ２２に
入力される。ここで、ＥＰＲＯＭ２８には各マルチプレ
クサアドレス１８毎に初期の試験時により標準のゲイン
との差異を補正するためのゲインをオペアンプ２２にて
得るような抵抗２３と抵抗２５との組合せが格納されて
おシ、マルチプレクサアドレス１８をＥＰＲＯＭ２８に
入力すると、抵抗２３と抵抗２５との１組合せを示すＧ
ＣＭＲＸＡＤＲ２７を出力し、入力信号のゲインの差異
を補正する。この場合の、各入力チャンネルの補正量は
、例えば次のような方法によりメモリに格納される。す
なわち、初期の試験状態でゲインコントロール部２０の
ゲインをｌＩＩ′に固定し、入力チャンネルすべてに基
準となる信号レベルを入力し、各入力チャンネル毎にＡ
Ｄ変換してディジタル信号処理部１７に入力する。そし
て、ディジタル信号処理部１７では基準となる信号レベ
ルを入力したときに出力されてくるＡＤデータの標準値
を持っているので、この標準値と各入力チャンネル毎に
ＡＤ変換されたデータを比較し、補正すべきゲインコン
トロール部２０のゲインを求め、このゲインを実現する
ための抵抗２３゜抵抗２５の組合せを実現するようなデ
ータをＥＰＲＯＭ２８に格納する。

しかして、ゲインコントロール部２０によってゲイン調
整された信号はＡＤ変換器１６によりデイジタルデータ
に変換され、ディジタル信号処理部１７により　ｌ）レ
ー演算を行い、この演算において事故を検出すると、ト
リップ信号を出力する。

なお、上記実施例ではゲインコントロール部をディジタ
ル保護継電装置のアナログ入力部に用いた場合について
説明したが、他の装置のアナログ信号のゲインコントロ
ールに使用しても上記実施例と同様の効果を奏する。

以上のようにこの発明によれば、ディジタル制御装置に
おけるアナログ人力調整装置を電力系統からの電圧・電
流情報より所要の演算に不必要な高調波等を除去するフ
ィルタと、このフィルタ出力をサンプルホールドするサ
ンプルホールド回路と、複数のサンプルホールド出力を
時分割して順次出力するマルチプレクサと、このマルチ
プレクサの時分割制御タイミングに同期して利得を設定
するゲインコントロール回路と、このゲインコントロー
ル回路よりの出力をディジタルデータに変換するＡＤ変
換器とにより構成したので、各入力チャンネル毎のゲイ
ンの差異が一括して調整できることとなυ、省スペース
、低コスト化、試験調整時間の短縮化が図れ、しかも機
械的接点を用いずにゲインコントロール部を構成でき、
よって信頼性の向上も図れるという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタル制御装置
におけるアナログ入力調整装置を示す構成図、第２図は
第１図のゲインコントロールＷＶｅ示す回路図、第３図
はオペアンプの正帰還回路の基本回路図、第４図は従来
のディジタル制御装置におけるアナログ入力調整装置の
一例を示す構成図、第５図は第４図のゲイン調整部を示
す回路図である。 １２はアナログフィルタ、１４はサンプルホールド回路
、１５はマルチプレクサ、１６はＡＤ変換器、２０はゲ
インコントロール部。 なお、図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）電力系統からの電圧・電流情報より所要の演算に
   不必要な高調波等を除去する複数のフィルタと、このフ
   ィルタよりの出力をそれぞれサンプルホールドする各フ
   ィルタに対応して設けられたサンプルホールド回路と、
   複数の蒸気サンプルホールド回路よりの出力を時分割し
   て順次出力するマルチプレクサと、このマルチプレクサ
   の時分割制御タイミングに同期して利得を設定するゲイ
   ンコントロール回路と、このゲインコントロール回路よ
   りの出力をディジタルデータに変換するＡＤ変換器とを
   備えたディジタル制御装置におけるアナログ入力調整装
   置。
2. （２）上記ゲインコントロール回路には利得設定情報を
   格納するＥＰＲＯＭが設けられていることを特徴とする
   特許請求の範囲第１項記載のディジタル制御装置におけ
   るアナログ入力調整装置。