JPS62274947A - リタイミング回路 - Google Patents
リタイミング回路Info
- Publication number
- JPS62274947A JPS62274947A JP61118520A JP11852086A JPS62274947A JP S62274947 A JPS62274947 A JP S62274947A JP 61118520 A JP61118520 A JP 61118520A JP 11852086 A JP11852086 A JP 11852086A JP S62274947 A JPS62274947 A JP S62274947A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- retiming
- delay
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 1
- 238000004080 punching Methods 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 238000011084 recovery Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概要〕
リタイミング回路において、入力データが装置内部のク
ロックにより最適のタイミングでリタイミングされる様
に、クロック位相比較手段で入力データから抽出したデ
ータクロックと装置内部のクロックとの位相差に対応す
る制御電圧を取り出し、この電圧で遅延量可変部の遅延
量を自動的に調整して調整工数の削減を図ったものであ
る。
ロックにより最適のタイミングでリタイミングされる様
に、クロック位相比較手段で入力データから抽出したデ
ータクロックと装置内部のクロックとの位相差に対応す
る制御電圧を取り出し、この電圧で遅延量可変部の遅延
量を自動的に調整して調整工数の削減を図ったものであ
る。
本発明は、例えばデータ伝送装置で使用されるリタイミ
ング回路の改良に関するものである。
ング回路の改良に関するものである。
第３図はデータ伝送装置のブロック図を示す。
図において、親局ｌで使用するクロックはクロック供給
源３から供給されるが、子局２は親局から送られるデー
タからクロックを再生し、これを用いてデータを作成し
て親局に送出するので、親局１及び子局２で使用するク
ロックはクロック供給源３のクロックと同期している。
源３から供給されるが、子局２は親局から送られるデー
タからクロックを再生し、これを用いてデータを作成し
て親局に送出するので、親局１及び子局２で使用するク
ロックはクロック供給源３のクロックと同期している。
しかし、親局と子局間の距離、親局とクロック供給源と
の間の距離が異なるので、例えば親局においては自局で
使用するクロックと子局から送られたデータとの間に位
相差が生じ、この様な状態で子局から送られてきたデー
タを親局のクロックにてリタイミングすると誤動作を起
す可能性が高くなる。
の間の距離が異なるので、例えば親局においては自局で
使用するクロックと子局から送られたデータとの間に位
相差が生じ、この様な状態で子局から送られてきたデー
タを親局のクロックにてリタイミングすると誤動作を起
す可能性が高くなる。
そこで、この位相差を所定の値になる様に調整しなげれ
ばならないが、これが容易に行われることが必要である
。
ばならないが、これが容易に行われることが必要である
。
第４図は従来例のブロック図を示す。
図において、例えば伝送速度が約３０ Ｍ ｔｌ ｚの
入力データはタップ付き遅延素子４１を通って、例えば
フリップフロップで構成されたリタイミング部５に加え
られる。
入力データはタップ付き遅延素子４１を通って、例えば
フリップフロップで構成されたリタイミング部５に加え
られる。
一方、前記のクロック供給源より供給されたクロック（
以下、装置内部のクロックと云う）もリタイミング部５
に加えられるので、これの入力側のＡ点、Ｂ点を例えば
シンクロスコープの信号入力端子に接続して、入力デー
タが装置内部のクロックで正しく打ち抜かれる様に外部
より手動でセレクタ４２を制御してタップ付き遅延素子
４１の遅延量を所定の値に調整する。そこで、遅延量可
変部４を通った入力データはリタイミング部５で装置内
部のクロックで正しくタイミングが取り直されて出力さ
れる。
以下、装置内部のクロックと云う）もリタイミング部５
に加えられるので、これの入力側のＡ点、Ｂ点を例えば
シンクロスコープの信号入力端子に接続して、入力デー
タが装置内部のクロックで正しく打ち抜かれる様に外部
より手動でセレクタ４２を制御してタップ付き遅延素子
４１の遅延量を所定の値に調整する。そこで、遅延量可
変部４を通った入力データはリタイミング部５で装置内
部のクロックで正しくタイミングが取り直されて出力さ
れる。
親局と子局の距離が不定の場合、子局を移動する度に位
相調整が必要となる。又、無線データ伝送等で前述と同
様のリタイミング回路を有した無線機を用いた場合、無
線機の設置されている屋上。
相調整が必要となる。又、無線データ伝送等で前述と同
様のリタイミング回路を有した無線機を用いた場合、無
線機の設置されている屋上。
鉄塔で位相調整をする必要があり、この回路の調整工数
が多くなると云う問題点がある。
が多くなると云う問題点がある。
上記の問題点は第１図に示す様に、遅延量可変部４とリ
タイミング部５で構成されたリタイミング回路に、入力
データから抽出したデータクロックと装置内部のクロッ
クとの位相を比較して位相差に対応する制御電圧を発生
して該遅延量可変部４に加えるクロック位相比較手段６
を付加した本発明のリタイミング回路により解決される
。
タイミング部５で構成されたリタイミング回路に、入力
データから抽出したデータクロックと装置内部のクロッ
クとの位相を比較して位相差に対応する制御電圧を発生
して該遅延量可変部４に加えるクロック位相比較手段６
を付加した本発明のリタイミング回路により解決される
。
本発明はクロック位相比較手段６で入力データから抽出
したデータクロックと装置内部のクロックとの間の位相
を比較して得た制御電圧で、遅延量可変部４の遅延量を
所定の値に自動的に調整することにより、ここを通過す
る入力データを遅延させてリタイミング部５で装置内部
のクロックで正しく打ち抜かれる様にした。
したデータクロックと装置内部のクロックとの間の位相
を比較して得た制御電圧で、遅延量可変部４の遅延量を
所定の値に自動的に調整することにより、ここを通過す
る入力データを遅延させてリタイミング部５で装置内部
のクロックで正しく打ち抜かれる様にした。
即ち、遅延量可変部４の遅延量を自動的に調整される様
にしたので、この回路の調整工数が削減される。
にしたので、この回路の調整工数が削減される。
第２図は本発明の実施例のブロック図を示す。
ここで、ビットタイミングリカバリー６１．Ｎ分周器６
２３位相比較器６３．アナログ／ディジタル変換器６４
はクロック位相比較手段６の構成部分である。尚、全図
を通じて同一符号は同一対象物を示す。以下、第２図に
より本発明の実施例の動作を説明する。
２３位相比較器６３．アナログ／ディジタル変換器６４
はクロック位相比較手段６の構成部分である。尚、全図
を通じて同一符号は同一対象物を示す。以下、第２図に
より本発明の実施例の動作を説明する。
先ず、入力データは３例えば単同調回路で構成されたビ
ットタイミングリカバリー６１でクロックの周波数成分
が抽出され、これがＮ分周器６２でＮ分周されて装置内
部のクロックと同一周波数に変換されたデータクロック
が位相比較器６３に加えられる。
ットタイミングリカバリー６１でクロックの周波数成分
が抽出され、これがＮ分周器６２でＮ分周されて装置内
部のクロックと同一周波数に変換されたデータクロック
が位相比較器６３に加えられる。
ここには、装置内部のクロックも加えられているので位
相比較が行われて位相差に対応するアナログ電圧が得ら
れるが、この電圧はディジタル／アナログ変換器６４で
ディジタル量に変換された後に制御電圧として遅延量可
変部４に加えられ、リタイミング部５で装置内部のクロ
ックの立上りで入力データが正しく打ち抜かれる様な遅
延量に自動的に調整される。
相比較が行われて位相差に対応するアナログ電圧が得ら
れるが、この電圧はディジタル／アナログ変換器６４で
ディジタル量に変換された後に制御電圧として遅延量可
変部４に加えられ、リタイミング部５で装置内部のクロ
ックの立上りで入力データが正しく打ち抜かれる様な遅
延量に自動的に調整される。
そこで、入力データはこの遅延量可変部４で遅延された
後、リタイミング部５より正しいリタイミングデータが
取り出される。 即ち、遅延量可液部４の遅延量調整が
自動的に行われるので調整工数が削減される。
後、リタイミング部５より正しいリタイミングデータが
取り出される。 即ち、遅延量可液部４の遅延量調整が
自動的に行われるので調整工数が削減される。
以上詳細に説明した様に本発明によれば遅延量可変部の
遅延量が自動的に調整されるので、この回路の調整工数
が削減されると云う効果がある。
遅延量が自動的に調整されるので、この回路の調整工数
が削減されると云う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図はデータ
伝送装置のブロック図、第４図は従来例のブロック図を
示す。 図において、 ４は遅延量可変部、 ５はリタイミング部、 ６はクロック位相比較手段を示す。
伝送装置のブロック図、第４図は従来例のブロック図を
示す。 図において、 ４は遅延量可変部、 ５はリタイミング部、 ６はクロック位相比較手段を示す。
Claims (1)
- 【特許請求の範囲】 入力データを外部からの制御に対応して遅延させる遅延
量可変部（４）と、該遅延量可変部の出力を装置内部の
クロックで打ち抜いて該出力のタイミングを取り直すリ
タイミング部（５）とから構成されたリタイミング回路
において、 該入力データから抽出したデータクロックと該装置内部
のクロックとの位相を比較して位相差に対応する制御電
圧を発生して該遅延量可変部に加えるクロック位相比較
手段（６）を付加したことを特徴とするリタイミング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118520A JPS62274947A (ja) | 1986-05-23 | 1986-05-23 | リタイミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61118520A JPS62274947A (ja) | 1986-05-23 | 1986-05-23 | リタイミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274947A true JPS62274947A (ja) | 1987-11-28 |
Family
ID=14738652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61118520A Pending JPS62274947A (ja) | 1986-05-23 | 1986-05-23 | リタイミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293039A (ja) * | 1988-05-20 | 1989-11-27 | Nitsuko Corp | 同期方式 |
-
1986
- 1986-05-23 JP JP61118520A patent/JPS62274947A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293039A (ja) * | 1988-05-20 | 1989-11-27 | Nitsuko Corp | 同期方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727842B2 (en) | Bi-directional interface for device feedback | |
| CN101098220B (zh) | 一种基于数字锁相环的时钟同步方法及其系统 | |
| US9465404B2 (en) | Timing synchronization circuit for wireless communication apparatus | |
| GB2116759A (en) | Programmable multiple frequency ratio synchronous clock signal generator circuit and method | |
| US6118314A (en) | Circuit assembly and method of synchronizing plural circuits | |
| US20040107230A1 (en) | Random number generator | |
| US10593361B2 (en) | Method for transmitting and/or receiving audio signals | |
| CN100438361C (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
| US20050111572A1 (en) | Data transmission system and data transmission apparatus | |
| JPS62274947A (ja) | リタイミング回路 | |
| CN100401655C (zh) | 连续传输信号传输时刻的调整装置及方法 | |
| CN208986921U (zh) | 一种应用于多通道高速数模转换器的同步系统 | |
| US6316973B1 (en) | Transmission timing adjusting circuit and method | |
| CN109194334A (zh) | 一种应用于多通道高速数模转换器的同步系统 | |
| US4658161A (en) | Split phase loop | |
| JPH1098763A (ja) | パイロット信号の基地局間同期方法及び回路 | |
| JPH05336091A (ja) | バス通信システム | |
| EP0304450B1 (en) | Method and apparatus for obtaining high frequency resolution of a low frequency signal | |
| JPS6166433A (ja) | クロツク同期回路 | |
| US10659059B2 (en) | Multi-phase clock generation circuit | |
| JP3562145B2 (ja) | 送受信タイミング変更回路 | |
| KR960015849B1 (ko) | 기준시각 대 주파수의 위상조절 회로 및 방법 | |
| JPH01296734A (ja) | クロック、データ信号の位相同期回路 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JPH05211438A (ja) | ディジタルｐｌｌ装置 |