JPS62274924A - 集積注入論理出力回路 - Google Patents
集積注入論理出力回路Info
- Publication number
- JPS62274924A JPS62274924A JP62097674A JP9767487A JPS62274924A JP S62274924 A JPS62274924 A JP S62274924A JP 62097674 A JP62097674 A JP 62097674A JP 9767487 A JP9767487 A JP 9767487A JP S62274924 A JPS62274924 A JP S62274924A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 title claims description 29
- 239000007924 injection Substances 0.000 title claims description 29
- 239000004020 conductor Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01818—Interface arrangements for integrated injection logic (I2L)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
Ａ、産業上の利用分野
本発明は集積注入論理の出力回路に係る。
Ｂ、従来技術
集積注入論理（Ｉ”Ｌ）回路は、現在当分野で定着して
おり、技術文献に広く発表されている。
おり、技術文献に広く発表されている。
たとえば、ＩＥＥＥジャーナル・オブ・ソリッド・ステ
ー１〜・サーキツツ、Ｖｏｌ、 ＳＣ−７、Ｎｏ、 ５
．１９７２年１０月、ｐ、、３４．０およびｐ、３４６
にに所載の論文が注目される。Ｉ２Ｌのコンセプトは、
本質的に反転単一コレクタ・トランジスタまたは反転複
数コレクタ・トランジスタに基づいている。これらの１
−ランジスタは、それらのエミッタ・ベース接合付近（
１拡散距離程度）の直接少数キャリア注入によって給電
される。このバイポーラ論理は、スイッチング時間が非
常に短がい。
ー１〜・サーキツツ、Ｖｏｌ、 ＳＣ−７、Ｎｏ、 ５
．１９７２年１０月、ｐ、、３４．０およびｐ、３４６
にに所載の論文が注目される。Ｉ２Ｌのコンセプトは、
本質的に反転単一コレクタ・トランジスタまたは反転複
数コレクタ・トランジスタに基づいている。これらの１
−ランジスタは、それらのエミッタ・ベース接合付近（
１拡散距離程度）の直接少数キャリア注入によって給電
される。このバイポーラ論理は、スイッチング時間が非
常に短がい。
さらに、この考え方は、極めて高度に集積された大規模
論理回路に適している。
論理回路に適している。
第２Ａ図に、大規模集積（ＬＳＴ）回路構造の一部の概
略図を示しである。この構造は、それぞれ分離領域２に
接している工２Ｌセル］−のアレイを含んでいる。第２
Ｂ図は線Ａ、 −Ａに沿った断面図である。１つのセル
の等価回路が第３図に示しである。手短かにいうと、高
度にドープされたＮ＋型材料からなる層３がＬＳＩ構造
用の基板となる。
略図を示しである。この構造は、それぞれ分離領域２に
接している工２Ｌセル］−のアレイを含んでいる。第２
Ｂ図は線Ａ、 −Ａに沿った断面図である。１つのセル
の等価回路が第３図に示しである。手短かにいうと、高
度にドープされたＮ＋型材料からなる層３がＬＳＩ構造
用の基板となる。
各セル１は、Ｎ＋基板３上にエピタキシャル成長された
Ｎ−型材料のＷｊＮｌに形成される。Ｐ型材料の領域Ｐ
１とＰ２が、層Ｎ１に拡散され、数個の、この場合４つ
のＮ＋型材料からなる領域Ｎ２゜１、Ｎ２．２、Ｎ２．
３、Ｎ２．４が、領域Ｐ２に拡散される。高度にドープ
されたＮ＋型材料がセルの本体を突き抜けて下にある基
板３に拡散され、各セルを効果的に分離するはしご状の
分能構造２が形成される。
Ｎ−型材料のＷｊＮｌに形成される。Ｐ型材料の領域Ｐ
１とＰ２が、層Ｎ１に拡散され、数個の、この場合４つ
のＮ＋型材料からなる領域Ｎ２゜１、Ｎ２．２、Ｎ２．
３、Ｎ２．４が、領域Ｐ２に拡散される。高度にドープ
されたＮ＋型材料がセルの本体を突き抜けて下にある基
板３に拡散され、各セルを効果的に分離するはしご状の
分能構造２が形成される。
このセル構造は、横方向半導体列ＰＬ／Ｎｕ／Ｐ２と、
それに結合された縦方向半導体列Ｎ２／Ｐ２／Ｎｌをも
たらす。二酸化ケイ素の保護層４がＬＳＩの表面をおお
い、また複数の穴を備えている。これらの穴を通して、
Ｐ型拡散領域Ｐ１、Ｐ２と４つのＮ型拡散領域２．土、
２．２．２゜３．２．４が接続できる。
それに結合された縦方向半導体列Ｎ２／Ｐ２／Ｎｌをも
たらす。二酸化ケイ素の保護層４がＬＳＩの表面をおお
い、また複数の穴を備えている。これらの穴を通して、
Ｐ型拡散領域Ｐ１、Ｐ２と４つのＮ型拡散領域２．土、
２．２．２゜３．２．４が接続できる。
４出力のゲートとして働く基本セルの等価回路が、第３
図に示しである。この構成では、横方向注入ＰＮＰ ト
ランジスタＴ１が、４コレクタの縦方向反転ＮＰＮ多重
トランジスタＴ２に注入電流■Ｊを供給する。ゲー１〜
への入力は、Ｐ２領域に接続された入力導線５を介して
印加され、多重トランジスタ１゛２の４つのコレクタ電
極のいずれか１つあるいはすべてから、それぞれ２．１
．２゜２．２．３および２．４領域に接続された出力導
線６．１．６．２．６．３および６．４を介して出力が
取り出される。
図に示しである。この構成では、横方向注入ＰＮＰ ト
ランジスタＴ１が、４コレクタの縦方向反転ＮＰＮ多重
トランジスタＴ２に注入電流■Ｊを供給する。ゲー１〜
への入力は、Ｐ２領域に接続された入力導線５を介して
印加され、多重トランジスタ１゛２の４つのコレクタ電
極のいずれか１つあるいはすべてから、それぞれ２．１
．２゜２．２．３および２．４領域に接続された出力導
線６．１．６．２．６．３および６．４を介して出力が
取り出される。
動作の際には、たとえば、先行のゲートの低レベル出力
（０，１ボルト）から、入力導線５で有効な短絡が生じ
ると、注入電流１．Ｔが注入トランジスタを介して大地
に流れる。したがって、多電極反転１〜ランジスタＴ２
はオフの状態を維持し、出力導線は（それらの導線が適
切な負荷に接続されているものと仮定して）高電圧（後
続ゲートへの人力として接続される場合７ボルト）に維
持される。たとえば、先行のゲートの高いレベル出力、
（０，７ボルト）から、入力端子で有効な開路が生じる
と、注入電流ＩＪは、注入トランジスタＴ１を介して反
転１〜ランジスタＴ２のベース領域に流れ、１〜ランジ
スタＴ２を導通させる。したがって、出力導線の電圧は
、低レベル（負荷が後続の同一ゲートによってもたらさ
れる場合０．１ボルト）に降下する。
（０，１ボルト）から、入力導線５で有効な短絡が生じ
ると、注入電流１．Ｔが注入トランジスタを介して大地
に流れる。したがって、多電極反転１〜ランジスタＴ２
はオフの状態を維持し、出力導線は（それらの導線が適
切な負荷に接続されているものと仮定して）高電圧（後
続ゲートへの人力として接続される場合７ボルト）に維
持される。たとえば、先行のゲートの高いレベル出力、
（０，７ボルト）から、入力端子で有効な開路が生じる
と、注入電流ＩＪは、注入トランジスタＴ１を介して反
転１〜ランジスタＴ２のベース領域に流れ、１〜ランジ
スタＴ２を導通させる。したがって、出力導線の電圧は
、低レベル（負荷が後続の同一ゲートによってもたらさ
れる場合０．１ボルト）に降下する。
これが、Ｉ２Ｌ装置の通常の動作であり、出力コレクタ
がある電圧、一般にデバイス電圧Ｖｂｅ、から接地電圧
へあるいはその逆に引っ張られる。
がある電圧、一般にデバイス電圧Ｖｂｅ、から接地電圧
へあるいはその逆に引っ張られる。
こうしたゲートの組合せを相互接続すると、周知のよう
に出力ノードで論理機能がもたらされる。
に出力ノードで論理機能がもたらされる。
Ｉ”Ｌ回路の問題点は、反転装置の破壊電圧が低いため
、比較的高電圧で動作する他の回路髪直接駆動させるの
に使用できないことである。したがって、出力ノードの
論理状態を示す出力信号を生成するために、Ｉ２Ｌ回路
の組合せの出力ノードに必要な電流を供給する働きをす
る出力回路が必要とされている。
、比較的高電圧で動作する他の回路髪直接駆動させるの
に使用できないことである。したがって、出力ノードの
論理状態を示す出力信号を生成するために、Ｉ２Ｌ回路
の組合せの出力ノードに必要な電流を供給する働きをす
る出力回路が必要とされている。
（チップ上の）内部Ｉ２Ｌ信号レベルを、ＶＴＬなどの
外部信号レベルに変換する代表的な回路が、第４図に示
しである。この図には、数個の■２Ｌ論理ブロックが、
出力ノード８に接続された状態で示されている。Ｉ２Ｌ
の組合せの論理状態を調べるには、Ｉ２Ｌゲートの内部
注入電流１．に近い値をもつ電流ＩＤを出力ノード８に
供給しなければならない。Ｉ２Ｌの組合せの論理状態に
応して、この電流■Ｄは、大地に流れるか、または１〜
ランジスタＴ３のベースに導びかれる。前者の場合、そ
のベースがノード８に接続されている出力トランジスタ
Ｔ３はオフのままに保たれるか、または、オンからオフ
に変わる。後者の場合、トランジスタＴ３はオンのまま
に保たれるか、またはオフからオンに変わる。出力トラ
ンジスタは実際のオンチップ・トランジスタであり、大
きいベータおよび高いコレクタ／ベース、コレクタ／エ
ミッタ破壊電圧を有する。出力端子９は、トランジスタ
Ｔ３のコレクタに接続されている。このトランジスタＴ
３は、ＶＴＬの場合５ボルトなど比較的高い供給電圧か
ら動作する。
外部信号レベルに変換する代表的な回路が、第４図に示
しである。この図には、数個の■２Ｌ論理ブロックが、
出力ノード８に接続された状態で示されている。Ｉ２Ｌ
の組合せの論理状態を調べるには、Ｉ２Ｌゲートの内部
注入電流１．に近い値をもつ電流ＩＤを出力ノード８に
供給しなければならない。Ｉ２Ｌの組合せの論理状態に
応して、この電流■Ｄは、大地に流れるか、または１〜
ランジスタＴ３のベースに導びかれる。前者の場合、そ
のベースがノード８に接続されている出力トランジスタ
Ｔ３はオフのままに保たれるか、または、オンからオフ
に変わる。後者の場合、トランジスタＴ３はオンのまま
に保たれるか、またはオフからオンに変わる。出力トラ
ンジスタは実際のオンチップ・トランジスタであり、大
きいベータおよび高いコレクタ／ベース、コレクタ／エ
ミッタ破壊電圧を有する。出力端子９は、トランジスタ
Ｔ３のコレクタに接続されている。このトランジスタＴ
３は、ＶＴＬの場合５ボルトなど比較的高い供給電圧か
ら動作する。
この従来技術の回路には、第３図に関して前述した注入
］−ランジスタＴ４と多重コレクタ反転トランジスタＴ
５から成る■２Ｌゲート１０が組み込まれている。ゲー
ト１０は、このゲートが反転トランジスタＴ５のベース
をそのコレクタに短絡させる追加接続が設けられて改造
されている点で、標準型のものではない。
］−ランジスタＴ４と多重コレクタ反転トランジスタＴ
５から成る■２Ｌゲート１０が組み込まれている。ゲー
ト１０は、このゲートが反転トランジスタＴ５のベース
をそのコレクタに短絡させる追加接続が設けられて改造
されている点で、標準型のものではない。
ゲートへの入力接続はない。このゲートは、改造の結果
、初歩的な電流ミラーとして機能し、注入トランジスタ
Ｔ４から供給される注入電流ＩＪに近似するミラー電流
を反転１−ランジスタＴ５のコレクタ中に供給する。こ
の電流は、さらにトランジスタＴ６、Ｔ７、Ｔ８から成
る通常の電流ミラーによって再現されて、ノード８に質
問電流を供給する。
、初歩的な電流ミラーとして機能し、注入トランジスタ
Ｔ４から供給される注入電流ＩＪに近似するミラー電流
を反転１−ランジスタＴ５のコレクタ中に供給する。こ
の電流は、さらにトランジスタＴ６、Ｔ７、Ｔ８から成
る通常の電流ミラーによって再現されて、ノード８に質
問電流を供給する。
Ｃ０発明が解決しようとする問題点
実際には、第４図の回路にはいくつかの欠点があり、そ
のため電流工。は不完全にしか定義されない。まず第１
に、ミラー機能をもたらす、■２Ｌゲート中の反転組合
せを構成するＮＰＮ トランジスタは、整合特性が極め
て不十分である。工２Ｌゲートは、組合せＮＰＮトラン
ジスタに、ＮＰＮベータに反比例する大きなベース駆動
電流を供給する。ｒ’ＮＰ電流ミラーは、異なった電源
を使うので、それに応じてコレクタ電圧が異なる。すな
わち、トランジスタＴ６のＶｃｅは２Ｖｂｅであるが、
トランジスタＴ８のＶ ｃ ｅはＶ −Ｖ ｂ ａであ
る。ただし、■は供給電圧である。通常の技術でのＰＮ
Ｐトランジスタのコレゲタ傾斜抵抗は低く、かつ温度依
存性があるので、電流工、の定義精度が低下する。この
回路を実際に使うと、これら３つの欠点の累積効果によ
って、■、の値が注入電流１．Ｔの値より約３０％下が
る。最後に、異なる電源を使うと、回路の耐雑音性が減
少する。
のため電流工。は不完全にしか定義されない。まず第１
に、ミラー機能をもたらす、■２Ｌゲート中の反転組合
せを構成するＮＰＮ トランジスタは、整合特性が極め
て不十分である。工２Ｌゲートは、組合せＮＰＮトラン
ジスタに、ＮＰＮベータに反比例する大きなベース駆動
電流を供給する。ｒ’ＮＰ電流ミラーは、異なった電源
を使うので、それに応じてコレクタ電圧が異なる。すな
わち、トランジスタＴ６のＶｃｅは２Ｖｂｅであるが、
トランジスタＴ８のＶ ｃ ｅはＶ −Ｖ ｂ ａであ
る。ただし、■は供給電圧である。通常の技術でのＰＮ
Ｐトランジスタのコレゲタ傾斜抵抗は低く、かつ温度依
存性があるので、電流工、の定義精度が低下する。この
回路を実際に使うと、これら３つの欠点の累積効果によ
って、■、の値が注入電流１．Ｔの値より約３０％下が
る。最後に、異なる電源を使うと、回路の耐雑音性が減
少する。
このことがもう一つの欠点である。
Ｄ０問題点を解決するための手段
本発明によれば、複数個のＩ２Ｌブロックの出力ノード
に質問電流を供給する働きをする変換回路は、入力端子
および出力端子を１つずつ有するＩ ２Ｌゲートを備え
ている。出力端子は制御入力として２つの実質的に同一
の電流〃Ｋに接続され、この電流源の１つから発生する
電流が入力とじて＝７− 電流ミラーに印加され、電流ミラーの出力が、■２Ｌゲ
ートの入力端子に接続され、もう一方の電流源からの電
流は、前記の質問電流として前記出力ノードに供給され
る。
に質問電流を供給する働きをする変換回路は、入力端子
および出力端子を１つずつ有するＩ ２Ｌゲートを備え
ている。出力端子は制御入力として２つの実質的に同一
の電流〃Ｋに接続され、この電流源の１つから発生する
電流が入力とじて＝７− 電流ミラーに印加され、電流ミラーの出力が、■２Ｌゲ
ートの入力端子に接続され、もう一方の電流源からの電
流は、前記の質問電流として前記出力ノードに供給され
る。
Ｅ、実施例
次に本発明の好ましい実施例を、添付図面の第１図に関
連して説明する。第１図において、出力変換回路は、上
記の場合と同様に論理回路７（７゜１．７．２．７．３
、・・・・）の出力ノード８に質問電流を供給しなけれ
ばならない。出力トランジスタＴ３は、第４図に関連し
て説明した従来技術の場合と同様に、出力ノード８に接
続されており、論理回路７の論理状態を表わす出力信号
を出力端子９に供給する働きをする。本発明の出力変換
回路で必要とされるのは、この回路が、従来技術の対応
する回路の質問電流ＩＤよりもＩ”Ｌゲートの内部注入
電流ＩＪに近い値の質問電流■。′を供給することであ
る。
連して説明する。第１図において、出力変換回路は、上
記の場合と同様に論理回路７（７゜１．７．２．７．３
、・・・・）の出力ノード８に質問電流を供給しなけれ
ばならない。出力トランジスタＴ３は、第４図に関連し
て説明した従来技術の場合と同様に、出力ノード８に接
続されており、論理回路７の論理状態を表わす出力信号
を出力端子９に供給する働きをする。本発明の出力変換
回路で必要とされるのは、この回路が、従来技術の対応
する回路の質問電流ＩＤよりもＩ”Ｌゲートの内部注入
電流ＩＪに近い値の質問電流■。′を供給することであ
る。
第１図の変換回路は、上述のように横方向注入トランジ
スタＴ９と多重トランジスタ縦方向反転＝８− トランジスタＴＩＯから成る従来のＩ２Ｌゲート１−１
を含んでいる。ゲート１１への入力は、導線１２を介し
て共通の注入コレクタおよびインバータ・ベース領域（
第３図のＰ２に対応）に接続される。その出力は、多重
トランジスタＴ １． Ｏのコレクタの１つに接続され
た導線１３を介して取り出される。多重導体反転トラン
ジスタは必要不可欠なものではなく、また単一反転トラ
ンジスタに唯一のコレクタ出力を供給するように構成さ
れたＩ２Ｌゲートだけが必要なことを指摘しておく。
スタＴ９と多重トランジスタ縦方向反転＝８− トランジスタＴＩＯから成る従来のＩ２Ｌゲート１−１
を含んでいる。ゲート１１への入力は、導線１２を介し
て共通の注入コレクタおよびインバータ・ベース領域（
第３図のＰ２に対応）に接続される。その出力は、多重
トランジスタＴ １． Ｏのコレクタの１つに接続され
た導線１３を介して取り出される。多重導体反転トラン
ジスタは必要不可欠なものではなく、また単一反転トラ
ンジスタに唯一のコレクタ出力を供給するように構成さ
れたＩ２Ｌゲートだけが必要なことを指摘しておく。
ただし、ＬＳＩレイアウト上の利用可能なゲートに多重
コレクタ装置が組み込まれることはよくありそうなので
、この構造の方が、より現実を表わしているものと思わ
れる。Ｉ２Ｌゲートからの出力導線１：３は、２つの同
一な、あるいはほぼ同一なＰＮＰ トランジスタＴｌｌ
とＴ１２のベースに接続されている。この２つのトラン
ジスタのエミッタは、共通給電レールＶに接続される。
コレクタ装置が組み込まれることはよくありそうなので
、この構造の方が、より現実を表わしているものと思わ
れる。Ｉ２Ｌゲートからの出力導線１：３は、２つの同
一な、あるいはほぼ同一なＰＮＰ トランジスタＴｌｌ
とＴ１２のベースに接続されている。この２つのトラン
ジスタのエミッタは、共通給電レールＶに接続される。
トランジスタＴｌｌのコレクタは、ＮＰＮトランジスタ
Ｔ１３と、Ｔ１４から成る従来の電流ミラーの入力に接
続されている。この′電流ミラーの出力は、■２Ｌゲー
ト１１の入力である導線１２に直接接続されている。ト
ランジスタＴ１２のコレクタは、論理出力ノード８に直
接接続されている。
Ｔ１３と、Ｔ１４から成る従来の電流ミラーの入力に接
続されている。この′電流ミラーの出力は、■２Ｌゲー
ト１１の入力である導線１２に直接接続されている。ト
ランジスタＴ１２のコレクタは、論理出力ノード８に直
接接続されている。
この回路の動作を理解するには、すべての装置がオンに
なる過程にあるという状況を考えるとよい。すなわち、
注入トランジスタＴ９からの注入電流ＩＪが増大すると
、反転トランジスタＴＩＯは、オンになる。出力導線１
３の電圧降下によって、電流供給ＰＮＰ ｌ−ランジス
タＴｌｌとＴ１２が等しくオンになり、それぞれのコレ
クタに電流ＩＤ′ を生じる。
なる過程にあるという状況を考えるとよい。すなわち、
注入トランジスタＴ９からの注入電流ＩＪが増大すると
、反転トランジスタＴＩＯは、オンになる。出力導線１
３の電圧降下によって、電流供給ＰＮＰ ｌ−ランジス
タＴｌｌとＴ１２が等しくオンになり、それぞれのコレ
クタに電流ＩＤ′ を生じる。
コレクタ電流Ｉ、／がトランジスタＴｌｌからミラー人
力へ流れると、トランジスタＴ１３とＴ１４が等しくオ
ンになる。ミラー・トランジスタＴ１４がオンになると
、電流ミラーへの入力電流■、′に等しい量だけ、Ｉ２
Ｌゲート１１の反転トランジスタＴ１０のベースから注
入電流ＩＪが奪われることになる。したがって、この帰
還ループは、はぼすべての注入電流がミラー・トランジ
スタボ」−４に流れ、したがって、極めてわずかなベー
ス電流が反転トランジスタＴＩＯに流れ込むとき安定す
る。ＰＮＰトランジスタＴ］−１とＴ１２のベータ値を
１０と仮定すると、それらの合成ベース電流と反転トラ
ンジスタのコレクタ電流は、２ＩＤ’／１０である。又
、ＮＰＮ反転トランジスタＴ １０のベータ値を６と仮
定すると、回路に維持するのに必要なベース電流は、わ
ずかＩＤ′／３０である。したがって、安定状態のとき
、出力ノード８に流入する質問電流■Ｄ′の値は、注入
電流■、より約３％だけ小さくなる。このことは、注入
電流ＩＪより約３０％小さくなる。このことは、注入電
流１．Ｔより約３０％小さくなる従来技術の対応する質
問電流の値に比べて、精度が大幅に向上したことを示す
。２つの電流供給トランジスタＴｌｌと、Ｔ１２のコレ
クタ電圧はあらゆる点からみて同一であることに留意す
べきである。したがって、トランジスタＴ１２のＶｃｅ
は、Ｖｂｅ（Ｔ１．３）であり、トランジスタＴ１□の
ＶｃｅはＶ−Ｖｂｅ（Ｔ３）である。ＰＮＰトランジス
タＴｌｌをとＴ１２用のエミッタ抵抗を含め、かつダー
リントン出力を使用することによって、この回路が改良
できる。本発明による変換回路は能動装置を１個余分に
有しているが、実際には使用する技術に応じてＮＰＮ）
−ランジスタの２〜３倍の面積を占めるＰＮＰトランジ
スタが１つ少ないので、それが占める空間は同じかより
狭い。最後に、本回路の注入電流は、その動作に影響を
与えることなく様々な応用例の必要に応じて最高２０ま
でに変えることができる。
力へ流れると、トランジスタＴ１３とＴ１４が等しくオ
ンになる。ミラー・トランジスタＴ１４がオンになると
、電流ミラーへの入力電流■、′に等しい量だけ、Ｉ２
Ｌゲート１１の反転トランジスタＴ１０のベースから注
入電流ＩＪが奪われることになる。したがって、この帰
還ループは、はぼすべての注入電流がミラー・トランジ
スタボ」−４に流れ、したがって、極めてわずかなベー
ス電流が反転トランジスタＴＩＯに流れ込むとき安定す
る。ＰＮＰトランジスタＴ］−１とＴ１２のベータ値を
１０と仮定すると、それらの合成ベース電流と反転トラ
ンジスタのコレクタ電流は、２ＩＤ’／１０である。又
、ＮＰＮ反転トランジスタＴ １０のベータ値を６と仮
定すると、回路に維持するのに必要なベース電流は、わ
ずかＩＤ′／３０である。したがって、安定状態のとき
、出力ノード８に流入する質問電流■Ｄ′の値は、注入
電流■、より約３％だけ小さくなる。このことは、注入
電流ＩＪより約３０％小さくなる。このことは、注入電
流１．Ｔより約３０％小さくなる従来技術の対応する質
問電流の値に比べて、精度が大幅に向上したことを示す
。２つの電流供給トランジスタＴｌｌと、Ｔ１２のコレ
クタ電圧はあらゆる点からみて同一であることに留意す
べきである。したがって、トランジスタＴ１２のＶｃｅ
は、Ｖｂｅ（Ｔ１．３）であり、トランジスタＴ１□の
ＶｃｅはＶ−Ｖｂｅ（Ｔ３）である。ＰＮＰトランジス
タＴｌｌをとＴ１２用のエミッタ抵抗を含め、かつダー
リントン出力を使用することによって、この回路が改良
できる。本発明による変換回路は能動装置を１個余分に
有しているが、実際には使用する技術に応じてＮＰＮ）
−ランジスタの２〜３倍の面積を占めるＰＮＰトランジ
スタが１つ少ないので、それが占める空間は同じかより
狭い。最後に、本回路の注入電流は、その動作に影響を
与えることなく様々な応用例の必要に応じて最高２０ま
でに変えることができる。
Ｆ０発明の効果
１、この回路は、注入電流値に依存しない。
２、この回路は、上記の従来技術の変換回路よりも多く
の駆動電流を供給する。
の駆動電流を供給する。
３、この回路は、従来技術の回路より小さい。
４、この回路は、従来技術の回路の約半分の電源電圧し
か必要としない。
か必要としない。
第１図は本発明の一実施例を示す回路図。
第２Ａ図は、Ｉ２Ｌセルのプレイを含む従来の＝１２−
ＬＳＩ回路構造の一部分を示す平面図。
第２Ｂ図は第２Ａ図の一点鎖線Ａ−Ａに沿った断面図。
第３図は従来のＩ ” Ｌセルの等価回路を示す回路図
。 第４図は従来の出力回路を示す回路図。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 −（外１名）
。 第４図は従来の出力回路を示す回路図。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 頓 宮 孝 −（外１名）
Claims (1)
- 【特許請求の範囲】 複数の集積注入論理ブロックの出力ノードに質問電流を
供給する集積注入論理出力回路であつて、入力端子およ
び出力端子を有する集積注入論理ゲートと、 前記出力端子上の信号により制御される第１および第２
の電流源と、 前記第１の電流源からの電流を入力として受取り、出力
を前記入力端子へ供給する電流ミラーとを具備し、 前記第２の電流源からの電流を前記質問電流として用い
ることを特徴とする集積注入論理出力回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86303885A EP0246371B1 (en) | 1986-05-22 | 1986-05-22 | Integrated injection logic output circuit |
| EP86303885.7 | 1986-05-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274924A true JPS62274924A (ja) | 1987-11-28 |
Family
ID=8196015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097674A Pending JPS62274924A (ja) | 1986-05-22 | 1987-04-22 | 集積注入論理出力回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4740720A (ja) |
| EP (1) | EP0246371B1 (ja) |
| JP (1) | JPS62274924A (ja) |
| DE (1) | DE3676816D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789884A (en) * | 1985-04-12 | 1988-12-06 | Hitachi, Ltd. | IIL circuit with PNP injector |
| CA1334433C (en) * | 1989-05-19 | 1995-02-14 | Christian Roy | Recovery of commercially valuable products from scrap tires |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104294A (en) * | 1978-01-23 | 1979-08-16 | Motorola Inc | Integrated circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2021824C3 (de) * | 1970-05-05 | 1980-08-14 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithische Halbleiterschaltung |
| DE2426447C2 (de) * | 1974-05-31 | 1982-05-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen |
| NL7606193A (nl) * | 1976-06-09 | 1977-12-13 | Philips Nv | Geintegreerde schakeling. |
| US4158782A (en) * | 1977-08-22 | 1979-06-19 | Motorola, Inc. | I2 L interface with external inputs and method thereof |
| US4348600A (en) * | 1978-02-14 | 1982-09-07 | Motorola, Inc. | Controlled current source for I2 L to analog interfaces |
| US4204130A (en) * | 1978-03-29 | 1980-05-20 | International Business Machines Corporation | Multicollector transistor logic circuit |
| DE2903659A1 (de) * | 1979-01-31 | 1980-08-14 | Siemens Ag | Monolithisch integrierbare logikschaltung |
| DE2926050C2 (de) * | 1979-06-28 | 1981-10-01 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und Schaltungsanordnung zum Lesen Und/oder Schreiben eines integrierten Halbleiterspeichers mit Speicherzellen in MTL-Technik |
| US4459496A (en) * | 1980-04-04 | 1984-07-10 | Matsushita Electric Industrial Company, Limited | Semiconductor integrated circuit having stacked integrated injection logic circuits |
| US4357548A (en) * | 1980-05-30 | 1982-11-02 | Rca Corporation | Circuit arrangement using emitter coupled logic and integrated injection logic |
| FR2491276A1 (fr) * | 1980-09-26 | 1982-04-02 | Trt Telecom Radio Electr | Circuits d'interface entre couches de logique a injection empilees et polarisees a differentes tensions |
| US4390802A (en) * | 1980-12-22 | 1983-06-28 | Motorola, Inc. | Low-voltage, high-noise immunity I2 L interface |
| JPS57152731A (en) * | 1981-03-18 | 1982-09-21 | Toshiba Corp | Interface circuit for i2l logic circuit |
-
1986
- 1986-05-22 DE DE8686303885T patent/DE3676816D1/de not_active Expired - Fee Related
- 1986-05-22 EP EP86303885A patent/EP0246371B1/en not_active Expired
-
1987
- 1987-04-20 US US07/041,023 patent/US4740720A/en not_active Expired - Fee Related
- 1987-04-22 JP JP62097674A patent/JPS62274924A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104294A (en) * | 1978-01-23 | 1979-08-16 | Motorola Inc | Integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0246371B1 (en) | 1991-01-09 |
| US4740720A (en) | 1988-04-26 |
| EP0246371A1 (en) | 1987-11-25 |
| DE3676816D1 (de) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642588B1 (en) | Latch-up prevention for memory cells | |
| US3816758A (en) | Digital logic circuit | |
| US3961351A (en) | Improvement in or relating to integrated circuit arrangements | |
| JPH0365663B2 (ja) | ||
| US20060128090A1 (en) | Latch-up prevention for memory cells | |
| JPS586416B2 (ja) | ヒステリシス特性を有する限界回路 | |
| US4259730A (en) | IIL With partially spaced collars | |
| US4256984A (en) | Interlevel interface for series powered IIL or SITL | |
| JPS62274924A (ja) | 集積注入論理出力回路 | |
| CA1097752A (en) | Current mirror circuit | |
| US4346458A (en) | I2 L Monolithically integrated storage arrangement | |
| JPS6352805B2 (ja) | ||
| JPH0124377B2 (ja) | ||
| US4629912A (en) | Schottky shunt integrated injection | |
| EP0085624B1 (en) | Schottky shunt integrated injection logic circuit | |
| KR100188106B1 (ko) | 집적 주입 논리 | |
| CA1208308A (en) | Schottky shunt integrated injection logic circuit | |
| Stehlin et al. | Complementary transistor-transistor logic (CT/sup 2/L)-An approach to high-speed micropower logic | |
| JPS626658B2 (ja) | ||
| JPS6388840A (ja) | マスタスライス集積回路 | |
| JPS6223923B2 (ja) | ||
| JPH0526369B2 (ja) | ||
| JPH04256216A (ja) | 半導体回路 | |
| JPH0358476A (ja) | 集積回路装置 | |
| JPS61126817A (ja) | 論理回路 |