JPS62273746A - 相互に噛み合つた導体パタ−ンを有するテストデバイスを用いた電子ビ−ムプロ−ブシステムおよび該デバイスの使用法 - Google Patents

相互に噛み合つた導体パタ−ンを有するテストデバイスを用いた電子ビ−ムプロ−ブシステムおよび該デバイスの使用法

Info

Publication number
JPS62273746A
JPS62273746A JP62106201A JP10620187A JPS62273746A JP S62273746 A JPS62273746 A JP S62273746A JP 62106201 A JP62106201 A JP 62106201A JP 10620187 A JP10620187 A JP 10620187A JP S62273746 A JPS62273746 A JP S62273746A
Authority
JP
Japan
Prior art keywords
finger
regions
region
fingers
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62106201A
Other languages
English (en)
Inventor
ジャン ダーク レイマー
ヴィクター レノス アキラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS62273746A publication Critical patent/JPS62273746A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) 本発明は、集積回路(IC)などのデバイスについて電
位測定を行うための電子ビーム(E−ビーム)プローブ
システムに関するものである。
(従来の技術) ICの内部ノードにおける電位測定を行うために、過去
において使用されてきた主な器具は機械的なプローブで
ある。ICの積層密度が増大する!こつれて、この機械
的プローブを使用することが次第に困難になりつつある
。多くの公知のICにおける導電性ラインは極めて微細
であるので、該機械的プローブによって容易に損傷を受
けてしまう。この計測器は時として大きすぎるので、単
一のラインのみをその近傍との接触を回避しつつ接触さ
せることが困難である。また、今日の測定では従来の測
定よりも高精度が要求されている。該機械的プローブを
導電性ラインに接触させた場合にみられる容量性の負荷
は誤った結果を与える可能性がある。
このE−ビームプローブは、一般にこれらの欠点を克服
する。第1図はプレーナ減速電界アナライザ型のE−ビ
ームプローブシステムの基本的特徴を示している。この
システムの動作は、フォイアーバオム(Feuerba
um)  による[電子プローブを用いたVL]テスト
(VLSI Testing llsing the 
[1le−ctron Probe) Jと題する文献
〔スキャンニングエレクトロン マイクロスコピー(S
canning Ble−ctron Microsc
opy: SEM )、  197g、 pp、285
−296 &318);7オイアーバオム(Feuer
baum)等による[波形測定のための改良二次電子信
号処理(Imp−roved 5econdary B
lectron Signal Processing
for Ilaveform Measurement
s) Jと題する文献(SSM。
1982、 pp、 1501−1505) ;  メ
ンツエル(Menze1)等の「電位測定のための二次
電子アナライザ(Second−ary Electr
on Analizer for Voltage M
easureme−nts) Jと題する文献(SF!
M、 1983.1)I)、 65−75) ;  フ
ォイアーバオム(Feuerbaum)  の「電子ビ
ームテスト:方法および応用(Electron Be
am Testing: Methodand App
lication) 」と題する文献、スキャンニング
(Scanning)、 5−1.1983. pp、
 14−24に記載されている。
簡単に言えば、E−ビーム源10は一次電子(PB)1
2のビームを、IC等のデバイス18の電気絶縁層16
上に配設されたパターン化導電性層14の方向を向いて
いる。PH10が検査すべき特定の導体部分に衝突した
場合、該PBは該導体に二次電子(SE)を放出させる
。このSEのエネルギーは検査中の部分に印加された電
位VA に依存する。
このSRはスペクトロメータ20により解析され、該ス
ペクトロメータは、放出されたSBを加速するために高
電位に保持された抽出グリッド22を含んでおり、これ
はデバイス18の上部面近傍の減速電界を克服すること
を可能とする。減速グリッド24は放出されたSEを減
速し、かつある最低エネルギーを有する5E26の通過
を可能とする。偏向グリッド28はスペクトロメータ2
0からの5E26を検出器30の方向に偏向する。該検
出器は5E26を集め、かつそのエネルギーを表す電気
信号を発生する。
電子エネルギーの関数として放出されたSEの数を表す
曲線の形状が電位VAが変化しても一定に保たれる場合
には、測定は一層正確である。このことは、フィードバ
ックループを、vAの値とは無関係に実質的に同一の数
の5E26が収集できるように配設することにより達成
される。このフィードバックループにおいて、比較器3
2は、収集されたSB電流を実質的に一定に保つのに十
分な値の電位V、を有するグリッド24を与える。電位
V、はE−ビームシステムの出力信号である。測定誤差
のない場合には、vRはVA に追従し、典型的には(
理想的には) VA に等しいように一対一の対応関係
で線形化される。
デバイス18の近傍部分に発生する、VA とは異なる
電位の局所電場は測定誤差を生ずる。微小基は放出され
たSBの軌跡に影響を与え、結果として検出されるSI
!電流に影響を与える。該微小基のいずれかが減速基で
ある場合、これらはまた、低エネルギーSBがグリッド
24を通過するのを妨害する。抽出湯強度を高めるため
にグリッド22上1 ン の電位を高くすれば、ある条件の下ではSE収集効率を
改善することができる。しかしながら、これは避けるべ
き技術であるに過ぎない。多くの用途に対して、いかに
すれば局所電場を電位V、に対してその値をほぼ補正で
きるように作用させ得るかにつき、定量的に理解するこ
とが望ましい。
中村等は局所基の定量的影響につき研究して、SIEM
、 1983.9p、1187−1195 において、
「電子プローブ電位測定に関する局所基作用の解析(A
n Analy−sis of the Local 
Field Effect on Electron 
Pr−obe Voltage Mesurement
s) Jと題する論文を発表している。第2図は彼等の
半導体テストデバイスの基本的特徴を示すものである。
層14は導電性ラインの3つの組34.36および38
からなっている。各組は試料導体り、およびその両側に
対称に配設された一対の同等な近接導体LHからなって
いる。導体り、およびLHの幅WSおよびWN並びに導
体り、からいずれかの近接導体り、までの距離d、は全
て10〜50μmの範囲で変化する。PBビームのエネ
ルギーは25keVである。第2図から明らかな如く、
中村等はWs、WNおよびd、の一つが、残りの二つを
一定に保持した場合に、いかに電位v獣に作用するかを
測定した。
中村等はまた、局所電場の定量的効果を測定する上で更
に一歩進めているが、対象となる公知のICの導体の幅
および間隔はIOμ以下、典型的には1〜5μの範囲で
ある。これらの値は、中村等の研究したものの寸法より
も約−折率さい。彼等の用いた2 5−keVというビ
ームエネルギーは多くの現存するICを著しく損傷して
しまうであろう。この損傷を回避するためには、該ビー
ムのエネルギーを少なくとも一桁程度下げなければなら
ないはずである。これらの設計上の寸法を現在の技術の
寸法並びにビームエネルギーにまで下げる試みは、最善
を尽くしたとしても困難であろう。
更に、中村等は、導体の長さに沿って寸法が変化する電
極配列を用いた。現在のICの寸法において、このよう
にテーパを設けた形状を実現することは殆ど不可能であ
ろう。測定を行っている導体に沿った位置のみを単純に
確保しただけでは大きな測定誤差を生むことになるであ
ろう。中村等の上記の研究は、学問的には興味あるもの
であるが、現在/未来のIC技術にとっては殆ど実用性
はない。
(発明が解決しようとする問題点) 本発明は、E−ビームを用いてなされる測定が局所電場
およびある他のパラメータによりいかに影響されるかを
研究するのに適した、相互に噛み合った導電性パターン
を有するテストデバイスを目的とするものである。該パ
ターンの寸法およびビームエネルギーは現在のIC技術
の状況に合うように選択することができる。本発明のテ
ストデバイスを使用して、測定された電位を印加電場と
比較して、導体の幅、近接導体との距離、近接導体の幅
、近接導体の電位、および近接導体の数の関数として誤
差補正因子を得ることができる。本発明のテストデバイ
スは、E−ビームプローブの動作条件およびその内部部
品両者の改良を可能とする。従って、本発明は従来技術
に勝る大きなゲインを与える。
(問題点を解決するための手段) 一つの局面によれば、本発明は以下の3つの基本的部品
を含むシステムに関する。該3つの部品とは、パターン
化された導体層を有するテストデバイス、Pεビームを
該層に導いて該デバイスにSBを放出させる機構および
該デバイスから放出されたSBを集めるための機構であ
る。該層は少なくとも一つの領域を含む。該各領域は相
互に分離された第1および第2導体を有する。該各導体
は一群のフィンガを有している。これら2つの導体のフ
ィンガは相互に実質的に平行に伸びており、かつ少なく
とも部分的に相互に噛み合っている。各フィンガの幅は
その長さに沿ってほぼ一定である。
上記各領域は複数の小領域からなることが好ましい。該
番手領域は一対の隣接するフィンガ間に配設された第1
の導体の指定されたフィンガを有している。各小領域に
おける該指定されたフィンガの幅は同一の領域の各地の
小領域の指定されたフィンガの幅とは異なっている。2
あるいはそれ以上の領域が存在する場合には、上記小領
域は対応するいくつかの組に分割でき、ここでかかる各
組の小領域の各々は異なる領域を起原とするものである
。従って、該指定されたフィンガの幅は対応する各組に
おいてほぼ同一である。
上記隣接フィンガの幅およびその各小領域における該指
定されたフィンガからの距離は、種々の幅/間隔パラメ
ータがどのように局所場に影響するかを調べる方法と一
般的に同じ様式で変えることができる。該幅/間隔の大
きさは典型的には10μ未満である。2.5keV以下
、典型的には1 keVのビームエネルギーを用いた場
合、本発明のシステムは特に現存のICに対して適用で
きる。
もう一つの局面によれば、本発明はPIEのビームをテ
ストデバイスのパターン化された導電性層に導いて、該
デバイスにSEを放出させ、SEの所定の部分を収集し
、集められたSHのエネルギーを表す信号を発生する方
法にも関する。該層は上記の特性を有するものである。
更にもう一つの局面によれば、本発明は複数の領域を含
むパターン化された導電性層を含むテストデバイスに関
する。この層は、上記領域および小領域並びに上記の指
定されたフィンガの幅が小領域毎に変化する様式につい
て上記したような特別の特徴を有する。更に、上記の指
定されたフィンガからその隣接フィンガの一つまでの間
隔は各領域における小領域の全てにつき同一であるが、
領域同士では相互に異なっている。
〈実施例) 添付図および以下の好ましい態様の記載においては、同
様な参照記号が同一もしくは極めて類似した項目に対し
て使用しである。
第3図は、パターン化された金属層42および44を有
する半導体テストデバイスを用いたE−ビームプローブ
システムを例示するものであり、これは検査中の層42
または44の特定の部分に印加された電位VA の測定
に及ぼす局所電場の効果を検討するのに適したものであ
る。各導電性層42または44は、約1%の珪素を含有
する厚さ約1.0μmのアルミニウムからなる。上部層
42は、下部層44の上に設けられた絶縁層46上にあ
る。順に、層44は単結晶シリコン半導体基板50上部
に沿った絶縁層48上にある。
ここでは、本発明のプローブシステムはICT8410
プレーナ減速電界アナライザである。コンピュータ(図
示せず)はデータ収集および表示を制御する。このシス
テムはAMRAY 1610走査電子顕微鏡(図示せず
)を備えていて、検査すべき層42または44の所定の
位置を決定する。
このプローブシステムは部品10.20および30を含
んでおり、これらは第1図に示したように配置されてい
る。一次電子ビーム源10 L!、PB12を検査中の
層42または44の部分に導き、デバイス40に約10
nmの深さからSEを放出させる。
被検部分が層42の一部である場合には、SBは直接該
被検部分から放出される。被検部分が層44の一部であ
る場合には、PI!12は、層42の部分間のギャップ
内に位置する絶縁層46の上部部分に衝突する。層46
は十分に厚く、SEはそこから放出されるのであって、
層44から放出されるのではない。容量性の電位結合に
より、P[E12の衝突する層46の部分は電位vA 
に関係したエネルギーを有するSBを放出する。容量性
の電位結合に関するこれ以上の情報については、藤岡等
の「走査電子顕微鏡によるパッシベーションした電極の
電位測定(Voltage Mesurements 
on Pa5sivatedElectrodes w
ith the Scanning Blectron
 Micro−scope) Jと題する論文[:S8
M、 1983. pI)、 1157−1162 )
を参照することができる。スペクトロメータ20は所定
の最小エネルギーを有するSI!26を、検出器30の
方に偏向させる。該検出器は該SEを収集し、対応する
Sε電流を発生するシンチレータ/光増倍管からなって
いる。
高周波電位変化を測定するために、該E−ビームシステ
ムは波形測定装置を含む。第3図は本発明で使用する特
別の例を示したものである。上で引用した1982およ
び1983年のフォイアーバオムの文献はこの波形測定
装置を詳細に記載している。
簡単に言えば、クロック回路機構52はvA波形と同期
した信号を持つ貨車アベレージヤ54を備えている。こ
の信号はパルス発生器56を動作さU せ、該パルス発生器はビームプランカー58にP[i1
2のビームをパルス状に発生させて、VA波形の指定さ
れた相においてのみデバイス40からSEを放出させる
。貨車アベレージヤ54も、vA波形と同期状態で検出
器30からの出力電流を処理し、かつ得られた電流を比
較器32に与える。
比較器32は、既に述べたように動作して、スペクトロ
メータ20がVA の変化に応じて実質的に同一の数の
5E26を検出器30に与えるのに十分な値の電位V、
を発生する。本システムにおいて、測定誤差はV8とV
A との間の差である。
第4.5 as 5 b、 6 a、および6b図を参
照すると、これらはそれぞれデバイス40の特別な特徴
を示している。第6aおよび6b図はそれぞれ層42お
よび44の配置を示している。第4図はデバイス40の
典型的な部分の拡大平面図を示している。第5aおよび
5b図は第4図に示した部分を通る断面図を示したもの
である。
上部層42は、第6a図に示されているように5つの領
域R1〜R6を含んでいる。これらの各領域R,(ここ
で、Jは1〜5の範囲内で変化する)は相互に隔置され
た導体AおよびBJ からなっている。導体Aは、上記
5つの領域R1−R5全てに対する共通の電極である。
各導体AまたはB、は入力結合パッドに接続している。
導体Aは主部分から伸びた5群のフィンガを有しており
、各群は、各領域RJに対するものである。各導体B、
は主部分から伸びた1群のフィンガを有している。第6
a図において、一般に記号「F」で示されたフィンガは
相互に平行に伸びている。各導体BJ に対する1群の
フィンガは、領域R1における導体Aのフィンガの対応
する群と部分的に相互に噛み合っている。
各フィンガの幅はその長さに沿ってほぼ一定である。従
って、隣接フィンガ(異なる導体であれ同一の導体であ
れ)の対間の間隔は、その長さに沿ってほぼ一定である
。各フィンガの長さは約2齢である。
領域RJ は6個の小領域5JI−5J8からなってい
る。各小領域SJi+ (ここで、Kは1〜6の範囲で
変化する)は導体AおよびB、の一つからの主フィンガ
2つと他方の導体からの隣接フィンガ3つとを有する。
小領域SJKにおける5つのフィンガの組内での寸法上
の関係は第4図を参照することにより理解することがで
きる。第4図には特に小領域Sllが示されているが、
これは同様に他の任意の小領域SJKをも表す。フィン
ガPOp およびFOt は導体AおよびB、の一方に
対応する第1の導体C1から伸びており、Flp 、F
la およびF2は導体AおよびB、のもう一方に対応
する第2の導体C2から伸びている。例えば、導体CI
は領域R5における任意の小領域SSI[に対する導体
Aであり、一方導体C2は領域R5における任意の小領
域34Kに対する導体へである。
主フィンガFOP は5つのフィンガの組のサブセット
の一つにおける隣接するFlp およびF2の間にある
。もう一つのサブセットにおいて、主フィンガFOa 
は隣接するFlmおよびF2の間にある。フィンガFO
,#よび1口、は同じ幅W。を有している。
同様に第1のサブセットにおけるフィンガFD、および
Pip の間の距離は、第2のサブセットにおけるフィ
ンガF06およびFlaの間の距離に等しい。
この間隔はdlで表されている。フィンガFlp およ
びFla は同一の幅w、を有している。
第6a図を見ると、左端および右端に沿った番号は、そ
れぞれ各小領域SJMの11゜およびdlのμmで表し
た値を示している。かくして、小領域SSSの横に記さ
れたF6−5Jはその11oが6μmであり、一方その
dlが5μmであることを意味している。
さて、層42の全体をみると、各小領域SJMの−。は
同一の領域RJの各地の小領域SJMに対する−6と異
なっている。例えば、それぞれ領域R5におけるー。は
、小領域5SISSS2、Si2、SS4、SSSおよ
びSBgにおいて2.2.5.3.4.6および8に等
しい。他方、稠。は小領域S□(但し、Kは同一の値を
持つ)の各組において同一である。例えば、小領域S 
I S s S 2 S % S 3 S s S 4
 Sおよび5SS(ま対応する小領域の1組を形成し、
そこでlloは6μmである。寸法111はW。に等し
く、従って11oのパターンに従う。しかしながら、近
接するF2の幅W2は層42におけるすべての小領域S
JXにつき約8μmである。
d、について言えば、これは各領域R1の全での小領域
SJKにおいて同一であるが、ある領域R4と他のもの
とでは異なっている。特に、dlはそれぞれ領域R+ 
、R2、R3、R4およびR6において1.5.2.2
.5.3および5に等しい。上記第1のサブセットにお
けるフィンガFOa およびF2の間の距離d2はdl
に等しく、従ってd、のパターンに従う。逆に、第2の
サブセットにおけるフィンガFOQ とF2との間の距
離d2は全ての小領域SJKに対して約8μmである。
小領域SS6を除いて、フィンガF1m はかくして各
小領域SJKにおけるフィンガFO& の主隣接フィン
ガである。
下部層44は層42と同様に配設されている。
層44は第6b図に示したように、別の5つの領域R6
〜R1oを含んでいる。各別の領域Er、<Jは6〜1
0の範囲で変化する)は別の導体CおよびDJからなっ
ている。導体Cは5つの全領域Rε〜RI Oに対する
共通の電極である。各導体Cまたはり、は人力結合パッ
ドに接続されている。1142および44はバイアスと
して絶縁層46を介して該結合パッドにおいて相互に接
続されている。
導体Cは主部分から伸びた5群のフィンガを有していて
、それぞれは各領域R6〜R1゜に対するものである。
各導体DJ は主部分から伸びた1群のフィンガを有し
ている。層44におけるフィンガは、実質的に相互に平
行に伸びており、かつ層42のフィンガに対してほぼ直
角である。各導体り、に対するフィンガは上記別の領域
R5の導体Cの対応するフィンガと部分的に相互に噛み
合っている。層42におけるように、層44の各フィン
ガの幅はその長さに沿って実質的に一定であり、約21
11111である。
上記別の領域RJ は6つの小領域5JI−3J8から
なっている。層44の各小領域SJMは導体CおよびD
J の一方からの、2つの主フィンガおよびもう一方か
らの3つの隣接フィンガを含んでいる。
層44のフィンガは層42のフィンガと同じ寸法上の相
関関係を有している。唯一の違いは、指定寸法が異なる
ことである。第6b図の左端および右端に沿った数字は
それぞれμmで表示した層44の各小領域SJKの11
1oおよびdl の値を表す。即ち、−6はそれぞれ上
記各別の領域R4の小領域SJI〜SJ6において1.
5.2.2.5.3.3.5右よび4である。寸法d1
は各別の領域RJにおいて一定であるが、領域R6〜R
1(lのそれぞれに対して1.1.5.2.2.5およ
び3である。
デバイス40は公知の半導体プロセス技術に従って作製
される。層42および44は標準的な堆積/マスク法に
より形成される。層46は層44上に堆積された厚さ約
1.0μmの二酸化珪素からなる。層48は、基板50
の上部面に沿って熱的に成長させた、厚さ約0.6μm
の二酸化珪素からなる。
デバイス40を使用する場合、該E−ビームプローブの
グリッド22上の電位は、適当に高い抽出基、典型的に
は3(11)〜9(11) V/mmを達するような値
に調整される。現在のおよび将来のIC1特に本発明の
システムにより検査される記憶デバイスにおける臨界領
域の損傷を回避するためには、Paビームエネルギーは
2.5keVを越えてはならず、望ましくはl、 5k
eV以下とすべきである。このビームエネルギーは0.
20^のビーム電流の下ではl keVであることが好
ましい。このビームの径は、PH12をデバイス40に
衝突させるためには、約0.1μmである。
定量的電位測定のためには、導電層42または44にお
ける領域R4の一つを選択する。第4図を参照すると、
電位VAが導体CIに対して種々の固定順位において印
加され、該導体ct力〜ら主フィンガFOp およびF
Oaが選ばれた領域R4に伸びている。VA は典型的
には一10〜IOVの範囲内にある。導体C2は同様に
一10〜IOVの範囲内にある一定の基準電位に保持さ
れている。
■、の測定は、選ばれた領域R5におけるフィンガF口
、および2口、の種々のものの上にPBビームを集光す
ることにより行われる。他の領域R4に対してこの操作
を繰り返した後、測定値V、を対応すルvA)値と比較
して、W。、d、、II、、llI2およびvAの大き
さの関数として、局所電場がいかにして測定に影響を与
えるかにつき評価する。隣接フィンガの数の効果はd2
により決定される。相関因子はV、のvAからのずれを
補正するために得ることができる。抽出湯強度、ビーム
径、電子光学実効距離、およびビームの位置などの他の
パラメータを変えることにより、該システムの部品およ
び動作条件を改良もしくは最適化するための基準を確立
することができる。
以上、本発明を特定の態様にもとすいて記載してきたが
、この記載は単なる例示の目的で与えたものであり、上
記特許請求の範囲により規定されるような本発明の範囲
を何等制限するものではない。例えば、異なる寸法上の
関係が、導体フィンガが各導体層内で相互に実質的に平
行に伸びている限りにおいて、導体フィンガに対して使
用できる5本発明のテストデバイスは他の型のE−ビー
ムプローブの特徴付けのために、およびこれらに対して
標準的な操作条件を設定するために使用することができ
る。従って、当業者には、種々の改良、変更、並びに応
用が、上記特許請求の範囲に与えたような本発明の真の
範囲および精神を逸脱することなしに、可能であろう。
【図面の簡単な説明】
第1図は公知のE−ビームプローブシステムの基本的部
品のブロック図であり、 第2図はE−ビームプローブシステムにふいて使用され
た公知の半導体テストデバイスの一部の平面図であり、 第3図は本発明による、半導体テストデバイスを用いた
E−ビームプローブシステムの部品のブロック図であり
、 第4図は本発明による、半導体テストデバイスの一部の
平面図であり、 第5aおよび5b図は第4図に示したデバイスの断面側
面図であり、それぞれライン5a−5aおよび5b−5
bに沿って取ったものであり、および 第6aおよび6b図は、それぞれ第4図に示したテスト
デバイスの上部並びに下部導電性層の配列図である。 (主な参照番号) 10・・E−ビーム源、12・・Pεビーム14・・導
電性層、16・・絶縁層、 18・・デバイス、2o・・スペクトロメータ、22・
・抽出グリッド、 24・・減速グリッド、 26・・SE。 28・・偏向グリッド、 3o・・検出器、32・・比
較器、   4o・・デバイス、42.44・・金属層
、46.48・・絶縁層、50・・半導体基板、 52・・クロック回路機構、 54・・貨車アベレージヤ、 56・・パ□ルス発生器、 58・・ビームプランカー。

Claims (24)

    【特許請求の範囲】
  1. (1)パターン化された導電性層が電気絶縁性層上に設
    けられているテストデバイス、一次電子ビームを該導電
    性層に照射して、該デバイスに二次電子を放出させる手
    段および該デバイスから放出された二次電子を集める手
    段を含むシステムであって、 上記導電性層が少なくとも一つの領域を含み該各領域が
    相互に分離された第1および第2の導体を含み、該各導
    体が主部分から伸びた一群のフィンガを有し、該フィン
    ガは実質的に相互に平行に伸びており、かつ少なくとも
    部分的に噛み合っており、かつ該フィンガの各々の幅は
    その長さに沿ってほぼ一定であることを特徴とする上記
    システム。
  2. (2)上記各領域が複数の小領域を含み、該小領域の各
    々が上記第1のフィンガの内の指定された一つを有して
    おり、該指定されたフィンガが上記第2の導体のフィン
    ガの内の第1のものと、上記導体の内の一方のフィンガ
    の内の第2のものとの間に配設されていることを特徴と
    する特許請求の範囲第(1)項記載のシステム。
  3. (3)上記各小領域に対して、該各小領域内の指定され
    たフィンガの幅(W_0)が、同一の領域における他の
    各小領域に対して指定されたフィンガの幅と異なってい
    ることを特徴とする特許請求の範囲第(2)項記載のシ
    ステム。
  4. (4)少なくとも二つの領域があり、上記小領域が対応
    する小領域の組に分けられ、各組における各小領域が上
    記領域の異なる一つに属し、かつW_0の値が上記各組
    の対応する全ての小領域に対してほぼ同一であることを
    特徴とする特許請求の範囲第(3)項記載のシステム。
  5. (5)第1のフィンガと、上記各小領域における指定さ
    れたフィンガとの間の距離(d_1)が、上記各領域に
    おける小領域の全てに対してほぼ同一であることを特徴
    とする特許請求の範囲第(4)項記載のシステム。
  6. (6)上記各領域に対するd_1の値が、他の各領域に
    対するd_1の値と異なっていることを特徴とする特許
    請求の範囲第(5)項記載のシステム。
  7. (7)上記各小領域における上記第2のフィンガが該小
    領域における第2の導体の上記フィンガの一つであるこ
    とを特徴とする特許請求の範囲第(6)項記載のシステ
    ム。
  8. (8)上記第2のフィンガと、上記各小領域における指
    定されたフィンガとの間の距離(d_2)が上記d_1
    とほぼ線形的に変化することを特徴とする特許請求の範
    囲第(6)項または第(7)項に記載のシステム。
  9. (9)上記W_0、d_1およびd_2の値が全て10
    μよりも小さく、かつ上記ビームのエネルギーが2.5
    keV以下であることを特徴とする特許請求の範囲第(
    8)項記載のシステム。
  10. (10)上記第2のフィンガと、上記各小領域における
    指定されたフィンガとの距離(d_2)が、上記全ての
    小領域に対してほぼ同一であることを特徴とする特許請
    求の範囲第(7)項記載のシステム。
  11. (11)上記各小領域における上記第1のフィンガの幅
    (W_1)が、W_0とほぼ線形で変化することを特徴
    とする特許請求の範囲第(8)項記載のシステム。
  12. (12)上記各小領域における上記第2のフィンガの幅
    (W_2)が上記全ての小領域に対してほぼ同一である
    ことを特徴とする特許請求の範囲第(11)項記載のシ
    ステム。
  13. (13)上記デバイスが別のパターン化された導電性層
    を含み、該導電性層が上記第1の絶縁層の下方の別の絶
    縁層上に設けられた複数の別の領域を含み、上記各別の
    領域が相互に分離された第3および第4の導体を含み、
    該第3および第4の導体が主部分から伸びた一群のフィ
    ンガを有し、該第3および第4の導体のフィンガが上記
    第1および第2の導体のフィンガに対してほぼ直角に伸
    びており、かつ少なくとも部分的に相互に噛み合ってお
    り、しかも該第3および第4の導体の各フィンガの幅が
    その長さに沿ってほぼ一定であることを特徴とする特許
    請求の範囲第(1)項に記載のシステム。
  14. (14)一次電子のビームをテストデバイスの電気絶縁
    層上に設けられたパターン化された導電性層に導いて、
    そこから二次電子を放出させ、該デバイスから放出され
    た二次電子を集め、該収集された二次電子のエネルギー
    を表す電気信号を発生させる工程を含む方法において、 上記導電性層が少なくとも一つの領域を含み、該各領域
    が相互に分離された第1および第2の導体を含み、該各
    導体が主部分から伸びている一群のフィンガを有し、該
    フィンガが実質的に相互に平行に伸びており、かつ少な
    くとも部分的に相互に噛み合っており、しかも各フィン
    ガの幅がその長さに沿ってほぼ一定であることを特徴と
    する上記方法。
  15. (15)上記ビームのエネルギーが1.5keV以下で
    あることを特徴とする特許請求の範囲第(14)項記載
    の方法。
  16. (16)上記各領域が複数の小領域を含み、該各小領域
    が、上記第2の導体のフィンガの内の第1のものと、上
    記導体の一方のフィンガの内の第2のものとの間に設け
    られた、上記第1の導体のフィンガの内の指定された一
    つのフィンガを有し、上記各小領域に対するW_0(但
    しW_0は上記各小領域において指定されたフィンガの
    幅である)が同一の領域内の他の各小領域のW_0とは
    異なっており、しかも上記各領域における全ての上記小
    領域に対してd_1(但し、d_1は上記第1のフィン
    ガと上記各小領域における上記指定されたフィンガとの
    間の距離である)はほぼ同一であることを特徴とする特
    許請求の範囲第(14)項記載の方法。
  17. (17)少なくとも2つの領域があり、上記小領域が対
    応する小領域の組に分けられ、該各組における各小領域
    が上記領域の異なるものを起原としており、上記各組に
    おける対応する小領域の全てに対してW_0はほぼ同一
    であり、しかも上記各領域に対するd_1が各他の領域
    に対するd_1とは異なっていることを特徴とする特許
    請求の範囲第(16)項記載の方法。
  18. (18)上記ビームのエネルギーが2.5keV以下で
    あることを特徴とする特許請求の範囲第(17)項記載
    の方法。
  19. (19)パターン化された導電性層を含み、該導電性層
    は下部構造の電気絶縁層上に設けられた複数の領域を含
    み、該各領域が相互に隔置された第1および第2導体を
    含み、該各導体は主部分から伸びた一群のフィンガを含
    み、該フィンガは相互に実質的に平行に伸びており、か
    つ少なくとも部分的に相互に噛み合っており、該各フィ
    ンガの幅はその長さに沿ってほぼ一定であり、上記各領
    域は、他の各領域に一対一に対応する複数の小領域に分
    割されており、該各小領域は上記第2の導体のフィンガ
    の第1のものと、上記導体の一方のフィンガの第2のも
    のとの間に配設された上記第1の導体のフィンガの内の
    指定された一つを有し、上記各小領域に対するW_0(
    W_0は上記各小領域において指定されたフィンガの幅
    である)は同一の領域における各他の小領域に対するW
    _0とは異なっており、このW_0は対応する小領域の
    各組に対してほぼ同一であり、d_1(上記各小領域に
    おける上記第1のフィンガから上記指定されたフィンガ
    までの距離である)は上記各領域における全ての小領域
    に対してほぼ同一であり、しかも上記各領域に対するd
    _1は上記他の各領域に対するd_1とは異なっている
    ことを特徴とするテストデバイス。
  20. (20)上記各小領域における上記第2のフィンガが該
    小領域における該第2のフィンガの一つであり、かつd
    _2(上記各小領域における上記第2のフィンガと上記
    指定されたフィンガとの間の距離)は上記d_1とほぼ
    線形に変化することを特徴とする特許請求の範囲第(1
    9)項記載のデバイス。
  21. (21)上記W_0、d_1およびd_2が全て10μ
    未満であることを特徴とする特許請求の範囲第(20)
    項記載のデバイス。
  22. (22)上記各小領域における上記第1のフィンガの幅
    W_1が上記W_0とほぼ直線的に変化することを特徴
    とする特許請求の範囲第(21)項記載のデバイス。
  23. (23)上記各小領域における上記第2のフィンガの幅
    W_2が上記小領域の全てに対してほぼ同一であること
    を特徴とする特許請求の範囲第(22)項記載のデバイ
    ス。
  24. (24)上記下部構造が別のパターン化された導電性層
    を含み、該導電性層が上記第1の電気絶縁層の下方に位
    置する別の電気絶縁層上に配設された複数の別の領域を
    含み、該各別の領域が相互に分離された第3および第4
    の導体を含み、該第3および第4の導体の各々が主部分
    からのびた一群のフィンガを有し、該第3および第4の
    導体のフィンガが上記第1および第2の導体のフィンガ
    に対してほぼ直角に伸びており、かつ少なくとも部分的
    に相互に噛み合っており、しかも該第3および第4の導
    体の各フィンガの幅がその長さに沿ってほぼ一定である
    ことを特徴とする特許請求の範囲第(19)項に記載の
    デバイス。
JP62106201A 1986-05-01 1987-04-28 相互に噛み合つた導体パタ−ンを有するテストデバイスを用いた電子ビ−ムプロ−ブシステムおよび該デバイスの使用法 Pending JPS62273746A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/858,613 US4745360A (en) 1986-05-01 1986-05-01 Electron-beam probe system utilizing test device having interdigitated conductive pattern and associated method of using the test device
US858613 1986-05-01

Publications (1)

Publication Number Publication Date
JPS62273746A true JPS62273746A (ja) 1987-11-27

Family

ID=25328721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106201A Pending JPS62273746A (ja) 1986-05-01 1987-04-28 相互に噛み合つた導体パタ−ンを有するテストデバイスを用いた電子ビ−ムプロ−ブシステムおよび該デバイスの使用法

Country Status (5)

Country Link
US (1) US4745360A (ja)
EP (1) EP0247651B1 (ja)
JP (1) JPS62273746A (ja)
KR (1) KR870011476A (ja)
DE (1) DE3776968D1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8700933A (nl) * 1987-04-21 1988-11-16 Philips Nv Testmethode voor lcd-elementen.
KR100327337B1 (ko) * 1999-08-17 2002-03-06 윤종용 반도체 장치 제조에서 사용되는 플라즈마에 의해서 유기되는전하 대전 정도를 판별하는 방법 및 이에 이용되는 판별장치
KR100595137B1 (ko) * 2004-12-31 2006-06-30 동부일렉트로닉스 주식회사 Fib 장치를 이용한 반도체 소자의 전기적 특성 검사 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652907A (en) * 1970-05-05 1972-03-28 Westinghouse Electric Corp Thin film power fet
US4528596A (en) * 1982-11-30 1985-07-09 Rca Corporation Suppression of edge effects arising in CCD imager field registers

Also Published As

Publication number Publication date
DE3776968D1 (de) 1992-04-09
KR870011476A (ko) 1987-12-23
EP0247651B1 (en) 1992-03-04
EP0247651A1 (en) 1987-12-02
US4745360A (en) 1988-05-17

Similar Documents

Publication Publication Date Title
EP0216077B1 (en) Full chip integrated circuit tester
US5017863A (en) Electro-emissive laser stimulated test
Lee Engineering a device for electron-beam probing
US3678384A (en) Electron beam apparatus
JP2002083849A (ja) 半導体デバイス検査装置
US6732002B1 (en) Apparatus and methods for predicting multiple product chip yields through critical area matching
US4644264A (en) Photon assisted tunneling testing of passivated integrated circuits
JP4767650B2 (ja) 半導体デバイス検査装置
Garth Electron beam testing of ultra large scale integrated circuits
US4786864A (en) Photon assisted tunneling testing of passivated integrated circuits
US4855673A (en) Electron beam apparatus
JPS62273746A (ja) 相互に噛み合つた導体パタ−ンを有するテストデバイスを用いた電子ビ−ムプロ−ブシステムおよび該デバイスの使用法
US6914443B2 (en) Apparatus and method for enhanced voltage contrast analysis
US4740693A (en) Electron beam pattern line width measurement system
KR100496937B1 (ko) 비접촉식 전자회로 전압측정장치 및 방법
CN113495081B (zh) 二次电子发射系数的测量方法
JPH0725725Y2 (ja) 高密度マイクロパッド
Kotorman Low energy electron microscopy utilized in dynamic circuit analysis and failure detection on LSI-VLSI internal circuits
JPS62191Y2 (ja)
CN113495082A (zh) 二次电子发射系数测量装置
WO2008053518A1 (fr) Appareil de vérification de semi-conducteur et procédé de vérification de semi-conducteur
JP2004228431A (ja) Tftアレイ検査装置
JPS63122136A (ja) 集積回路
JPS63293847A (ja) 半導体検査装置
Dinnis Voltage measurements on integrated circuits using the scanning electron microscope