JPS62272630A - エコ−キヤンセラ回路 - Google Patents
エコ−キヤンセラ回路Info
- Publication number
- JPS62272630A JPS62272630A JP11678086A JP11678086A JPS62272630A JP S62272630 A JPS62272630 A JP S62272630A JP 11678086 A JP11678086 A JP 11678086A JP 11678086 A JP11678086 A JP 11678086A JP S62272630 A JPS62272630 A JP S62272630A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- buffer amplifier
- output
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000002411 adverse Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
〔産業上の利用分野〕
本発明はベアケーブルデジタル伝送方式におけるエコー
キャンセラ回路に関し、特に比較的短い距N、(例えば
1〜2に一以下)の伝送を目的として、比較的簡易な構
成で実現するエコーキャンセラ回路に関する。
キャンセラ回路に関し、特に比較的短い距N、(例えば
1〜2に一以下)の伝送を目的として、比較的簡易な構
成で実現するエコーキャンセラ回路に関する。
第2図に従来のエコーキャンセラ回路の例を示す。本例
はトランスバーサルフィルタのタップ数が4の場合であ
る。同図において、201はコーダ回路、202はライ
ントライバ、203はハイブリッド回路、204はシフ
トレジスタ、205〜212はデジタル乗算器、213
〜216はレジスタ回路、217〜221はデジタル加
算器、222はデジタルアナログ変換器(DAC)、2
33はアナログ加算回路、224はアナログデジタル変
換器(ADC)、225はベアケーブルである。
はトランスバーサルフィルタのタップ数が4の場合であ
る。同図において、201はコーダ回路、202はライ
ントライバ、203はハイブリッド回路、204はシフ
トレジスタ、205〜212はデジタル乗算器、213
〜216はレジスタ回路、217〜221はデジタル加
算器、222はデジタルアナログ変換器(DAC)、2
33はアナログ加算回路、224はアナログデジタル変
換器(ADC)、225はベアケーブルである。
同図において、2値送信データ(“0”又は“1°′の
値をとる)はコーダ回路201において送信データの“
1.0”に応じて極性が反転しがつ伝送に適した波形に
変換されライントライバ202に於て線路をドライブで
きる様なレベル変換、インピーダンス変換が行われ、ハ
イブリッド回路203を介してベアケーブル225に送
出される。
値をとる)はコーダ回路201において送信データの“
1.0”に応じて極性が反転しがつ伝送に適した波形に
変換されライントライバ202に於て線路をドライブで
きる様なレベル変換、インピーダンス変換が行われ、ハ
イブリッド回路203を介してベアケーブル225に送
出される。
このとき、ハイブリッド回路203の不平衡分により、
送信信号の一部が受信側へまわり込む。
送信信号の一部が受信側へまわり込む。
このまわり込み信号は対向装置の送信部から送出された
受信信号と受信部で重畳され受信S/Nを劣化させる。
受信信号と受信部で重畳され受信S/Nを劣化させる。
上記のまわり込み信号を除去するため、まわり込み信号
を擬似した信号(エコーレプリカ)を発生し、アナログ
加算回路223において、まわり込み信号が重畳された
受信信号から差し引くことにより、受信信号のみを取り
出すが、従来はキャンセル後の信号をADC224にお
いてデジタル化し、シフトレジスタ204の各出力信号
と乗算器205〜212において乗算しレジスタ回路2
13〜216と加算回路217〜220からなる各積分
回路において積分することにより、各レジスタに各時間
位置に対応したエコーレプリカを修正、保持し、シフト
レジスタ204に保持されている過去の送信データと各
レジスタの内容とを乗算器209〜212において乗算
した後、加算器221において加算することによりデジ
タルエコーレプリカを作り、更にデジタルアナログ変換
器222において、アナログ信号に変換することにより
エコーレプリカを発生させている。
を擬似した信号(エコーレプリカ)を発生し、アナログ
加算回路223において、まわり込み信号が重畳された
受信信号から差し引くことにより、受信信号のみを取り
出すが、従来はキャンセル後の信号をADC224にお
いてデジタル化し、シフトレジスタ204の各出力信号
と乗算器205〜212において乗算しレジスタ回路2
13〜216と加算回路217〜220からなる各積分
回路において積分することにより、各レジスタに各時間
位置に対応したエコーレプリカを修正、保持し、シフト
レジスタ204に保持されている過去の送信データと各
レジスタの内容とを乗算器209〜212において乗算
した後、加算器221において加算することによりデジ
タルエコーレプリカを作り、更にデジタルアナログ変換
器222において、アナログ信号に変換することにより
エコーレプリカを発生させている。
従来は、演算をデジタル回路で行うことにより、アナロ
グ回路で実現する場合に発生する様々の問題、例えば、
ノイズ、ゲインエラー、DCオフセット、リーク等を避
けることができ、高精度のエコーレプリカの発生が可能
となるという利点を有するが、アナログデジタル変換器
、デジタルアナログ変換器が必要となる点に問題がある
。特に高速高精度のA D 、C,’ D A Cは実
現が困難である。また、まわり込み信号が対向装置から
の受信信号のレベルに比べ、それほど大きくない場合、
つまり、ハイブリッド回路でのまわり込み信号の抑圧量
が十分とれていて、かつベアケーブルの線路長も短かく
受信信号レベルが高い場合には、デジタル的にエコーキ
ャンセラを実現する場合の様な高精度のエコーレプリカ
を必要としないため、デジタル的実現方法がコストパフ
ォーマンスの点で有利とはいえない場合もあるという問
題がある。
グ回路で実現する場合に発生する様々の問題、例えば、
ノイズ、ゲインエラー、DCオフセット、リーク等を避
けることができ、高精度のエコーレプリカの発生が可能
となるという利点を有するが、アナログデジタル変換器
、デジタルアナログ変換器が必要となる点に問題がある
。特に高速高精度のA D 、C,’ D A Cは実
現が困難である。また、まわり込み信号が対向装置から
の受信信号のレベルに比べ、それほど大きくない場合、
つまり、ハイブリッド回路でのまわり込み信号の抑圧量
が十分とれていて、かつベアケーブルの線路長も短かく
受信信号レベルが高い場合には、デジタル的にエコーキ
ャンセラを実現する場合の様な高精度のエコーレプリカ
を必要としないため、デジタル的実現方法がコストパフ
ォーマンスの点で有利とはいえない場合もあるという問
題がある。
本発明の目的は、従来回路のもっている上記の問題点を
解決し、比較的短距離の伝送に適したエコーキャンセラ
回路を、簡易な構成で実現することである。
解決し、比較的短距離の伝送に適したエコーキャンセラ
回路を、簡易な構成で実現することである。
本発明のエコーキャンセラ回路は、2値の送信データを
シフトするシフトレジスタと、前記送信データに所定の
レベル変換、インピーダンス変換を行う変換手段と、こ
の変換手段の出力をベアケーブルに出力するハイブリッ
ド回路と、前記ベアケーブルから前記ハイブリッド回路
を介して入力される受信データおよび前記送信データの
エコー成分とを一方の入力とするアナログ加算器と、こ
のアナログ加算器の出力を反転増幅する第1のバッファ
アンプと、前記アナログ加算器の出力を非反転増幅する
第2のバッファアンプと、コンデンサと、前記シフトレ
ジスタの各タップに接続され、各々が、前記タップにお
ける前記送信データが一方の値のときのみ閏じて前記第
1のバッファアンプの出力を前記コンデンサに与える第
1のアナログスイッチ、前記タップにおける前記送信デ
ータが他方の値のときのみ閉して前記第2のバッファア
ンプの出力を前記コンデンサに与える第2のアナログス
イッチ、前記コンデンサの保持出力を非反転増幅する第
3のバッファアンプ、前記コンデンサの保持出力を反転
増幅する第4のバッファアンプ、前記タップにおける前
記送信データが一方の値のときのみ閑じて前記第3のバ
ッファアンプの出力を前記アナログ加算器に与える第3
のアナログスイッチ、および前記タップにおける前記送
信データが他方の値のときのみ閉じて前記第4のバッフ
ァアンプの出力を前記アナログ加算器の入力に与える第
4のアナログスイッチを有する複数のタップ回路とを具
備することを特徴とする。
シフトするシフトレジスタと、前記送信データに所定の
レベル変換、インピーダンス変換を行う変換手段と、こ
の変換手段の出力をベアケーブルに出力するハイブリッ
ド回路と、前記ベアケーブルから前記ハイブリッド回路
を介して入力される受信データおよび前記送信データの
エコー成分とを一方の入力とするアナログ加算器と、こ
のアナログ加算器の出力を反転増幅する第1のバッファ
アンプと、前記アナログ加算器の出力を非反転増幅する
第2のバッファアンプと、コンデンサと、前記シフトレ
ジスタの各タップに接続され、各々が、前記タップにお
ける前記送信データが一方の値のときのみ閏じて前記第
1のバッファアンプの出力を前記コンデンサに与える第
1のアナログスイッチ、前記タップにおける前記送信デ
ータが他方の値のときのみ閉して前記第2のバッファア
ンプの出力を前記コンデンサに与える第2のアナログス
イッチ、前記コンデンサの保持出力を非反転増幅する第
3のバッファアンプ、前記コンデンサの保持出力を反転
増幅する第4のバッファアンプ、前記タップにおける前
記送信データが一方の値のときのみ閑じて前記第3のバ
ッファアンプの出力を前記アナログ加算器に与える第3
のアナログスイッチ、および前記タップにおける前記送
信データが他方の値のときのみ閉じて前記第4のバッフ
ァアンプの出力を前記アナログ加算器の入力に与える第
4のアナログスイッチを有する複数のタップ回路とを具
備することを特徴とする。
第1図は本発明によるエコーキャンセラ回路の一実施例
を示したものである。同図において、101はコーグ回
路、102はライントライバ、103はハイブリッド回
路、104はシフトレジスタ、105はタップ回路であ
り、タップ回路105は符号106〜115で示す構成
要素からなる。106はインバータ回路、107〜11
0はアナログスイッチ、111は非反転形バッファアン
プ、112は反転形バッファアンプ、115は抵抗器、
114はコンデンサ、113は抵抗器である。116は
反転形バッファアンプ、117は非反転型バッファアン
プ、118はアナログ加算器、119はペアケーブルで
ある。尚、タップ回路105は使用タップ数Nに応じて
、N回路同一のものを用いる。第1図において、101
のコーグ、102のライントライバ、103のハイブリ
ッド回路及び104のシフトレジスタ、118のアナロ
グ加算回路は第2図の201のコーグ、202のライン
トライバ、203のハイブリッド回路、223のアナロ
グ加算回路と同一の機能である。
を示したものである。同図において、101はコーグ回
路、102はライントライバ、103はハイブリッド回
路、104はシフトレジスタ、105はタップ回路であ
り、タップ回路105は符号106〜115で示す構成
要素からなる。106はインバータ回路、107〜11
0はアナログスイッチ、111は非反転形バッファアン
プ、112は反転形バッファアンプ、115は抵抗器、
114はコンデンサ、113は抵抗器である。116は
反転形バッファアンプ、117は非反転型バッファアン
プ、118はアナログ加算器、119はペアケーブルで
ある。尚、タップ回路105は使用タップ数Nに応じて
、N回路同一のものを用いる。第1図において、101
のコーグ、102のライントライバ、103のハイブリ
ッド回路及び104のシフトレジスタ、118のアナロ
グ加算回路は第2図の201のコーグ、202のライン
トライバ、203のハイブリッド回路、223のアナロ
グ加算回路と同一の機能である。
第1図において、送信データは101のコーグ、102
のライントライバ、103のハイブリッド回路を介して
ペアケーブル119へ送出されると同時に一部が受信側
へまわり込む。送信データはシフトレジスタ104へも
入力される。シフトレジスタ104内の送信データが1
”の場合には、アナログスイッチ109が閉じた状態(
アナログ信号が通過する状態)となり、コンデンサ11
4に保持されているキャンセル信号が非反転形のバッフ
ァアンプ111によりコンデンサ114の保持電圧と同
一の極性を保ったまま適当なレベル変換、インピーダン
ス変換がなされた後抵抗器115を介してアナログ加算
回路118へ供給される。逆に、シフトレジスタ104
内の送信データが“0”の場合にはアナログスイッチ1
10が閉じた状態となり、コンデンサ114に保持され
たキャンセル信号が反転形バッファアンプ112におい
て逆極性となり抵抗器115を介してアナログ加算器1
18へ供給される。以上の動作により送信波形の極性に
応じて常にまわり込み信号をキャンセルする極性のエコ
ーレプリカが生成される。また、他のタップにおいても
同様の過程で各タップの位置に対応したエコーレプリカ
(但し極性は実際のエコーとは逆)が抵抗器115の出
力に発生する。
のライントライバ、103のハイブリッド回路を介して
ペアケーブル119へ送出されると同時に一部が受信側
へまわり込む。送信データはシフトレジスタ104へも
入力される。シフトレジスタ104内の送信データが1
”の場合には、アナログスイッチ109が閉じた状態(
アナログ信号が通過する状態)となり、コンデンサ11
4に保持されているキャンセル信号が非反転形のバッフ
ァアンプ111によりコンデンサ114の保持電圧と同
一の極性を保ったまま適当なレベル変換、インピーダン
ス変換がなされた後抵抗器115を介してアナログ加算
回路118へ供給される。逆に、シフトレジスタ104
内の送信データが“0”の場合にはアナログスイッチ1
10が閉じた状態となり、コンデンサ114に保持され
たキャンセル信号が反転形バッファアンプ112におい
て逆極性となり抵抗器115を介してアナログ加算器1
18へ供給される。以上の動作により送信波形の極性に
応じて常にまわり込み信号をキャンセルする極性のエコ
ーレプリカが生成される。また、他のタップにおいても
同様の過程で各タップの位置に対応したエコーレプリカ
(但し極性は実際のエコーとは逆)が抵抗器115の出
力に発生する。
加算器118から出力される残留エコーは反転形、非反
転形バッファアンプ116,117を介してアナログス
イッチ107,108の入力信号となる。このアナログ
スイッチ107,108はシフトレジスタ104に保持
されている送信データの“1°“、′0”に応じて開閉
する。すなわち、シフトレジスタ内の送信データが1°
“の場合には107のアナログスイッチが閉じた状態と
なり、前記残留エコーの逆極性の信号が抵抗器113を
介して供給されることによりコンデンサ114の保持電
圧が修正される。また、シフトレジスタの送信データが
°“0”の場合にはアナログスイッチ108が閑じた状
態となり、残留エコーが非反転の状態で抵抗器113を
介してコンデンサ114に供給され保持電圧の修正が行
われる。以上の動作によりコンデンサ114の電圧はこ
れがバッファアンプ1. ]、 ]、 、 1 ]、
2、アナログスイッチ109.11.O1抵抗器115
を介してアナログ加算回路118に供給されたとき、常
にエコーキャンセルがより正確に行われる方向に制御さ
れる。
転形バッファアンプ116,117を介してアナログス
イッチ107,108の入力信号となる。このアナログ
スイッチ107,108はシフトレジスタ104に保持
されている送信データの“1°“、′0”に応じて開閉
する。すなわち、シフトレジスタ内の送信データが1°
“の場合には107のアナログスイッチが閉じた状態と
なり、前記残留エコーの逆極性の信号が抵抗器113を
介して供給されることによりコンデンサ114の保持電
圧が修正される。また、シフトレジスタの送信データが
°“0”の場合にはアナログスイッチ108が閑じた状
態となり、残留エコーが非反転の状態で抵抗器113を
介してコンデンサ114に供給され保持電圧の修正が行
われる。以上の動作によりコンデンサ114の電圧はこ
れがバッファアンプ1. ]、 ]、 、 1 ]、
2、アナログスイッチ109.11.O1抵抗器115
を介してアナログ加算回路118に供給されたとき、常
にエコーキャンセルがより正確に行われる方向に制御さ
れる。
以上の説明から明らかな様に、本発明によれば送信部か
ら受信部へのまわり込み信号を、アナログデジタル変換
器、デジタルアナログ変換器を用いずにキャンセルする
ことがきわめて簡易な回路で実現できるという効果があ
る。
ら受信部へのまわり込み信号を、アナログデジタル変換
器、デジタルアナログ変換器を用いずにキャンセルする
ことがきわめて簡易な回路で実現できるという効果があ
る。
第1図は本発明の実施例のブロック図、第2図は従来例
のブロックIAである。 101・・・コーダ回路、102・・・ライントライバ
、103・・・ハイブリッド回路、104・・シフトレ
ジスタ、105・・・タップ回路、106・・・インバ
ータ回路、107〜110・・・アナログスイ・ンチ、
111・・・非反転形バッファアンプ、112・・・反
転形バッファアンプ、113・・・抵抗器、114・・
・コンデンサ、115・・・抵抗器、116・・反転形
バッファアンプ、117・・非反転バッファアンプ、1
18・・・アナログ加算器、119・・ペアケーブル。
のブロックIAである。 101・・・コーダ回路、102・・・ライントライバ
、103・・・ハイブリッド回路、104・・シフトレ
ジスタ、105・・・タップ回路、106・・・インバ
ータ回路、107〜110・・・アナログスイ・ンチ、
111・・・非反転形バッファアンプ、112・・・反
転形バッファアンプ、113・・・抵抗器、114・・
・コンデンサ、115・・・抵抗器、116・・反転形
バッファアンプ、117・・非反転バッファアンプ、1
18・・・アナログ加算器、119・・ペアケーブル。
Claims (1)
- 2値の送信データをシフトするシフトレジスタと、前記
送信データに所定のレベル変換、インピーダンス変換を
行う変換手段と、この変換手段の出力をペアケーブルに
出力するハイブリッド回路と、前記ペアケーブルから前
記ハイブリッド回路を介して入力される受信データおよ
び前記送信データのエコー成分とを一方の入力とするア
ナログ加算器と、このアナログ加算器の出力を反転増幅
する第1のバッファアンプと、前記アナログ加算器の出
力を非反転増幅する第2のバッファアンプと、コンデン
サと、前記シフトレジスタの各タップに接続され、各々
が、前記タップにおける前記送信データが一方の値のと
きのみ閉じて前記第1のバッファアンプの出力を前記コ
ンデンサに与える第1のアナログスイッチ、前記タップ
における前記送信データが他方の値のときのみ閉じて前
記第2のバッファアンプの出力を前記コンデンサに与え
る第2のアナログスイッチ、前記コンデンサの保持出力
を非反転増幅する第3のバッファアンプ、前記コンデン
サの保持出力を反転増幅する第4のバッファアンプ、前
記タップにおける前記送信データが一方の値のときのみ
閉じて前記第3のバッファアンプの出力を前記アナログ
加算器に与える第3のアナログスイッチ、および前記タ
ップにおける前記送信データが他方の値のときのみ閉じ
て前記第4のバッファアンプの出力を前記アナログ加算
器の入力に与える第4のアナログスイッチを有する複数
のタップ回路とを具備することを特徴とするエコーキャ
ンセラ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61116780A JPH0752857B2 (ja) | 1986-05-20 | 1986-05-20 | エコ−キヤンセラ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61116780A JPH0752857B2 (ja) | 1986-05-20 | 1986-05-20 | エコ−キヤンセラ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62272630A true JPS62272630A (ja) | 1987-11-26 |
JPH0752857B2 JPH0752857B2 (ja) | 1995-06-05 |
Family
ID=14695529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61116780A Expired - Lifetime JPH0752857B2 (ja) | 1986-05-20 | 1986-05-20 | エコ−キヤンセラ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0752857B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50153546A (ja) * | 1974-05-29 | 1975-12-10 | ||
JPS59225626A (ja) * | 1983-06-06 | 1984-12-18 | Nippon Telegr & Teleph Corp <Ntt> | デ−タ伝送装置用エコ−キヤンセラ装置 |
-
1986
- 1986-05-20 JP JP61116780A patent/JPH0752857B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50153546A (ja) * | 1974-05-29 | 1975-12-10 | ||
JPS59225626A (ja) * | 1983-06-06 | 1984-12-18 | Nippon Telegr & Teleph Corp <Ntt> | デ−タ伝送装置用エコ−キヤンセラ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0752857B2 (ja) | 1995-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2045250C (en) | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit | |
US4769808A (en) | Method of cancelling echoes in full-duplex data transmission system | |
JPS62118644A (ja) | 高速アナログ・エコ−・キヤンセラ− | |
JPH0758923B2 (ja) | 雑音キャンセル方法および装置 | |
US6813311B1 (en) | Non-linear echo cancellation for wireless modems and the like | |
US5563596A (en) | Arrayed analog-to-digital converters | |
JPH09153846A (ja) | エコーキャンセラ | |
JPS62272630A (ja) | エコ−キヤンセラ回路 | |
JPH0795670B2 (ja) | 適応認識装置 | |
JPS62274937A (ja) | エコ−キヤンセラ回路 | |
JPH0365826A (ja) | エコー除去装置 | |
CN113746494B (zh) | 一种回波抵消方法及收发机 | |
US4852082A (en) | Circuit arrangement for testing the operability of the data transmission facility | |
JPH01129623A (ja) | エコーキヤンセラ | |
JP3047054B2 (ja) | アナログ/デジタル変換装置 | |
RU2233553C2 (ru) | Устройство для разделения сигналов передачи в дуплексных системах связи | |
JPS59211338A (ja) | エコ−キヤンセラ−装置 | |
JPH04207229A (ja) | A/d変換装置 | |
JPH01229524A (ja) | D/a変換装置 | |
JPH0348531A (ja) | データ伝送方式 | |
JPS6158336A (ja) | 適応型反響消去装置 | |
JPS6342527A (ja) | デイジタル加入者線伝送装置 | |
JPS5860835A (ja) | 反響打消し装置 | |
KR0153057B1 (ko) | 디씨 오프셋 자동 측정 장치 | |
JPH0454524Y2 (ja) |