JPS622702Y2 - - Google Patents
Info
- Publication number
- JPS622702Y2 JPS622702Y2 JP4558082U JP4558082U JPS622702Y2 JP S622702 Y2 JPS622702 Y2 JP S622702Y2 JP 4558082 U JP4558082 U JP 4558082U JP 4558082 U JP4558082 U JP 4558082U JP S622702 Y2 JPS622702 Y2 JP S622702Y2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminals
- card
- processing device
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000013500 data storage Methods 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims description 3
- 239000011111 cardboard Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229920001756 Polyvinyl chloride acetate Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000123 paper Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案はデータ記憶用メモリを含む半導体回路
と、このカードが装着されることによつてそのメ
モリに記憶されたデータを読出して信号処理する
信号処理回路を具備するカード処理装置とから成
るカード式データ処理装置の改良に拘わる。[Detailed Description of the Invention] The present invention is a card equipped with a semiconductor circuit including a data storage memory, and a signal processing circuit that reads data stored in the memory and processes signals when this card is installed. The present invention relates to an improvement of a card-type data processing device comprising a processing device.
斯るデータ処理装置では、カードに複数の接続
端子が設けられると共にカード処理装置の方にも
これに対応して複数の接続端子が設けられ、カー
ドをカード処理装置の挿入孔に挿入することによ
り、カードのデータ記憶用メモリを含む半導体回
路がカード処理装置の信号処理回路に接続され
る。斯くして、信号処理回路からこのカードの半
導体回路に電源電圧が供給されると共に、そのメ
モリの記憶内容が読み出されて信号処理回路に供
給され、その読み出されたデータに応じて種々の
信号処理がなされるものである。 In such a data processing device, the card is provided with a plurality of connection terminals, and the card processing device is also provided with a corresponding plurality of connection terminals, and by inserting the card into the insertion hole of the card processing device, , a semiconductor circuit including a data storage memory of the card is connected to a signal processing circuit of the card processing device. In this way, power supply voltage is supplied from the signal processing circuit to the semiconductor circuit of this card, and the stored contents of the memory are read out and supplied to the signal processing circuit, and various data are processed according to the read data. Signal processing is performed.
ところで、カード式データ処理装置に於いて
は、カードをカード処理装置に装着する際、信号
処理回路よりの電源電圧が他の信号用接続端子の
接続に先立つて供給される場合には、カードの半
導体回路を破損する虞がある。又、カードをカー
ド処理装置から脱却する場合にも、電源電圧の供
給が断たれないうちに一部の信号用接続端子が離
れると上述と同様な障害が生ずる虞がある。 By the way, in a card-type data processing device, when the card is installed in the card processing device, if the power supply voltage from the signal processing circuit is supplied before connecting the other signal connection terminals, the card's There is a risk of damaging the semiconductor circuit. Further, when the card is removed from the card processing device, if some of the signal connection terminals are separated before the supply of power supply voltage is cut off, there is a risk that the same trouble as described above will occur.
斯る点に鑑み、本考案はカードをカード処理装
置に装着及び脱却する際、それぞれ残りの接続端
子の接続が終了した後に電源電圧入力用及び出力
用接続端子の接続が行なわれ、電源電圧入力用及
び出力用接続端子の接続が解除された後に残りの
接続端子の接続の解除が行なわれるカード式デー
タ処理装置を提案せんとするものである。 In view of this, in the present invention, when a card is inserted into or removed from a card processing device, the power supply voltage input and output connection terminals are connected after the remaining connection terminals are connected, and the power supply voltage input and output connection terminals are connected. The purpose of the present invention is to propose a card type data processing device in which the remaining connection terminals are disconnected after the connection terminals for use and output are disconnected.
本考案はデータ記憶用メモリを含む半導体回路
及びその半導体回路に接続された第1の複数の接
続端子を具備するカードと、このカードの第1の
複数の接続端子に接続されるように対応して設け
られた第2の複数の接続端子及びその第2の複数
の接続端子に接続された信号処理回路を具備する
カード処理装置とを有するカード式データ処理装
置に於いて、第1の複数の接続端子は電源電圧入
力用接続端子を含み、第2の複数の接続端子は電
源電圧出力用接続端子を含み、電源電圧入力用及
び出力用接続端子は第1及び第2の複数の接続端
子のうちの残りの接続端子に比し接続開始時点が
遅れるように配されてなるものである。 The present invention relates to a card having a semiconductor circuit including a data storage memory and a first plurality of connection terminals connected to the semiconductor circuit, and a card configured to be connected to the first plurality of connection terminals of the card. A card-type data processing device comprising a second plurality of connection terminals provided in the second plurality of connection terminals and a card processing device having a signal processing circuit connected to the second plurality of connection terminals. The connection terminal includes a power supply voltage input connection terminal, the second plurality of connection terminals include a power supply voltage output connection terminal, and the power supply voltage input and output connection terminals are connected to the first and second plurality of connection terminals. It is arranged so that the connection start time is delayed compared to the remaining connection terminals.
以下に第1図を参照して本考案の一実施例を説
明する。1はカード、2はカード処理装置を夫々
示す。カード1には、第1の複数、例えば5個の
接続端子T11〜T15がその一辺に配列されてい
る。カード1には中央処理装置及びメモリから成
る半導体回路が埋め込まれている。カード処理装
置2には、第1の複数の接続端子T11〜T15に対
応してこれらと接続され得るように第2の複数の
接続端子T21〜T25が設けられている。これら第
2の複数の接続端子T21〜T25は、第1図の断面
図である第2図に示す如く断面が「へ」の字形
で、図に於いて上下方向に弾性を有している。 An embodiment of the present invention will be described below with reference to FIG. 1 represents a card, and 2 represents a card processing device. The card 1 has a first plurality of, for example five, connection terminals T 11 to T 15 arranged on one side thereof. A semiconductor circuit consisting of a central processing unit and a memory is embedded in the card 1. The card processing device 2 is provided with a second plurality of connection terminals T 21 to T 25 so as to correspond to the first plurality of connection terminals T 11 to T 15 and can be connected thereto. These second plurality of connection terminals T 21 to T 25 have a cross-section in the shape of a “h” as shown in FIG. 2, which is a sectional view of FIG. 1, and have elasticity in the vertical direction in the figure. There is.
この場合、接続端子T15及びT25がそれぞれ電
源電圧入力用及び出力用接続端子である。そし
て、第2の複数の接続端子T21〜T25の先端が一
列に揃つている。第1の複数の接続端子T11〜
T14はその先端が一列に揃つているが、接続端子
T15だけはその先端が残りの接続端子に比し後退
している。 In this case, connection terminals T 15 and T 25 are power supply voltage input and output connection terminals, respectively. The tips of the second plurality of connection terminals T 21 to T 25 are aligned in a line. First plurality of connection terminals T 11 ~
T 14 has its tips aligned in a row, but the connection terminals
Only T 15 has its tip set back compared to the rest of the connection terminals.
斯くすることによつて、カード1がカード処理
装置2のスリツト(カード挿入部)に挿入される
と先ず、接続端子T11〜T14とそれぞれに対応し
たT21〜T24との接続が行なわれ、それより遅れ
て接続端子T15〜T25間の接続が行なわれる。
又、逆にカード1をカード処理装置2のスリツト
(カード挿入部)から脱脚すると、最初に接続端
子T15及びT25の接続が解除され、その後に接続
端子T11〜T14及びT21〜T24の接続が解除され
る。 By doing so, when the card 1 is inserted into the slit (card insertion part) of the card processing device 2, the connection terminals T11 to T14 are first connected to the corresponding terminals T21 to T24 . After that, connection between the connection terminals T 15 to T 25 is made.
Conversely, when the card 1 is removed from the slit (card insertion part) of the card processing device 2, the connection terminals T15 and T25 are first disconnected, and then the connection terminals T11 to T14 and T21 are disconnected. ~T 24 is disconnected.
第3図は本考案の他の実施例であつて、この場
合には第1の複数の接続端子T11〜T15の先端は
一列に揃つているが、第2の複数の接続端子T21
乃至T25のうち接続端子T25が残りの接続端子に
比し、その先端が後退しているものである。第4
図は第3図の断面図である。この場合も、第1図
及び第2図の実施例と同様に動作する。 FIG. 3 shows another embodiment of the present invention, in which the tips of the first plurality of connection terminals T 11 to T 15 are aligned in a row, but the tips of the second plurality of connection terminals T 21
Among the connecting terminals T25 , the leading end of the connecting terminal T25 is set back compared to the remaining connecting terminals. Fourth
The figure is a sectional view of FIG. 3. In this case as well, the operation is similar to the embodiments of FIGS. 1 and 2.
第5図は上述したカード1の他の例を示し、以
下これについて説明する。3はデータ記憶用メモ
リを含む半導体回路であつて、これは中央処理装
置も含み、全体としてワンチツプICにて構成さ
れており、カード1に埋込まれている。そして第
1の複数の接続端子T11〜T15がリード線を介し
てこの半導体回路3に接続されている。4は打ち
出しにより形成した表示部である。5はカード1
の上面に張り付けた紙・プラスチツク等よりなる
メモ部である。6はカード1に設けた孔で、これ
は例えばキーホルダー等に引つ掛けることができ
る。7はカード1の挿入方向を示す矢印である。
8は第1の複数の接続端子T11〜T15が外部より
の機械的衝撃によつて剥がれるのを防止すべくそ
の囲りに配された保護用突出枠で、打ち出しによ
つて形成される。 FIG. 5 shows another example of the above-mentioned card 1, which will be explained below. Reference numeral 3 denotes a semiconductor circuit including a data storage memory, which also includes a central processing unit, and is constructed entirely of a one-chip IC, and is embedded in the card 1. A plurality of first connection terminals T 11 to T 15 are connected to this semiconductor circuit 3 via lead wires. 4 is a display portion formed by embossing. 5 is card 1
It is a memo section made of paper, plastic, etc. pasted on the top surface of the device. Reference numeral 6 denotes a hole provided in the card 1, through which it can be hung on, for example, a key chain. 7 is an arrow indicating the direction in which the card 1 is inserted.
8 is a protective projecting frame arranged around the first plurality of connection terminals T 11 to T 15 to prevent them from being peeled off due to external mechanical impact, and is formed by stamping. .
次に第6図を参照してカード1の回路及びカー
ド処理装置2の信号処理回路2Aについて説明す
る。3はカード1の上述した半導体回路を示し、
上述したようにメモリ9及び中央処理装置10を
少なくとも有している。信号処理回路2Aはカー
ド処理装置(例えばカード読出し装置)2に内蔵
された回路であつて、これより上述の電源出力用
及び入力用接続端子T25,T15を介して半導体回
路3に電源電圧を供給すると共に、中央処理装置
10を制御してメモリ9よりのデータを読み出し
て、そのデータを信号処理する。この場合、例え
ばT11,T21が共通(接地)接続端子である。そ
の他の接続端子は任意の数を設けることができ、
データバス、アドレスバス、コントロールバス等
のための接続端子とすることができる。 Next, the circuit of the card 1 and the signal processing circuit 2A of the card processing device 2 will be explained with reference to FIG. 3 indicates the above-mentioned semiconductor circuit of card 1,
As described above, it has at least the memory 9 and the central processing unit 10. The signal processing circuit 2A is a circuit built into the card processing device (for example, a card reading device) 2, and supplies the power supply voltage to the semiconductor circuit 3 via the above-mentioned power output and input connection terminals T25 and T15 . At the same time, it controls the central processing unit 10 to read data from the memory 9 and perform signal processing on the data. In this case, for example, T 11 and T 21 are common (ground) connection terminals. Any number of other connection terminals can be provided,
It can be used as a connection terminal for a data bus, address bus, control bus, etc.
このカード処理装置は、カードからデータを読
出すカード読出し装置に限らず、カードにデータ
を書込むカード書込み装置も可能である。 This card processing device is not limited to a card reading device that reads data from a card, but can also be a card writing device that writes data to a card.
次に第7図乃至第9図を参照して再びカード1
の具体構成について説明する。尚、第7図、第8
図及び第9図は第5図のそれぞれ−′線上、
−′線上及び−′線上の断面図である。こ
のカード1は、カード基板1A及び1Bを接着剤
を用いて貼り合わせて構成している。このカード
基板1A,1Bは、ポリ塩化ビニル、ポリ塩化ビ
ニルアセテート等のプラスチツクシートから成る
カード基板1Bの上面には導電層13,14がプ
リント基板と同様に被着形成され、半導体回路3
が半田バンプ等を介してこの導電層13,14に
接続されている。11はこの半導体回路3を保護
するための保護板であつて、半導体回路3上に接
着されている。この保護板11は、エポキシ樹
脂、ガラスエポキシ樹脂等から成る。そしてこの
半導体回路3及び保護板11がカード基板1Aに
穿設された孔15内に配され、この孔15に樹脂
が充填されて半導体回路3及び保護板11がその
中に埋め込まれる。16は貫通導電体で、接続端
子(例えば接続端子T13を代表して示す)及び導
電層14間を接続する如くカード基板1A内に形
成されている。 Next, with reference to Figures 7 to 9, card 1 is displayed again.
The specific configuration will be explained. Furthermore, Figures 7 and 8
Figures 9 and 9 are on the -' line of Figure 5, respectively.
FIG. 3 is a cross-sectional view taken along the line -' and the line taken along the line -'. This card 1 is constructed by bonding card substrates 1A and 1B together using an adhesive. These card boards 1A and 1B have conductive layers 13 and 14 formed on the upper surface of the card board 1B made of a plastic sheet such as polyvinyl chloride and polyvinyl chloride acetate, in the same manner as a printed circuit board, and a semiconductor circuit 3.
are connected to the conductive layers 13 and 14 via solder bumps or the like. Reference numeral 11 denotes a protection plate for protecting the semiconductor circuit 3, and is bonded onto the semiconductor circuit 3. This protective plate 11 is made of epoxy resin, glass epoxy resin, or the like. The semiconductor circuit 3 and the protection plate 11 are placed in a hole 15 made in the card substrate 1A, and the hole 15 is filled with resin to embed the semiconductor circuit 3 and the protection plate 11 therein. Reference numeral 16 denotes a through conductor, which is formed in the card substrate 1A so as to connect between a connection terminal (for example, a connection terminal T 13 is shown as a representative) and the conductive layer 14.
第8図では接続端子T11,T12,T13が貫通導電
体16を介してカード基板1B上の導電層17,
18,19に接続されている。 In FIG. 8, the connection terminals T 11 , T 12 , T 13 are connected to the conductive layer 17 on the card board 1B via the through conductor 16.
18 and 19.
又、メモ部5は第9図に示す如くカード基板1
Aに設けたスリツトを通してその周縁部がカード
基板1A,1Bの間に挾み込まれて、メモ部5が
容易に離脱しないように成されている。 Further, the memo section 5 is attached to the card board 1 as shown in FIG.
The periphery of the memo portion 5 is inserted between the card substrates 1A and 1B through the slit provided at A, so that the memo portion 5 does not easily come off.
上述せる本考案に依れば、カード挿入時にはカ
ード及びカード処理装置の夫々電源電圧入力用及
び出力用接続端子がその夫々第1及び第2の複数
の接続端子のうちの残りの接続端子に比し、接続
開始時点が遅れ、而もカードの脱却時には接続終
了時点が早くなるものである。斯くして、カード
をカード処理装置に装着、脱却する時に、カード
の半導体回路が破損する虞はなくなる。 According to the present invention described above, when a card is inserted, the power supply voltage input and output connection terminals of the card and the card processing device, respectively, are compared to the remaining connection terminals among the first and second plurality of connection terminals. However, the connection start point is delayed, and when the card is removed, the connection end point is earlier. In this way, there is no possibility that the semiconductor circuit of the card will be damaged when the card is inserted into and removed from the card processing device.
第1図は本考案の一実施例を示す配置図、第2
図は第1図の断面図、第3図は本考案の他の実施
例の配置図、第4図は第3図の断面図、第5図は
本考案に用いられるカードの他の例を示す斜視
図、第6図は本考案装置の回路部を示すブロツク
線図、第7図、第8図及び第9図は第5図のカー
ドのそれぞれ−′線上、−′線上及び−
′線上の断面図である。
1はカード、2はカード処理装置、2Aはその
信号処理装置、T11〜T15は第1の複数の接続端
子、T21〜T25は第2の複数の接続端子、そのう
ちT15は電源電圧入力用接続端子、T25は電源電
圧出力用接続端子である。
Figure 1 is a layout diagram showing one embodiment of the present invention;
The figures are a sectional view of Fig. 1, Fig. 3 is a layout of another embodiment of the present invention, Fig. 4 is a sectional view of Fig. 3, and Fig. 5 is another example of the card used in the present invention. FIG. 6 is a block diagram showing the circuit section of the device of the present invention, and FIGS. 7, 8, and 9 are views of the card shown in FIG.
FIG. 1 is a card, 2 is a card processing device, 2A is its signal processing device, T 11 to T 15 are first plural connection terminals, T 21 to T 25 are second plural connection terminals, of which T 15 is a power supply Connection terminal for voltage input, T 25 is connection terminal for power supply voltage output.
Claims (1)
導体回路に接続された第1の複数の接続端子を具
備するカードと、該カードの上記第1の複数の接
続端子に接続されるように対応して設けられた第
2の複数の接続端子及び該第2の複数の接続端子
に接続された信号処理回路を具備するカード処理
装置とを有する上記カード式データ処理装置に於
いて、上記第1の複数の接続端子は電源電圧入力
用接続端子を含み、上記第2の複数の接続端子は
電源電圧出力用接続端子を含み、上記電源電圧入
力用及び出力用接続端子は上記第1及び第2の複
数の接続端子のうちの残りの接続端子に比し接続
開始時点が遅れるように配されて成るカード式デ
ータ処理装置。 A card comprising a semiconductor circuit including a data storage memory and a first plurality of connection terminals connected to the semiconductor circuit; and a card correspondingly provided to be connected to the first plurality of connection terminals of the card. and a card processing device comprising a second plurality of connection terminals connected to the second plurality of connection terminals and a signal processing circuit connected to the second plurality of connection terminals. The connection terminals include power supply voltage input connection terminals, the second plurality of connection terminals include power supply voltage output connection terminals, and the power supply voltage input and output connection terminals include the first and second plurality of connection terminals. A card-type data processing device in which the connection terminals are arranged so that the connection start time is delayed compared to the remaining connection terminals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4558082U JPS58150161U (en) | 1982-03-30 | 1982-03-30 | Card type data processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4558082U JPS58150161U (en) | 1982-03-30 | 1982-03-30 | Card type data processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58150161U JPS58150161U (en) | 1983-10-07 |
JPS622702Y2 true JPS622702Y2 (en) | 1987-01-22 |
Family
ID=30056593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4558082U Granted JPS58150161U (en) | 1982-03-30 | 1982-03-30 | Card type data processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58150161U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0690872B2 (en) * | 1986-08-18 | 1994-11-14 | 東京電気株式会社 | Memory card device |
-
1982
- 1982-03-30 JP JP4558082U patent/JPS58150161U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58150161U (en) | 1983-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6211696A (en) | Integrated circuit card | |
JPH0517268Y2 (en) | ||
JPS622702Y2 (en) | ||
JPS6239474Y2 (en) | ||
JPS61120454A (en) | Package of integrated circuit for data memory | |
JPH0524554Y2 (en) | ||
JPS6283196A (en) | Integrated circuit card | |
JP2618891B2 (en) | Memory cartridge | |
JPS6052639U (en) | photovoltaic device | |
JPH08190616A (en) | Ic card | |
JPH09116252A (en) | Mounting structure for integrated circuit device | |
JPS5995378U (en) | display panel | |
JPS5848097U (en) | memory package | |
JPS5953468U (en) | data card | |
JPS63236696A (en) | Ic card | |
JPS6020670U (en) | integrated circuit card | |
JPS6030054U (en) | Electronic component connection device | |
JPS5838180U (en) | LED display | |
JPS62268694A (en) | Ic card | |
JPS58155058U (en) | memory card | |
JPS63183892A (en) | Module for ic card | |
JPH0780381B2 (en) | Memory Cartridge | |
JPS59180299U (en) | memory module | |
JPS6057166U (en) | printed wiring board | |
JPS59127260U (en) | printed circuit board |