JPS6226565B2 - - Google Patents

Info

Publication number
JPS6226565B2
JPS6226565B2 JP14073080A JP14073080A JPS6226565B2 JP S6226565 B2 JPS6226565 B2 JP S6226565B2 JP 14073080 A JP14073080 A JP 14073080A JP 14073080 A JP14073080 A JP 14073080A JP S6226565 B2 JPS6226565 B2 JP S6226565B2
Authority
JP
Japan
Prior art keywords
ceramic block
dielectric ceramic
inner surfaces
facing
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14073080A
Other languages
Japanese (ja)
Other versions
JPS5764916A (en
Inventor
Harufumi Bandai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP14073080A priority Critical patent/JPS5764916A/en
Publication of JPS5764916A publication Critical patent/JPS5764916A/en
Publication of JPS6226565B2 publication Critical patent/JPS6226565B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は小型で大容量のセラミツクコンデン
サ、特に粒界絶縁形半導体セラミツクに適用する
のに好適なセラミツクコンデンサの製造方法に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a small-sized, large-capacity ceramic capacitor, particularly a ceramic capacitor suitable for application to grain-boundary insulated semiconductor ceramics.

(従来の技術) 第1図〜第3図はこの発明の従来例を説明する
のに好適なものである。
(Prior Art) FIGS. 1 to 3 are suitable for explaining a conventional example of the present invention.

つまり、第1図のものは偏平中空状のコンデン
サを示したものであり、偏平中空状の本体1は粒
界絶縁形半導体セラミツク、たとえばチタン酸バ
リウム系半導体セラミツク、あるいはチタン酸ス
トロンチウム系半導体セラミツクの結晶粒界を
Bi、Pb、Cu、Mnなどの金属酸化物で絶縁体化処
理したものである。そして、この本体1の内側
面、外側面に電極2,3をそれぞれ形成し、更に
リード線4,5を半田で接続固定したものであ
る、 また、第2図のものは第1図に示したコンデン
サを2個積み重ね、リード線6にて互いに並列接
続したものであり、同一部分については同一番号
に付しており、その他の詳細な説明は省略する。
In other words, the capacitor shown in FIG. 1 is a flat hollow capacitor, and the flat hollow main body 1 is made of grain boundary insulated semiconductor ceramic, such as barium titanate semiconductor ceramic or strontium titanate semiconductor ceramic. grain boundaries
It is made into an insulator using metal oxides such as Bi, Pb, Cu, and Mn. Electrodes 2 and 3 are formed on the inner and outer surfaces of the main body 1, respectively, and lead wires 4 and 5 are connected and fixed with solder.The one shown in Fig. 2 is shown in Fig. 1. Two capacitors are stacked on top of each other and connected in parallel to each other with lead wires 6. Identical parts are given the same numbers, and other detailed explanations will be omitted.

さらに、第3図のものは粒界絶縁形半導体セラ
ミツク7を波状とし、その両主表面に電極8,9
を形成したものである。
Furthermore, in the one shown in FIG. 3, the grain boundary insulated semiconductor ceramic 7 has a corrugated shape, and electrodes 8 and 9 are provided on both main surfaces.
was formed.

(従来技術の問題点) 上述した第1図〜第3図のものは、いずれも平
板状の粒界絶縁形半導体セラミツクコンデンサに
くらべて静電容量を2倍ないし4倍あるいはそれ
以上に増大せしめるためのものであるが、第1図
のものは静電容量が2倍になるだけであり、また
第2図のものは積み重ね個数を増やすと静電容量
を数倍にすることが可能となるが、大きな静電容
量とするには、各セラミツクコンデンサを並列接
続状態にする必要があり、構造的な制約を受ける
ことからその接続がむつかしく、実用化には不向
きなものである。
(Problems with the prior art) The capacitances shown in FIGS. 1 to 3 described above all increase the capacitance by 2 to 4 times or more compared to a flat grain-boundary insulated semiconductor ceramic capacitor. However, the capacitance of the capacitance shown in Figure 1 only doubles, and the capacitance of the capacitance of the capacitance shown in Figure 2 can be increased several times by increasing the number of stacks. However, in order to achieve a large capacitance, it is necessary to connect each ceramic capacitor in parallel, and this connection is difficult due to structural constraints, making it unsuitable for practical use.

さらに第3図のものは、焼成段階において成形
物が変形するという現象が見られ、実際には製造
が困難である。
Furthermore, in the case of the one shown in FIG. 3, there is a phenomenon in which the molded product is deformed during the firing stage, and it is actually difficult to manufacture.

上述した説明は粒界絶縁形半導体セラミツクコ
ンデンサについて行つたが、もちろん通常のセラ
ミツクコンデンサについても当て嵌まることはも
ちろんである。
Although the above explanation has been made regarding a grain boundary insulated semiconductor ceramic capacitor, it goes without saying that it also applies to ordinary ceramic capacitors.

(発明の目的) したがつて、この発明は上述した問題の発生し
ないセラミツクコンデンサを提供することを目的
とするものである。
(Object of the Invention) Therefore, it is an object of the present invention to provide a ceramic capacitor that does not suffer from the above-mentioned problems.

つまり、この発明は小型で大容量のセラミツク
コンデンサを製造する方法を提供するものであ
る。
In other words, the present invention provides a method for manufacturing a small-sized, large-capacity ceramic capacitor.

(実施例) 以下、この発明を図示した一実施例にもとづい
て説明する。
(Example) The present invention will be described below based on an illustrated example.

まず、第4図に示すように、誘電体セラミツク
ブロツク11を準備する。この誘電体セラミツク
ブロツク11は互いに向い合う外側面を有し、具
体的に立方体、直方体などの形状からなる。誘電
体セラミツクブロツク11には貫通孔12が形成
されている。この貫通孔12は互いに向かい合う
広い内側面13a,13bと互いに向かい合う狭
い内側面14a,14bとを有し、たとえば横断
面形状が長方形中空状からなる。また貫通孔12
は互いに隣り合う貫通孔12とは広い内側面13
a,13bの大部分が重なりあう位置関係にあ
り、かつ狭い内側面14a,14bが互いに重な
らないように交互に位置ずれする関係にあるよう
に形成されており、図示したものでは、互いに向
かい合う狭い内側面14a,14bの一端が誘電
体セラミツクブロツク11の外側面11a,11
bに交互に片寄る位置に形成されている。
First, as shown in FIG. 4, a dielectric ceramic block 11 is prepared. This dielectric ceramic block 11 has outer surfaces facing each other, and has a concrete shape such as a cube or a rectangular parallelepiped. A through hole 12 is formed in the dielectric ceramic block 11. The through hole 12 has wide inner surfaces 13a and 13b facing each other and narrow inner surfaces 14a and 14b facing each other, and has a hollow rectangular cross-sectional shape, for example. Also, the through hole 12
The through holes 12 that are adjacent to each other and the wide inner surface 13
The inner surfaces 14a and 14b are formed in such a way that most of the inner surfaces 14a and 13b overlap each other, and the narrow inner surfaces 14a and 14b are alternately shifted so that they do not overlap each other. One end of the inner surfaces 14a, 14b is the outer surface 11a, 11 of the dielectric ceramic block 11.
They are formed at positions alternately biased towards b.

このような構造の誘電体セラミツクブロツク1
1の好ましい製造方法としては、押し出し成形の
ときに貫通孔12を含めて成形すればよい。この
のち成形体を焼成することにより誘電体セラミツ
クブロツク11が得られる。また他の例として、
あらかじめ焼成した誘電体セラミツクブロツク1
1に貫通孔12を形成するようにしてもよい。
Dielectric ceramic block 1 with such structure
As a first preferred manufacturing method, the through holes 12 may be included during extrusion molding. Thereafter, the dielectric ceramic block 11 is obtained by firing the compact. As another example,
Pre-fired dielectric ceramic block 1
The through hole 12 may be formed in the hole 1.

さらに、誘電体セラミツクブロツク11を粒界
絶縁形セラミツクブロツクからなるものに構成す
るに当たつては、その一例として、磁器化した半
導体セラミツクブロツクに結晶粒界を絶縁体化す
るBi、Pb、Cu、Mnなどの金属または金属酸化物
を塗布、浸漬、真空蒸着などの手段で付与し、し
かるのち空気中で熱処理する方法が採られる。こ
れにより半導体セラミツクブロツクの結晶粒界が
絶縁体化され、誘電体セラミツクブロツクが構成
できる。なお、このような結晶粒界を縁体化処理
する段階は半導体セラミツクブロツクに貫通孔を
形成する工程の前後で行えばよい。できれば貫通
孔を形成したのちに絶縁体化処理を行えば、誘電
体セラミツクブロツクの内部まで確実に絶縁体化
処理が行える。また後述するジグザグ状の誘電体
セラミツクブロツクを構成したのちに絶縁体化処
理を行つてもよい。
Further, when configuring the dielectric ceramic block 11 to be a grain boundary insulated ceramic block, for example, Bi, Pb, Cu, etc., which insulates the grain boundaries of a porcelain semiconductor ceramic block, can be used. , Mn, or other metals or metal oxides are applied by coating, dipping, vacuum deposition, or the like, and then heat-treated in air. As a result, the crystal grain boundaries of the semiconductor ceramic block are made into insulators, and a dielectric ceramic block can be constructed. Incidentally, such a step of forming grain boundaries into an edge body may be performed before or after the step of forming through holes in the semiconductor ceramic block. If possible, if the insulating treatment is performed after forming the through holes, the insulating treatment can be performed reliably to the inside of the dielectric ceramic block. Further, after forming a zigzag dielectric ceramic block to be described later, an insulating treatment may be performed.

次いで、第5図に示すように、誘電体セラミツ
クブロツク11の端面11a,11b側に片寄ら
せた各貫通孔11の狭い内側面側14a,14b
を含めて、図示したものでは一点鎖線A,Bの個
所まで研磨などの手段で、誘電体セラミツクブロ
ツク11の端面11a,11bから切除する。こ
れにより、誘電体セラミツクブロツク11はジグ
ザグ状となる。
Next, as shown in FIG. 5, the narrow inner surfaces 14a and 14b of each through hole 11, which is biased toward the end surfaces 11a and 11b of the dielectric ceramic block 11, are
In the illustrated example, the dielectric ceramic block 11 is cut away from its end faces 11a and 11b by polishing or the like up to the points indicated by dashed-dotted lines A and B. As a result, the dielectric ceramic block 11 has a zigzag shape.

さらに、貫通孔12に当たる部分が溝状となつ
た部分、つまりジグザグ状部分の内側面12aお
よび誘電体セラミツクブロツク11を切除して現
われた側面11c,11dに対向電極15,16
を形成し、さらにこの対向電極15,16にリー
ド線17,18を半田で接続し、第6図に示すよ
うなセラミツクコンデンサを作成した。
Further, counter electrodes 15, 16 are provided on the inner surface 12a of the groove-shaped portion corresponding to the through hole 12, that is, the zigzag portion, and on the side surfaces 11c and 11d that appear by cutting out the dielectric ceramic block 11.
Further, lead wires 17 and 18 were connected to the opposing electrodes 15 and 16 by solder to produce a ceramic capacitor as shown in FIG.

このとき、電極の形成手段は限定されないが、
無電解メツキ法、真空蒸着法、イオンプレーテイ
ング法、スパツタリング法などの方法により形成
された電極については、不要な個所にも導電膜が
形成されるので、その部分の導電膜を除去するこ
とはもちろんである。
At this time, the means for forming the electrode is not limited, but
For electrodes formed by methods such as electroless plating, vacuum evaporation, ion plating, and sputtering, a conductive film is formed in unnecessary locations, so it is not recommended to remove the conductive film in those areas. Of course.

また、銀焼付け電極の場合には、電極形成個所
に銀ペーストを塗布し、焼付けることによつて形
成できる。
Further, in the case of a silver baked electrode, it can be formed by applying a silver paste to the electrode forming area and baking it.

電極の形成順序としては、上述したほか、第4
図に示した状態、つまり貫通孔12を形成したの
ちに電極を形成してもよい。このとき第5図に示
したように、一点鎖線A,Bの個所まで切除した
とき、切除して現われた側面11c,11dには
必要によりその後に電極を形成する。
In addition to the above-mentioned order, the order of forming the electrodes is as follows:
The electrodes may be formed in the state shown in the figure, that is, after the through holes 12 are formed. At this time, as shown in FIG. 5, when the portions indicated by dashed-dotted lines A and B are cut out, electrodes are subsequently formed on the side surfaces 11c and 11d that appear after the cutting, if necessary.

なお、電極は少なくともジグザグ状部分の内側
面12aにのみ形成してもよい。このとき誘電体
セラミツクブロツク11を切除して現われた側面
11c,11dに広範囲にわたつて、ジグザグ状
部分の内側面12aと接触するように、導電性接
着剤(図示せず)を形成しておき、そののちその
個所に半田付けを行つてリード線を接続するよう
にしてもよい。
Note that the electrode may be formed at least only on the inner surface 12a of the zigzag portion. At this time, a conductive adhesive (not shown) is applied over a wide area to the side surfaces 11c and 11d that are exposed by cutting out the dielectric ceramic block 11, so as to come into contact with the inner surface 12a of the zigzag portion. Then, the lead wire may be connected by soldering at that location.

さらに、第7図はこの発明の他の実施例を示し
たものである。図示したものにおいて、誘電体セ
ラミツクブロツク11には、複数の貫通孔12の
組が数組、ここでは破線で囲んだようにイ,ロ,
ハの組が構成されている。そして一点鎖線C,
D,E,Fに沿つて、つまり、隣り合う貫通孔1
2の交互に位置ずれしている狭い内側面側14
a,14bの一部を含めて切除し、上述した実施
例と同様にジグザグ状の誘電体セラミツクブロツ
クを作成する。こののちは上述した実施例と同様
に処理するため、詳細な説明は省略する。
Furthermore, FIG. 7 shows another embodiment of the present invention. In what is shown in the figure, the dielectric ceramic block 11 has several sets of a plurality of through holes 12;
This group consists of group H. And a dashed line C,
Along D, E, F, that is, adjacent through holes 1
2 alternately displaced narrow inner side 14
Parts a and 14b are cut out to produce a zigzag dielectric ceramic block in the same manner as in the above embodiment. Since the subsequent processing is the same as in the embodiment described above, detailed explanation will be omitted.

第8図〜第10図はこの発明方法により得られ
たセラミツクコンデンサの他の構成例を示したも
のである。第8図はセラミツクコンデンサの対向
電極15,16と電気接触するように導電性端子
19,20を接続したものである。また21は貫
通孔12に当たる部分の溝に充填した絶縁材であ
り、たとえば導電性端子19,20をカシメ固定
などにより接続する際のセラミツクコンデンサの
強度を向上させている。
8 to 10 show other structural examples of ceramic capacitors obtained by the method of this invention. In FIG. 8, conductive terminals 19 and 20 are connected to make electrical contact with opposing electrodes 15 and 16 of a ceramic capacitor. Further, 21 is an insulating material filled in the groove corresponding to the through hole 12, and improves the strength of the ceramic capacitor when, for example, the conductive terminals 19 and 20 are connected by caulking or the like.

第9図はセラミツクコンデンサをケース22に
収容し、さらに充填材23により封止したもの
で、機械的強度、耐湿性などを向上させたもので
ある。
FIG. 9 shows a ceramic capacitor housed in a case 22 and further sealed with a filler 23 to improve mechanical strength, moisture resistance, etc.

さらに第10図は第8図において示した導電性
端子19,20に代えて、貫通孔に当たる部分の
溝に挿入される櫛歯状の突起端子26,27を有
する導電性端子24,25を対向電極15,16
に電機接触させてセラミツクコンデンサに接続固
定したものである。
Furthermore, in place of the conductive terminals 19 and 20 shown in FIG. 8, FIG. 10 shows conductive terminals 24 and 25 having comb-like protruding terminals 26 and 27 that are inserted into the grooves corresponding to the through holes. Electrodes 15, 16
It is connected and fixed to a ceramic capacitor by making electrical contact with the capacitor.

(効果) 以上の実施例から明らかなように、この発明に
よれば、誘電体セラミツクブロツクに貫通孔を形
成し、この貫通孔の一部を含めて切除することに
よりジグザグ状の誘電体セラミツクブロツクを作
成し、さらに容量取り出し電極を形成するという
ものであり、成形段階あるいは焼成後の加工時
に、貫通孔を所定形状、所定位置に形成するこ
と、および誘電体セラミツクブロツクを所定位置
で切除するだけで、大容量の得られるセラミツク
コンデンサを製造することができ、従来にくらべ
て数倍もの容量が得られるという効果を有するも
のである。特に大容量の得られる粒界絶縁形半導
体セラミツクコンデンサに適用して好適なもので
ある。
(Effects) As is clear from the above embodiments, according to the present invention, a zigzag-shaped dielectric ceramic block is formed by forming a through hole in a dielectric ceramic block and cutting out a part of the through hole. The process involves creating a through hole in a predetermined shape and position, and cutting out a dielectric ceramic block at a predetermined position during the molding stage or processing after firing. Therefore, it is possible to manufacture a ceramic capacitor with a large capacity, and the effect is that the capacity can be several times larger than that of the conventional method. It is particularly suitable for application to grain-boundary insulated semiconductor ceramic capacitors that provide a large capacity.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第3図はこの発明の従来例を示すセラ
ミツクコンデンサであり、第1図は偏平中空状の
コンデンサの斜視図、第2図は同じく偏平中空状
のコンデンサを2個積み重ねた状態の斜視図、第
3図は波状のコンデンサの斜視図、第4図〜第6
図はこの発明にかかる製造方法を実施する各工程
における斜視図、第7図はこの発明の他の実施例
のうち誘電体セラミツクブロツクの斜視図、第8
図〜第10図はこの発明方法により得られたセラ
ミツクコンデンサの他の構成例を示した一部断面
図である。 11は、誘電体セラミツクブロツク、12は、
貫通孔、12aは、ジグザグ状部分の側面、13
a,13bは、互いに向かい合う広い内側面、1
4a,14bは、互いに向かい合う狭い内側面、
15,16は、電極、17,18は、リード線。
Figures 1 to 3 show ceramic capacitors as conventional examples of the present invention. Figure 1 is a perspective view of a flat hollow capacitor, and Figure 2 is a perspective view of two flat hollow capacitors stacked together. Perspective view, Figure 3 is a perspective view of a wavy capacitor, Figures 4 to 6
The figures are perspective views of each step of carrying out the manufacturing method according to the present invention, FIG. 7 is a perspective view of a dielectric ceramic block of another embodiment of the present invention, and FIG.
Figures 1 to 10 are partial cross-sectional views showing other structural examples of ceramic capacitors obtained by the method of the present invention. 11 is a dielectric ceramic block; 12 is a dielectric ceramic block;
The through hole 12a is the side surface of the zigzag portion, 13
a, 13b are wide inner surfaces facing each other, 1
4a and 14b are narrow inner surfaces facing each other;
15 and 16 are electrodes, and 17 and 18 are lead wires.

Claims (1)

【特許請求の範囲】 1 互いに向い合う外側面を有する立方体または
直方体形状の誘電体セラミツクブロツク11を準
備する工程と、 互いに向かい合う広い内側面13a,13bと
互いに向い合う狭い内側面14a,14bを有す
る貫通孔12を、隣り合う貫通孔12とは広い内
側面13a,13bの大部分が重なり合うととも
に狭い内側面14a,14bが交互に位置ずれす
る関係にあるように前記誘電体セラミツクブロツ
ク11に形成する工程と、 前記貫通孔12のうち隣り合う貫通孔12とは
重なつていない狭い内側面14a,14bの一部
を含めて誘電体セラミツクブロツク11を切除
し、前記誘電体セラミツクブロツク11をジグザ
グ状に形成する工程と、 ジグザグ状となつた誘電体セラミツクブロツク
11の少なくともジグザグ状部分の側面12aに
対向電極15,16を形成する工程と、 からなることを特徴とするセラミツクコンデンサ
の製造方法。 2 前記誘電体セラミツクブロツク11は粒界絶
縁形半導体セラミツクよりなる特許請求の範囲第
1項記載のセラミツクコンデンサの製造方法。 3 前記互いに向かい合う広い内側面13a,1
3bと互いに向かい合う狭い内側面14a,14
bを有する貫通孔12は横断面形状が長方形中空
状からなる特許請求の範囲第1項記載のセラミツ
クコンデンサの製造方法。
[Claims] 1. A step of preparing a cubic or rectangular parallelepiped dielectric ceramic block 11 having outer surfaces facing each other, and having wide inner surfaces 13a, 13b facing each other and narrow inner surfaces 14a, 14b facing each other. The through holes 12 are formed in the dielectric ceramic block 11 so that the wide inner surfaces 13a and 13b of adjacent through holes 12 mostly overlap and the narrow inner surfaces 14a and 14b are alternately displaced. The dielectric ceramic block 11 is cut out including a part of the narrow inner surfaces 14a and 14b of the through holes 12 that do not overlap with adjacent through holes 12, and the dielectric ceramic block 11 is shaped into a zigzag shape. 1. A method for manufacturing a ceramic capacitor comprising the steps of: forming counter electrodes 15 and 16 on at least the side surface 12a of the zigzag portion of the dielectric ceramic block 11 having a zigzag shape. 2. The method of manufacturing a ceramic capacitor according to claim 1, wherein the dielectric ceramic block 11 is made of grain boundary insulated semiconductor ceramic. 3. The wide inner surfaces 13a, 1 facing each other
3b and narrow inner surfaces 14a, 14 facing each other.
2. The method of manufacturing a ceramic capacitor according to claim 1, wherein the through hole 12 having the shape b has a hollow rectangular cross-sectional shape.
JP14073080A 1980-10-07 1980-10-07 Ceramic condenser Granted JPS5764916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14073080A JPS5764916A (en) 1980-10-07 1980-10-07 Ceramic condenser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14073080A JPS5764916A (en) 1980-10-07 1980-10-07 Ceramic condenser

Publications (2)

Publication Number Publication Date
JPS5764916A JPS5764916A (en) 1982-04-20
JPS6226565B2 true JPS6226565B2 (en) 1987-06-09

Family

ID=15275370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14073080A Granted JPS5764916A (en) 1980-10-07 1980-10-07 Ceramic condenser

Country Status (1)

Country Link
JP (1) JPS5764916A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289267A (en) * 1987-05-20 1988-11-25 Yanmar Diesel Engine Co Ltd Installation structure of ignition coil in spark ignition engine
JPH0222651U (en) * 1988-07-29 1990-02-15
JPH02132859U (en) * 1989-04-10 1990-11-05

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072034A (en) * 2002-08-09 2004-03-04 Toppan Printing Co Ltd Capacitor, interposer or printed circuit board incorporating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289267A (en) * 1987-05-20 1988-11-25 Yanmar Diesel Engine Co Ltd Installation structure of ignition coil in spark ignition engine
JPH0222651U (en) * 1988-07-29 1990-02-15
JPH02132859U (en) * 1989-04-10 1990-11-05

Also Published As

Publication number Publication date
JPS5764916A (en) 1982-04-20

Similar Documents

Publication Publication Date Title
US4322698A (en) Laminated electronic parts and process for making the same
US5523645A (en) Electrostrictive effect element and methods of producing the same
JPS59144116A (en) Reduced reoxidized semiconductor porcelain condenser
US3740624A (en) Monolithic capacitor having corner internal electrode terminations
JP7081550B2 (en) Multilayer ceramic electronic components
JP4095961B2 (en) Electrical multilayer element
JPH07272975A (en) Composite capacitor
JPS5923458B2 (en) composite parts
US4475967A (en) Method of making a ceramic capacitor
JPS6226565B2 (en)
US4356608A (en) Method for the manufacture of layer capacitors
JPS6129133B2 (en)
JP2624849B2 (en) Manufacturing method of multilayer capacitor
JPS636121B2 (en)
JPS6129526B2 (en)
JPH0420245B2 (en)
JPS6311699Y2 (en)
JPS6055976B2 (en) Manufacturing method of semiconductor grain boundary insulated multilayer ceramic capacitor
JPS6262447B2 (en)
JPS6311700Y2 (en)
JPS6228740Y2 (en)
JPS6231108A (en) Ceramic capacitor
JPS5933247B2 (en) Laminated composite parts
JPH01302714A (en) High-voltage ceramic capacitor
JPS6221257B2 (en)