JPS62264709A - Detection circuit for automatic gain control - Google Patents

Detection circuit for automatic gain control

Info

Publication number
JPS62264709A
JPS62264709A JP7168387A JP7168387A JPS62264709A JP S62264709 A JPS62264709 A JP S62264709A JP 7168387 A JP7168387 A JP 7168387A JP 7168387 A JP7168387 A JP 7168387A JP S62264709 A JPS62264709 A JP S62264709A
Authority
JP
Japan
Prior art keywords
transistors
input signal
voltage
transistor
vin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7168387A
Other languages
Japanese (ja)
Other versions
JPH0720035B2 (en
Inventor
Joji Maeda
前田 丞治
Kazuo Hasegawa
和夫 長谷川
Yasutoku Miyahara
泰徳 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/844,608 external-priority patent/US4724337A/en
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPS62264709A publication Critical patent/JPS62264709A/en
Publication of JPH0720035B2 publication Critical patent/JPH0720035B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Television Receiver Circuits (AREA)

Abstract

PURPOSE:To eliminate the temperature fluctuation and to attain a large amplitude input by adding outputs of two sets of differential amplifiers receiving signals of opposite phase to each other and making a supply current to the amplifiers and the input signal both proportional to temperature. CONSTITUTION:Transistors Q21-Q24 are constituted in such a way that two sets of the differential amplifiers share output resistors. The phase of a signal Vin1 inputted to one set and the phase of a signal Vin2 inputted to the other set are opposite to each other. Since an output voltage appearing at terminals 12A, 12B is proportional to a full wave rectifier voltage of the input Vin, the voltage is used as an AGC output signal through a low-pass filter. In making the input signal Vin and a supply current Iee proportional to the absolute temperature, the temperature fluctuation of the mutual conductance of the differential amplifiers is compensated. Further, the amplitude of the input signal is increased more than that using a conventional double balanced type multiplier.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は自動利得制御用検波回路に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a detection circuit for automatic gain control.

(従来の技術) 従来、自動利得制御用検波回路(以下、AGC険波険路
回路う)として、例えば第7図に示すような回路が知ら
れている。この従来AGC検波回路は周知の二重平衡型
乗算器によって構成されている。
(Prior Art) Conventionally, a circuit as shown in FIG. 7, for example, is known as an automatic gain control detection circuit (hereinafter referred to as AGC rough circuit). This conventional AGC detection circuit is composed of a well-known double balanced multiplier.

この二重平衡型乗算器は第一、第二及び第三の差動アン
プD1. I)2.D3から成るものでめる。
This double balanced multiplier includes first, second and third differential amplifiers D1. I)2. It consists of D3.

第二及び第三差動アンプD2.D3はそれぞれ第−差動
アンプD1の二つの電流路に直列に接続されている。第
一差動アンプD1を情成するトランジスタQ1及びQ2
のベースは夫々人力堵子11A。
Second and third differential amplifier D2. D3 are connected in series to two current paths of the -th differential amplifier D1, respectively. Transistors Q1 and Q2 forming the first differential amplifier D1
The base is Toshi Jinriki 11A.

11Bに接続されている。第二差動7ンブD2を情成す
るトランジスタQ3及びQ4のコレクタは夫々出力連子
12へ、123に接続されている。ま1こ、第三差動ア
ンプD3を構成するトランジスタQ5及びC6のコレク
タも夫々出力端子12A、12Bに接続されている。
11B. The collectors of the transistors Q3 and Q4 forming the second differential amplifier D2 are connected to the output links 12 and 123, respectively. Furthermore, the collectors of transistors Q5 and C6 constituting the third differential amplifier D3 are also connected to the output terminals 12A and 12B, respectively.

第一基準電圧Vlが第一基準電圧源Elから抵抗R3を
介してトランジスタQ4及びC5のベースに印加される
。第二基準電圧Vlは第二基準電圧源E2から抵抗R4
を介してトランジスタQ3及びC6のベースに印加され
る。また、駆動電圧V3が駆動電圧源E3から抵抗R1
を介してトランジスタQ3及びC5のコレクタへ印加さ
れ、且つ抵抗R2を介してトランジスタQ4及びC6の
コレクタへも印加される。トランジスタQ1のベースは
キャパシタC1を介してトランジスタQ3及びC6のベ
ースに接続され、他方トランジスタQ2のベースはキャ
パシタC2を介してトランジスタQ4及びC5のベース
に接続されている。
A first reference voltage Vl is applied from a first reference voltage source El to the bases of transistors Q4 and C5 via a resistor R3. The second reference voltage Vl is connected to the resistor R4 from the second reference voltage source E2.
to the bases of transistors Q3 and C6. Further, the drive voltage V3 is supplied from the drive voltage source E3 to the resistor R1.
is applied to the collectors of transistors Q3 and C5 via resistor R2, and is also applied to the collectors of transistors Q4 and C6 via resistor R2. The base of transistor Q1 is connected to the bases of transistors Q3 and C6 via capacitor C1, while the base of transistor Q2 is connected to the bases of transistors Q4 and C5 via capacitor C2.

AGC検波出力vou tはトランジスタQ3及びC5
のコレクタ同士の接続点とトランジスタQ4及びC5の
コレクタ同士の接続点との間、即ち出力端子12A及び
123間から得られる。トランジスタQ1及びC2のエ
ミッタ同士の接続点は電流源13に接続されている。
AGC detection output vout is transmitted by transistors Q3 and C5.
and the connection point between the collectors of transistors Q4 and C5, that is, between the output terminals 12A and 123. A connection point between the emitters of transistors Q1 and C2 is connected to a current source 13.

上記の回路において、各トランジスタQ1〜Qeのコレ
クタ電流IO1〜Cceは、入力信号電圧をvan 、
電流源13の電流をIceとおくと、以下のようにあら
れされる。(Vtはトランジスタのサーマル電圧) (1)〜(6)式から、 AGC出力電圧Vou tは、出力端子12A、 12
B間に接続される負荷回路12の負荷抵抗をR1とする
と、次のように必られぜる。
In the above circuit, the collector currents IO1 to Cce of each transistor Q1 to Qe have input signal voltages van,
Letting the current of the current source 13 be Ice, it is generated as follows. (Vt is the thermal voltage of the transistor) From equations (1) to (6), the AGC output voltage Vout is the output terminal 12A, 12
Assuming that the load resistance of the load circuit 12 connected between B and B is R1, the following is required.

(以下余白) vout−R1・1out−81・((Icaふ”C5
)−(+。e+ ’c4)〕讃R1・ ([Ic3− 
ICら)−(IC4+1c5))−R1・I  ・(t
anh(Vin/2 vt ))       ・−−
−−−mle ここで、Vin <Ttならば Vout−ルー ・(Vin/2 Vl2      
・・・・・・(12)e となる。
(Left below) vout-R1・1out-81・((Icafu”C5
)−(+.e+ 'c4)] San R1・ ([Ic3−
IC et al.)-(IC4+1c5))-R1・I・(t
anh(Vin/2vt)) ・---
---mle Here, if Vin < Tt, Vout-ru ・(Vin/2 Vl2
......(12) e.

ここで、入力信号電圧Vinをその瞬時値vo sin
ω↑におきかえると、 (以下余白) このAGC出力電圧vou tを低域通過フィルタ(図
示せず)を介して取出すものとすると、以下のようにな
る。
Here, the input signal voltage Vin is expressed as its instantaneous value vo sin
If it is replaced by ω↑ (blank space below), then if this AGC output voltage vout is taken out via a low-pass filter (not shown), the following will be obtained.

vout−」−RI 1  (=12dt27r   
 ee     2Vt 上記のように、従来のAGC検波器は、入力信号系幅値
■0の2乗に比例し、且つトランジスタのサーマル電圧
Vtの2乗に反比例した直流のAGC出力電圧vou 
tを得ることが理解できる。
vout-”-RI 1 (=12dt27r
ee 2Vt As mentioned above, the conventional AGC detector has a DC AGC output voltage vou that is proportional to the input signal system width value ■0 squared and inversely proportional to the square of the transistor thermal voltage Vt.
It can be understood that t can be obtained.

(発明が解決しようとする問題点) 上記した如〈従来のAGC検波器は、1 / V t2
に比例したAGC出力電圧vou tを得る。トランジ
スタのサーマル電圧Vtは、Vt =kT/Q  (k
 :ホルツマン定数、q:電子電荷、T;絶対温度)で
与えられる。従って、AGC出力電圧VOLI tは、
絶対温度Tの2乗に反比例し、温度変動によって大幅な
変動を受けることになる。しかもAGC出乃電圧V。
(Problems to be Solved by the Invention) As mentioned above, the conventional AGC detector has 1/V t2
Obtain the AGC output voltage vout proportional to . The thermal voltage Vt of the transistor is Vt = kT/Q (k
: Holtzmann constant, q: electronic charge, T: absolute temperature). Therefore, the AGC output voltage VOLI t is
It is inversely proportional to the square of the absolute temperature T, and is subject to significant fluctuations due to temperature fluctuations. Moreover, the AGC output voltage is V.

utのDC電位は高くなり、出力系幅が容易にその最大
値で飽和する。
The DC potential of ut becomes high, and the output system width easily saturates at its maximum value.

このような問題を解決する手段として、例えば電流源1
3の電流Iceが絶対温度下に比例するようにし、上記
AGC出力電圧vou tの変動を補償せんとする試ろ
みがなされている。
As a means to solve such problems, for example, current source 1
An attempt has been made to make the current Ice of 3 proportional to the absolute temperature to compensate for the variation in the AGC output voltage vout.

絶対温度下に比例した出力電流を持つ電流源の例として
は、たとえば第8図に示す回路がある。
An example of a current source having an output current proportional to the absolute temperature is the circuit shown in FIG. 8, for example.

第8図において、トランジスタQ11.Q13は、同一
サイズのトランジスタでおり、各々のエミッタは抵抗R
11,R13を介して接地されるっまた、トランジスタ
Q12は、トランジスタQ11.Q13に比べてN倍の
エミッタサイズを持つトランジスタである。トランジス
タQ12のエミッタは抵抗R12を介してトランジスタ
Q11のエミッタに接続される。トランジスタQ14.
 Q15. Qle及び抵抗R14゜R15はカレント
ミラー回路を構成し、トランジスタQ11.Q12のコ
レクタに夫々等しい電流Ioを流す。また、トランジス
タQ17. Q18. Qle及び抵抗R16〜R20
はスタータ回路を構成している。
In FIG. 8, transistor Q11. Q13 are transistors of the same size, each emitter connected to a resistor R
11, R13, and transistor Q12 is grounded via transistors Q11.11 and R13. This transistor has an emitter size N times larger than Q13. The emitter of transistor Q12 is connected to the emitter of transistor Q11 via resistor R12. Transistor Q14.
Q15. Qle and resistors R14°R15 constitute a current mirror circuit, and transistors Q11. An equal current Io is applied to the collectors of Q12. Also, transistor Q17. Q18. Qle and resistance R16 to R20
constitutes a starter circuit.

ここで、Vbe11 、 Vbe12及びVbe13ヲ
トランシスタQ11.Q12及びQ13のベース・ニミ
ツタ間電圧とし、I2をトランジスタQ11.Q13の
逆方向飽和電流値とすると、Vbcll 、 Vbe1
2及びVbe13は夫々、 ’bei1− Vbe12”” 12      ””
””・(15)v   −V   −Vt−un (I
o/Is)     −・−−−−・−(16)beH
be+3 V   −Vt−、Qn  (Do/(N Is)〕−
・−−−−−−IA71e12 とあられせる。
Here, Vbe11, Vbe12 and Vbe13 are connected to transistors Q11. The voltage between the bases and the terminals of Q12 and Q13 is taken as the voltage between the bases of Q12 and Q13, and I2 is the voltage between the transistors Q11. Assuming the reverse saturation current value of Q13, Vbcll, Vbe1
2 and Vbe13 are respectively 'bei1- Vbe12"" 12 ""
””・(15)v −V −Vt−un (I
o/Is) −・−−−・−(16)beH
be+3 V −Vt−, Qn (Do/(N Is))]−
・----IA71e12 Hail.

(15)〜(17)式から が得られる。(16)式から、R11,R13ての′上
位降下は等しく、また、β>>Qであるからトランジス
タQ13を流れる出力電流Ice(t)は次式で与えら
れろ。
(15) to (17) can be obtained from equations (15) to (17). From equation (16), since the upper drops of R11 and R13 are equal and β>>Q, the output current Ice(t) flowing through transistor Q13 is given by the following equation.

R13・Ie、(El k Itll・(2・Io )
攻に、 ■、 =kT/qを代入すると、 となる。
R13・Ie, (El k Itll・(2・Io)
By substituting ① and =kT/q into the attack, we get .

よって、上記の回路により、絶対温度Tに比例した出力
電流Ice(t)をトランジスタQ13のコレクタに得
られる。
Therefore, with the above circuit, an output current Ice(t) proportional to the absolute temperature T can be obtained at the collector of the transistor Q13.

上記の電流源を利用すると、AGC検波器は温度変動に
よる影響を下に比例する次元にまで低減できる。しかし
、依然として温度変動に基因する変動は残ることになる
。つまり、上記の電流源では、T2に比例する電流出力
を得られないからでおる。
Using the above current source, the AGC detector can reduce the effects of temperature fluctuations to a downwardly proportional dimension. However, fluctuations due to temperature fluctuations will still remain. In other words, this is because the above current source cannot obtain a current output proportional to T2.

温度による影響を更に低減する方法として第7図の差動
回路D2及びD3をスイッチ動作させることが考えられ
る。この場合は、(14)式は次のようにあられぜる。
One possible method for further reducing the influence of temperature is to switch the differential circuits D2 and D3 shown in FIG. 7. In this case, equation (14) appears as follows.

このようにすると、温度変動の影響をAGC出力電圧V
ou tが下に比例するまでに低減できる。
In this way, the influence of temperature fluctuation can be reduced to the AGC output voltage V
It can be reduced to the point where out is proportional to the bottom.

しかしながら、差動回路D2.D3を完全にスイッチ動
作させるには、入力信@ l/ i nに完全に同期し
た大振幅のスイッチング信号を作る必要がある。そのた
めに、例えば位相ロックドループ(PLL)回路が必要
となり、全体の回路を複雑化することになる。比較的簡
単に上記スイッチング信号を得る手段の例として、切回
路を付加して入力信号を増幅することが考えられる。し
かし、スイッチング信号と入力信N Vi n間で位相
ずれを生じやすく、従ってAGC出力゛電圧vou t
に誤りが生じる。この場合は、特に高周波域でその誤り
が増大する。また、入力信号Vinとスイッチング信号
との直流レベルを適切に維持するために、多くのレベル
シフト回路が必要となるが、これらレベルシフト回路で
かえって温度変動の影響を受ける結果となる。
However, the differential circuit D2. To completely switch D3, it is necessary to create a large-amplitude switching signal that is completely synchronized with the input signal @l/in. For this purpose, for example, a phase-locked loop (PLL) circuit is required, which complicates the overall circuit. As an example of a means for relatively easily obtaining the switching signal, it is possible to add a cut-off circuit to amplify the input signal. However, it is easy to cause a phase shift between the switching signal and the input signal N Vin, and therefore the AGC output voltage vout
Errors occur. In this case, the error increases particularly in the high frequency range. Further, in order to maintain appropriate DC levels of the input signal Vin and the switching signal, many level shift circuits are required, but these level shift circuits are instead affected by temperature fluctuations.

その他に温度変動の影響を低減する手段として、トラン
ジスタ01〜Q6の各エミッタにサーマル電圧Vtを充
分無視できるようになる程度の大きさの抵抗を接続する
方法もめる。
In addition, as a means to reduce the influence of temperature fluctuations, a method is also proposed in which a resistor of a size such that the thermal voltage Vt can be sufficiently ignored is connected to each emitter of the transistors 01 to Q6.

それらの抵抗値をReとすると、 Re >>2Vt / Iceのときに、AGC出力電
圧Vou tは、 となる。この式を満たすためには、上記条件R6>> 
2 Vt / leeが必要である。例えば、Ice=
 1 mA、 Vt =26mV (T= 300’に
)ノ場合に2t / Iee≦0.01 ReがVtを
無視できる条件と仮定する。この場合は、Re≧5.2
にΩの条件が必要となる。しかしながら入力信号Vin
 =0.5Vにおいて、VOUt= 0.1Vを得るた
めには、第7図の回路ではR1= 4.32 kΩでよ
いのに対し、Re = 5.2にΩを加えた場合では、
R1=86、5 kΩが必要となってしまう。また、こ
の場合、Ice−1mAの値で考えて、第7図の回路で
は各抵抗R1,R2の電圧降下が2.16Vにしかすぎ
ないのに、Re = 5.2にΩを付加した場合では、
それが47Vにも達する。ざらまた、1〜ランジスタの
飽和条件等を加味すると、必要な電源電圧は第7図の回
路ではせいぜい8V程度でよいの対して、Re = 5
.2kGを付加した場合には55Vもの電源電圧を必要
とする。従って、トランジスタのエミッタに抵抗を接続
する手段は温度変動の影響を低減する手段として実用的
ではない。
Letting their resistance values be Re, when Re >> 2Vt/Ice, the AGC output voltage Vout is as follows. In order to satisfy this formula, the above condition R6>>
2 Vt/lee is required. For example, Ice=
1 mA, Vt = 26 mV (at T = 300'), it is assumed that 2t/Iee≦0.01 Re is a condition where Vt can be ignored. In this case, Re≧5.2
requires a condition of Ω. However, the input signal Vin
= 0.5V, in order to obtain VOUT = 0.1V, R1 = 4.32 kΩ is sufficient in the circuit of Fig. 7, whereas when Ω is added to Re = 5.2,
R1=86, 5 kΩ is required. Also, in this case, considering the value of Ice-1mA, in the circuit of Figure 7, the voltage drop across each resistor R1 and R2 is only 2.16V, but if Ω is added to Re = 5.2. So,
It reaches as much as 47V. Also, taking into consideration the saturation conditions of the transistors etc., the required power supply voltage is only about 8V at most in the circuit of Fig. 7, whereas Re = 5.
.. If 2kG is added, a power supply voltage of 55V is required. Therefore, the means of connecting a resistor to the emitter of a transistor is not practical as a means of reducing the influence of temperature fluctuations.

以上説明したように、従来のAGC検波器においては、
温度変動による悪影響を回避する充分な対策が得られず
、高精度で使用範囲の広いものが得られていない。また
、温度変動による悪影響を回避する対策は部分的には可
能であるが、かえって回路の複雑化、消費電力の増大、
必要電源電圧の増加等の問題が生じ、かえって使用範囲
をぜばめる結果となっている。
As explained above, in the conventional AGC detector,
Sufficient measures to avoid the adverse effects of temperature fluctuations have not been obtained, and products with high precision and a wide range of use have not been obtained. In addition, although it is possible to partially avoid the negative effects of temperature fluctuations, this only increases the complexity of the circuit, increases power consumption, and
Problems such as an increase in the required power supply voltage arise, and the range of use is rather narrowed.

この発明は上記の事情に鑑みてなされたもので、入出力
信号の振幅(直に関する制限が少なく、入力信号の周波
数が高くても十分動作し、高精度で温度変動による出力
信号の変動を簡単に補償し、消費電力も少なく、低電圧
動作も可能であり、IC化に適した簡単な構成の自動利
得制御用検波回路を提供することを目的とする。
This invention was made in view of the above circumstances, and has few restrictions on the amplitude (direction) of input/output signals, can operate satisfactorily even at high input signal frequencies, and has high accuracy, making it easy to eliminate fluctuations in output signals due to temperature fluctuations. It is an object of the present invention to provide a detection circuit for automatic gain control, which has a simple configuration suitable for IC implementation, has low power consumption, is capable of low voltage operation, and has low power consumption.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) この発明は、例えば第1図に示すようにトランジスタQ
21.Q22のグループと023.Q24のグループと
を差動形式で電流源13に接続し、一方のグループのト
ランジスタQ21.Q22のベースには共通に直流電圧
V2を供給し、他方のグループのトランジスタQ23.
Q24の各ベースには第6図に示すような入力信号処理
回路によって互いに逆位相の絶対温度下に比例した振幅
を持つ入力信号を供給し、且つ第8図に示すような電流
源13によって絶対温度に比例した電流を前記各トラン
ジスタ021〜Q24のエミッタに供給する構成として
、コレクタから出力を得るようにしたものて゛ある。
(Means for Solving the Problems) The present invention, for example, as shown in FIG.
21. Q22 group and 023. The transistors Q21 . A DC voltage V2 is commonly supplied to the bases of transistors Q23 .
Each base of Q24 is supplied with an input signal having an amplitude proportional to the absolute temperature in opposite phases to each other by an input signal processing circuit as shown in FIG. There is a configuration in which a current proportional to temperature is supplied to the emitter of each of the transistors 021 to Q24, and the output is obtained from the collector.

(作 用) 上記構成において、入力信号Vinと電流源13の電流
Ieeとが共に絶対温度下に比例し、互いに相殺する結
果、各トランジスタ021〜Q24の相互コンダクタン
スgm1〜gm4が温度係数を持たなくなって温度変動
の影響を受けないAGC出力電圧を得ることができる。
(Function) In the above configuration, the input signal Vin and the current Iee of the current source 13 are both proportional to the absolute temperature and cancel each other out, so that the mutual conductances gm1 to gm4 of the transistors 021 to Q24 no longer have a temperature coefficient. It is possible to obtain an AGC output voltage that is not affected by temperature fluctuations.

(発明の実施例〕 以下この発明の実施例を図面第1図乃至第6図を参照し
て説明する。なお、説明を簡単にするため、各図面を通
じて同一あるいは同等な回路要素には同一の符号や記号
を用いている。
(Embodiments of the Invention) Embodiments of the invention will be described below with reference to drawings 1 to 6. In order to simplify the explanation, the same or equivalent circuit elements will be referred to throughout the drawings. It uses signs and symbols.

第1図はこの発明の一実施例でおり、駆動電力源E3は
、抵抗R21を介してトランジスタQ21゜Q22のコ
レクタに接続され、また抵抗R22を介してトランジス
タQ23.Q24のコレクタに接続され各トランジスタ
Q21乃至Q24に駆動電圧■3を印加する。トランジ
スタQ21.Q22のベースには、基準電圧源E2が接
続され、電圧V2が印加される。トランジスタQ23及
びQ24のベースは夫々、入力信号源に接続される入力
端子11A及び11Bに接続される。また、トランジス
タQ 21 、  Q 22 。
FIG. 1 shows an embodiment of the present invention, in which a driving power source E3 is connected to the collectors of transistors Q21, Q22 through a resistor R21, and to the collectors of transistors Q23.Q22 through a resistor R22. It is connected to the collector of Q24 and applies a driving voltage 3 to each transistor Q21 to Q24. Transistor Q21. A reference voltage source E2 is connected to the base of Q22, and a voltage V2 is applied thereto. The bases of transistors Q23 and Q24 are connected to input terminals 11A and 11B, respectively, which are connected to input signal sources. Also, transistors Q 21 and Q 22 .

Q23.Q24の各エミッタは共通接続され、且つ定電
流源13を介して接地電位源Gに接続される。すなわち
、トランジスタQ21及びQ22の各コレクタ・エミッ
タ通路が互いに並列に接続され、トランジスタQ23及
びQ24の各コレクタ・エミッタ通路が互いに並列に接
続される。また、トランジスタQ21及びQ22の各ベ
ースは共に基Q電圧源E2に接続され、トランジスタQ
23及びQ24の各ベースは入力信号源11の両端に接
続される。そしてAGC出力電圧vou tはトランジ
スタQ21及びQ22のコレクタ同士の接続点とトラン
ジスタQ23及びQ24のコレクタ同士の接続点との間
から得られる。
Q23. The respective emitters of Q24 are connected in common and are connected to a ground potential source G via a constant current source 13. That is, the collector-emitter paths of transistors Q21 and Q22 are connected in parallel with each other, and the collector-emitter paths of transistors Q23 and Q24 are connected in parallel with each other. Further, the bases of transistors Q21 and Q22 are both connected to base Q voltage source E2, and transistor Q
The bases of 23 and Q24 are connected to both ends of the input signal source 11. The AGC output voltage vout is obtained between the connection point between the collectors of transistors Q21 and Q22 and the connection point between the collectors of transistors Q23 and Q24.

実際の回路設計では、トランジスタQ21及びQ22が
一1固のマルチベース・トランジスタQm1の形ちで作
成され、トランジスタQ23及びQ24も他の一周のマ
ルチベース・トランジスタQ−2の形ちで作成される。
In the actual circuit design, transistors Q21 and Q22 are created in the form of a single-circuit multibase transistor Qm1, and transistors Q23 and Q24 are also created in the form of another single-circuit multibase transistor Q-2. .

そして一方のマルベース・トランジスタQ+111の両
ベースは基準電圧源E2に接続され、他方のマルチベー
ス・トランジスタQ−aの両ベースは夫々入力端子11
A、IIBに接続される。
Both bases of one multi-base transistor Q+111 are connected to the reference voltage source E2, and both bases of the other multi-base transistor Q-a are connected to the input terminal 11, respectively.
A, connected to IIB.

基準電圧V2が基準電圧源E2からトランジスタQ21
及びQ22のベースに共通に印加され、入力信号Vin
が入力信号源11からトランジスタQ23及びQ24の
ベース間に印加される。入力信号源11は、夫々位相か
互いに逆で、絶対温度Tに比例する同系幅の入力信号V
inl及びVin2を発生する。なお説明の便宜上、以
降においてはVinをVinl及びVin2の双方を表
わすものとして使用する。更にまた、入力端子11A及
び11B間には入力信号Vinに重畳に重畳して直流バ
イアスVdが印加される。この直流バイアスVdは各ト
ランジスタQ21乃至Q24のバイアス状態を互いに調
和させるため、基準電圧V2と同等値を持つようにされ
る。従って、入力信号源11は等価的に入力信号Vin
l及びVin2を与える二つの信号源及び直流電圧Vd
を与える直流バイアス源Edを持つものとして表わされ
ている。従って、各入力端子11A及び113において
直流バイアスVdが入力信号Vinに重畳される。つま
り、Vin−a −Vd+Vin −Vd−Nlo S
inωt      ・−・−・−(23)但し、Vi
n−aは入力端子11A、IIBの電位であり、VOは
前述の如く入力信号Vinの振幅である。
Reference voltage V2 is supplied from reference voltage source E2 to transistor Q21.
and the bases of Q22, and the input signal Vin
is applied from input signal source 11 between the bases of transistors Q23 and Q24. The input signal sources 11 each have an input signal V having a phase opposite to each other and having a similar width proportional to the absolute temperature T.
Generates inl and Vin2. Note that for convenience of explanation, Vin will be used hereinafter to represent both Vinl and Vin2. Furthermore, a DC bias Vd is applied between the input terminals 11A and 11B superimposed on the input signal Vin. This DC bias Vd is made to have a value equivalent to the reference voltage V2 in order to harmonize the bias states of each transistor Q21 to Q24. Therefore, the input signal source 11 is equivalent to the input signal Vin
Two signal sources giving l and Vin2 and DC voltage Vd
It is represented as having a DC bias source Ed that gives . Therefore, the DC bias Vd is superimposed on the input signal Vin at each input terminal 11A and 113. That is, Vin-a -Vd+Vin-Vd-Nlo S
inωt ・−・−・−(23) However, Vi
na is the potential of the input terminals 11A and IIB, and VO is the amplitude of the input signal Vin as described above.

本回路における入力信号Vin及びAGC出力電圧vo
u を間の直流(OC)伝達特性は、次のようになる。
Input signal Vin and AGC output voltage vo in this circuit
The direct current (OC) transfer characteristic between u is as follows.

ここで定゛霞流源13の電流をICe、トランジスタ0
21〜Q24のエミッタ電位をVC1各トランジスタQ
211〜Q24のコレクタ電流をIC21〜IC24と
おく。
Here, the current of the constant current source 13 is ICe, and the transistor 0
The emitter potential of 21 to Q24 is set to VC1 for each transistor Q.
Let the collector currents of 211 to Q24 be IC21 to IC24.

また、各トランジスタ021〜Q24は同一特性を持持
つものとする。すると、各トランジスタ021〜Q24
の逆方向飽和電流l321〜l524と、電流増幅率α
21〜α24は、互いに等しいものとして与えられる。
Further, it is assumed that each of the transistors 021 to Q24 has the same characteristics. Then, each transistor 021 to Q24
The reverse saturation currents l321 to l524 and the current amplification factor α
21 to α24 are given as being equal to each other.

つまり、 ’s21− ’s22− ’s23− ’s24 ””
 IS   ・・・・・・・・・(24)2+   2
2  24       ・・・・・・・・・(25)
とあける。次に各トランジスタ021〜Q24のコレク
タ電流の関係は次のように必られぜる。
That is, 's21- 's22- 's23- 's24 ””
IS ・・・・・・・・・(24) 2+ 2
2 24 ・・・・・・・・・(25)
Open it. Next, the relationship between the collector currents of each transistor 021 to Q24 is required as follows.

Vd Ve       、、、、、、、、、(261
1c21−1s−eXD −VE Vd−1/e       ・・・・・・・・・(27
)1.22−Is−exp−V【 Vd−ve+v。
Vd Ve , , , , , (261
1c21-1s-eXD -VE Vd-1/e (27
)1.22-Is-exp-V [Vd-ve+v.

Ic23−1s−ey、o   1Jt−・−・(2B
11 −Is・QXp ”ゴ辷亘    ・・・・・・
・・・(2つ)c24            Vt ’ ”   ” ’c21 ” ’c22 ” ’c2
3 ””c24 )8e   α ” ’c21”’c22 ” ’c23 ” ’c24
  °゛−゛−(30)(26)、 (27)式より ’C21” ’C22・・””””1)が得られる。従
って(30)式は(2B)、 (29)及び(31)式
を用いて次のように表わされる。
Ic23-1s-ey, o 1Jt-・-・(2B
11 -Is・QXp “Go traverse” ・・・・・・
...(2) c24 Vt' ” ” 'c21 '''c22'''c2
3 ””c24 )8e α ”’c21”’c22 ”’c23 ”’c24
°゛-゛-(30)(26), 'C21''C22...""""1) is obtained from equations (26) and (27). Therefore, equation (30) can be converted to (2B), (29) and (31 ) is expressed as follows.

Vd −Ve 1− (2・Is −eXヒー−+ Is # exp
 ±ヨ吐■as              vt  
             vtVd−Ve−VO + Is ’ GXD   yt   )Vd −Ve −Is  +  eXI)       □  (2+
eXD−!′9+ eXp−”−〕vt       
      vt       vtVo      
 −V。
Vd -Ve 1- (2・Is -eXH-+ Is # exp
±yovote■ as vt
vtVd-Ve-VO + Is' GXD yt)Vd-Ve-Is+eXI) □ (2+
eXD-! '9+ eXp-"-]vt
vt vtVo
-V.

−’C21・(2+ QXD −VF−+ GXD v
t )■ ’C21” ’C22”’  2+ eXI)(VO/
Vt) +eXll(−VO/Vt)  ”””(32
)Vd −Ve       Vo         
   v。
-'C21・(2+ QXD -VF-+ GXD v
t)■ 'C21'''C22''' 2+ eXI) (VO/
Vt) +eXll(-VO/Vt) “””(32
) Vd −Ve Vo
v.

’c23−IS”xpvl  ” expVt  −I
c21 ・c×’ t/l−I  −exo(Vin/
Vt1 2ヤeXD(VO/Vt) + 8XD(−VO/Vj
)     ”””(33)■ ・ exp(−Vin
/Vt) ’C24”  2− eXI)(VO/Vtl + 6
XI)(−VO/Vt)     ””””’ここで、 +  [Vin−0)−’c22 (Vin−01−I
c23(Vin−01C2+ 繻1c、、4fVin−01−1ee/4   −=・
135)1   (Vin−=oo) −1c24(V
in−二oa) −0−−−−−−(36)1(vln
a−二町−Ic24(Vin寓−oa)−■ee・・・
・・・(37)1  (Vin −−O=)II −1
c24(Vin−”oo) −0−−−(3F31各ト
ランジスタ021〜Q24の相互コンダクタンスgI1
11〜Om4は、 QIN−gH2= ”C21 +JVin Ia。
'c23-IS"xpvl" expVt-I
c21 ・c×' t/l-I -exo(Vin/
Vt1 2yaeXD (VO/Vt) + 8XD (-VO/Vj
) ”””(33)■ ・exp(-Vin
/Vt) 'C24'' 2- eXI) (VO/Vtl + 6
XI) (-VO/Vt) """"'Here, + [Vin-0)-'c22 (Vin-01-I
c23(Vin-01C2+ Satin 1c, 4fVin-01-1ee/4 -=・
135) 1 (Vin-=oo) -1c24(V
in-2oa) -0-------(36)1(vln
a-Nimachi-Ic24 (Vinage-oa)-■ee...
...(37)1 (Vin −-O=)II −1
c24 (Vin-”oo) -0---(3F31 mutual conductance gI1 of each transistor 021 to Q24
11~Om4, QIN-gH2=”C21+JVin Ia.

■ = qx ’−Vin/Vt −ex/Vin/唄−、
−a 、、、、、、、、。、C2−、0XD(VQ/V
t)  −、eXD(−’10/Vt))      
 V(”°′式を簡素化するために、 Vin          −Vin exp ■−−A 、  ext) −V−E−−8と
すると、0m3は、 (39)〜(41)式より gml 4Vin−01−am2 (Vin−0)−0
・・・・・・(42)am3 (Vin−0)−io/
(4Vt)            −−−−−−(4
31QmA (vin−ol−io/+4 vtl  
              ・用・・(4alここで
、ioはAGC出力電流の直流成分である。
■ = qx '-Vin/Vt-ex/Vin/song-,
-a , , , , , , . , C2-, 0XD (VQ/V
t) -, eXD(-'10/Vt))
V("°' To simplify the formula, Vin -Vin exp ■--A , ext) -V-E--8, 0m3 is gml 4Vin-01 from equations (39) to (41) -am2 (Vin-0)-0
・・・・・・(42) am3 (Vin-0)-io/
(4Vt) -------(4
31QmA (vin-ol-io/+4 vtl
・For...(4al where io is the DC component of the AGC output current.

(32)〜(44)式よりDC伝達特性は、第2図に示
すようになる。そして、抵抗R21,R22を通過する
電流Ir21. Ir22は、 ’r21 ” ’c21 ” ’c22      ’
・・・・・・・・(45)’r22 ” ’c23 ”
 ’C24°−°−(4G)でおるので、入力信号Vi
nと、Ir21. Ir22の関係は、第3図に示すよ
うになる。
From equations (32) to (44), the DC transfer characteristics are as shown in FIG. Then, the current Ir21. passing through the resistors R21 and R22. Ir22 is 'r21''c21''c22'
・・・・・・・・・(45)'r22"'c23"
'C24°-°-(4G), so the input signal Vi
n, and Ir21. The relationship of Ir22 is as shown in FIG.

ここで、第3図に示すIr21. Ir22とVinの
関係は、以下に示す近似が十分可能である。
Here, Ir21. shown in FIG. The relationship between Ir22 and Vin can be sufficiently approximated as shown below.

・・・・・・(48) C47)、 C48)式により、本発明の回路の入力信
号yen、  AGC出力電圧vou を間の関係は、
第4図に示すようになる。そして、次式が得られる。
...(48) According to formulas C47) and C48), the relationship between the input signal yen of the circuit of the present invention and the AGC output voltage vou is as follows.
The result is as shown in FIG. Then, the following equation is obtained.

vout −Rしく I、22 1,21 )   ・
−・・(491但し、R1は抵v′cR11,R12の
抵抗値である。
vout -R I, 22 1, 21) ・
-...(491 However, R1 is the resistance value of resistors v'cR11 and R12.

したがって、へGC出力電圧voutは、第4図に示す
ように整流された信号として得られる。最終的に低減通
過フィルタを介してして得られるAGC出力電圧Vou
 tは、次のようにあられされる。
Therefore, the GC output voltage vout is obtained as a rectified signal as shown in FIG. AGC output voltage Vou finally obtained through a reduced pass filter
t is expressed as follows.

ここで、(50)式について検問を進める。入力信号V
inの振幅(従来のAGC検波回路では、パック信号V
inはその振幅を比較的低いレベルに制限される)に関
しては、第1図に示す実施例のAGC検波回路は、第7
図に示す従来AGC検波回路に関連して述へたいくつか
の回路設計技術を適用することにより、比較的大概幅の
入力はRV ! nを取扱うことか可能でおる。即ち、
通常の外勤増幅器の場合と同様に、電流源73の電流I
eeを変える、負荷抵抗R1を変える、各トランジスタ
021〜Q24のエミッタと電流源13との間に夫々抵
抗Reを接続する、などの対策を行なって、回路の利1
昇、ダイナミックレンジを調整することにより対応可能
で市る。実施例にJ:るAGC検波回路は、差動増幅回
路形式をとっているので、出力糸幅を大きく設定てき比
較的高い入力周波数で動作可能である。また本実施例に
よるAGC検波回路は構成が簡単で素子数が少なく、低
消費電力で、低電圧動作も可能であり、IC化にも適し
ている。
Here, we proceed with the examination of equation (50). input signal V
amplitude of in (in the conventional AGC detection circuit, the pack signal V
(in is limited in its amplitude to a relatively low level), the AGC detection circuit of the embodiment shown in FIG.
By applying some of the circuit design techniques described in connection with the conventional AGC detection circuit shown in the figure, an input with a relatively large width can be set to RV! It is possible to handle n. That is,
As in the case of a normal office amplifier, the current I of the current source 73
By taking measures such as changing ee, changing the load resistance R1, and connecting a resistor Re between the emitter of each transistor 021 to Q24 and the current source 13, the gain of the circuit can be increased.
This can be achieved by adjusting the dynamic range. Since the AGC detection circuit according to the embodiment is in the form of a differential amplifier circuit, the output thread width can be set large and it can operate at a relatively high input frequency. Furthermore, the AGC detection circuit according to this embodiment has a simple configuration, has a small number of elements, consumes low power, and can operate at low voltage, making it suitable for IC implementation.

更に本実施例によるAGC検波回路のAGC出力電圧v
ou tは、(50)式から解るように絶対温度下に比
例しているので、本回路にその電流源13として第8図
に示すような公知のバンドキャップ型電流源を適用する
ことにより、温度変動による影響か容易に補償される。
Furthermore, the AGC output voltage v of the AGC detection circuit according to this embodiment
As can be seen from equation (50), out is proportional to the absolute temperature, so by applying a known band-capped current source as shown in FIG. 8 as the current source 13 to this circuit, The effects of temperature fluctuations are easily compensated for.

温度変動によるAGC出力電圧vou tの特性変動に
関しては、第1図の回路中の各トランジスタ021〜Q
24の相互コンダクタンスC]m1〜Qm4は(39)
〜(41)式で決定される。(39)〜(41)式から
解るように、第1図の回路中の電流源13の電流Iee
及び入力信号Vinが絶対温度Tに比例するようになさ
れるとき、ぞれら入力信号vin及び電流源13の電流
reeの特性変動は互いに相殺する。従って各トランジ
スタ021〜Q24の相互コンダクタンスは温度変動に
よる影響を受けなくなる。従ってAGC出力電圧vou
 tも温度変動による影響を受けなくなる。
Regarding the characteristic fluctuation of the AGC output voltage vout due to temperature fluctuation, each transistor 021 to Q in the circuit of FIG.
24 mutual conductance C]m1~Qm4 is (39)
It is determined by the formula (41). As can be seen from equations (39) to (41), the current Iee of the current source 13 in the circuit of FIG.
When the input signal Vin and the input signal Vin are made proportional to the absolute temperature T, the characteristic fluctuations of the input signal Vin and the current ree of the current source 13 cancel each other out. Therefore, the mutual conductance of each transistor 021-Q24 is not affected by temperature fluctuations. Therefore, AGC output voltage vou
t is also no longer affected by temperature fluctuations.

電流Ieeが絶対温[Tに比例する特性を有する電流源
の例としては第8図に示すものが有り、先に説明した通
りである。
An example of a current source having the characteristic that the current Iee is proportional to the absolute temperature [T] is shown in FIG. 8, as described above.

第6図を参照して、入力信号Vinを絶対温度下に比例
して変化させる信号入力回路11の例を説明する。この
第6図の回路は基本的に差動アンプD4と電流源14と
によって構成されている。
An example of the signal input circuit 11 that changes the input signal Vin in proportion to the absolute temperature will be described with reference to FIG. The circuit shown in FIG. 6 basically consists of a differential amplifier D4 and a current source 14.

差動アンプD4は、各トランジスタQ31及びR32の
各エミッタが電流源14に共通に接続されている。また
、各トランジスタQ31.Q32のコレクタは抵抗R3
1及びR32を介して電圧V4を有する駆動電圧源E4
に夫々接続されている。更にそれらのエミッタは上記電
流源14に共通に接続されている。入力信号Vinは各
トランジスタQ31.Q32のベース間に印加され、各
トランジスタQ31゜R32のコレクタは第1図の回路
中のトランジスタQ23及びR24のベースへ前述した
入力信号Vin1(t)及びVin2(t)を供給する
ように接続される。
In the differential amplifier D4, the emitters of the transistors Q31 and R32 are commonly connected to the current source 14. In addition, each transistor Q31. The collector of Q32 is resistor R3
1 and R32 with a voltage V4.
are connected to each other. Furthermore, their emitters are commonly connected to the current source 14. The input signal Vin is supplied to each transistor Q31. Q32, and the collectors of each transistor Q31 and R32 are connected to supply the aforementioned input signals Vin1(t) and Vin2(t) to the bases of transistors Q23 and R24 in the circuit of FIG. Ru.

なあ、これら入力信号Vin1(t)及び1n2(t)
は位相が互いに逆相で同一の振幅を有する。説明の便宜
上、以降の説明においてVin(t)をVinl(t)
及びVin2(t)を表わすものとして使用する。
Hey, these input signals Vin1(t) and 1n2(t)
have opposite phases and the same amplitude. For convenience of explanation, Vin(t) will be referred to as Vinl(t) in the following explanation.
and Vin2(t).

この1n(t)は以下に述べる如く絶対温度Tに比例す
るものとなる。
This 1n(t) is proportional to the absolute temperature T as described below.

電流源14はトランジスタ033〜038で構成される
。トランジスタ033はそのベース及びコレクタを電圧
v5を持つ駆f!7I電力源E5に接続され、そのエミ
ッタが定電流I33の@流源333を介して接地電位端
子Gに接続されている。トランジスタQ34は、そのコ
レクタが駆動電力源E5に、そのベースがトランジスタ
033のエミッタに、且つそのエミッタが定電流I34
の電流源334を介して接地電位端Gに夫々接続されて
いる。トランジスタQ35は、そのコレクタが駆動電力
源E4に接続され、そのエミッタが定電流I 34の電
流源S35を介して接地電位端Gに接続されている。ト
ランジスタQ36は、そのコレクタ及びベースが駆動電
力源E5に接続され、そのエミッタがトランジスタQ3
5のベースに接続されている。トランジスタQ37及び
038は、それらのエミッタが共通接続され且つ定電流
Id5の電流源Ea5を介して接地電位端Gに接続され
ている。即ち、トランジスタQ37及びR38は差動ア
ンプD5を構成している。トランジスタQ35のコレク
タはトランジスタQ35のベースに接続され、そのベー
スがトランジスタ034のエミッタに接続されている。
Current source 14 is composed of transistors 033-038. Transistor 033 has its base and collector driven with voltage v5 f! 7I is connected to the power source E5, and its emitter is connected to the ground potential terminal G via the @current source 333 of the constant current I33. Transistor Q34 has its collector connected to drive power source E5, its base connected to the emitter of transistor 033, and its emitter connected to constant current I34.
are connected to the ground potential terminal G via current sources 334, respectively. The transistor Q35 has its collector connected to the driving power source E4, and its emitter connected to the ground potential terminal G via a current source S35 of a constant current I34. Transistor Q36 has its collector and base connected to drive power source E5, and its emitter connected to transistor Q3.
It is connected to the base of 5. The emitters of the transistors Q37 and 038 are connected in common and are connected to the ground potential terminal G via a current source Ea5 of a constant current Id5. That is, transistors Q37 and R38 constitute a differential amplifier D5. The collector of transistor Q35 is connected to the base of transistor Q35, and the base is connected to the emitter of transistor 034.

他方、トランジスタQ38のコレクタは差動アンプD4
中のトランジスタQ31及びR32のエミッタに接続さ
れ、そのベースがトランジスタQ35のエミッタに接続
されている。
On the other hand, the collector of transistor Q38 is connected to differential amplifier D4.
It is connected to the emitters of transistors Q31 and R32 therein, and its base is connected to the emitter of transistor Q35.

次に、第6図に示される信号入力回路の動作を説明する
。差動アンプD4の出力、即ち第1図のAGC険波険路
回路する入力信号V 1n(t)はその振幅に関して次
式で与えられる。
Next, the operation of the signal input circuit shown in FIG. 6 will be explained. The output of the differential amplifier D4, ie, the input signal V 1n(t) to the AGC circuit shown in FIG. 1, is given by the following equation in terms of its amplitude.

Vinft)−Vin−gm−R1−1/in’(1,
4/Vt)・R31・−・・・−(511ここで、11
4は電流14から差動アンプD4へ与えられる電流でお
る。
Vinft)-Vin-gm-R1-1/in'(1,
4/Vt)・R31・−・−(511 where, 11
4 is a current applied from the current 14 to the differential amplifier D4.

各トランジスタ033〜038が同一サイズであるとす
ると、これらトランジスタ033〜Q38の逆方向飽和
電流1s33〜l53Bは次式で与えられる。
Assuming that the transistors 033 to 038 have the same size, the reverse saturation currents 1s33 to 153B of these transistors 033 to Q38 are given by the following equations.

1  −1  −1  −1   声工  鵬 ■  
  ・・・・・・(52)s33    s34   
 S35    s36    s37    s38
この場合、トランジスタQ37及び038のエミッタ電
位\/e37及び\/e38は同一でおり、電流源Sd
5の端子電位Va5として表わすことかできる。各トラ
ンジスタ033〜Q38のベース・エミッタ間電圧をV
be33〜be 3Bとすると、次式が成立する。
1 -1 -1 -1 Voice engineer Peng ■
・・・・・・(52) s33 s34
S35 s36 s37 s38
In this case, the emitter potentials \/e37 and \/e38 of transistors Q37 and 038 are the same, and the current source Sd
It can be expressed as a terminal potential Va5 of 5. The base-emitter voltage of each transistor 033 to Q38 is V
When be33 to be3B, the following equation holds true.

V5− Vd5−Vbe33 =−Vbe34 +Vb
e37−Vbe36 +Vbc35 +Vbe38ここ
でVd4は外勤アンプD4中の各トランジスタQ31及
びR32の豆いに同値を示すエミッタ電位Vbe5x及
びVbe3zを表わす。
V5- Vd5-Vbe33 =-Vbe34 +Vb
e37-Vbe36 +Vbc35 +Vbe38 Here, Vd4 represents the emitter potentials Vbe5x and Vbe3z, which have the same value as each transistor Q31 and R32 in the office amplifier D4.

各ベース・エミッタ間電圧Vbe3a〜Vbe3aを各
電流源333. Ssi、 S35及びSa5の定電流
I33゜E34.I35及びL5を使って表わすと、次
式となるっ (52)式からは次式の関係が得られる。
Each base-emitter voltage Vbe3a to Vbe3a is applied to each current source 333. Constant current I33°E34 of Ssi, S35 and Sa5. When expressed using I35 and L5, the following equation is obtained. From equation (52), the following equation is obtained.

’33°’34°”d5  ’14””+4°’35”
’d5  ’14’’14”(I34・’33” ’3
5      ・・・・・・(53)(53)式を(5
1)式に代入すると、次式となる。
'33°'34°"d5 '14""+4°'35"
'd5 '14''14"(I34・'33"'3
5 ......(53) Expression (53) is transformed into (5
1) Substituting into the equation yields the following equation.

ここで電流源333及び834を第8図に示すようなバ
ンドギャップ型定電流源を用いて構成することとすると
、次式が得られる。
If the current sources 333 and 834 are configured using bandgap constant current sources as shown in FIG. 8, the following equation is obtained.

従って定電流335として温度係数の要因に影響されな
い電流源を使用すれば、第6図に示″¥信号入力回路の
出力、即ち第1図に示T AGC,検波回路への入力信
号Vin(t)はサーマル電圧Vtに比例するようにな
る。
Therefore, if a current source that is not affected by temperature coefficient factors is used as the constant current 335, the output of the signal input circuit shown in FIG. 6, that is, the input signal Vin(t ) becomes proportional to the thermal voltage Vt.

以上の如く第6図に示す信号入力回路から出力される信
号Vin(t)を接続して入力信号Vinを絶対温l3
it下に比例ざゼ、更に電流源13の電流Iceを絶対
温度Tに比例させることによって、AGC検波回路のト
ランジスタ021〜Q24の相互コンダクタンスgm1
〜gm4が温度係数を持たなくなって温度変動に影響さ
れない安定な動作を1蝉ることができる。
As described above, by connecting the signal Vin(t) output from the signal input circuit shown in FIG. 6, the input signal Vin is set to the absolute temperature l3
By making the current Ice of the current source 13 proportional to the absolute temperature T, the mutual conductance gm1 of the transistors 021 to Q24 of the AGC detection circuit is
~gm4 no longer has a temperature coefficient, allowing stable operation unaffected by temperature fluctuations.

本発明による実施例によれば第1図に示すAGC検波回
路は単に4個のトランジスタで、構成される。
According to an embodiment of the present invention, the AGC detection circuit shown in FIG. 1 is composed of only four transistors.

温度変動に対する安定性のために必要な特性を満足する
には、各トランジスタ021〜Q24を流れるコレクタ
電流l021〜工024が、入力信号が零のとき同一で
あればよい。
In order to satisfy the characteristics necessary for stability against temperature fluctuations, it is sufficient that the collector currents 1021 to 024 flowing through each of the transistors 021 to Q24 are the same when the input signal is zero.

つまり、 が成立する。こで工0は、同一値を示す各コレクタ電流
IC21〜IO24を表わす。従って次式か成立する。
In other words, holds true. Here, 0 represents each collector current IC21 to IO24 having the same value. Therefore, the following formula holds true.

’sl+’s2” ” ’s3− ” ■s4上式より
解るように、信号入力回路11に接続された差動アンプ
中の2つのトランジスタQ23及びQ24の各逆方向飽
和電流l323及びl524が同一で、且つ基準電圧源
E2に接続された差動アンプあるいはマルチベース・ト
ランジス90m1中の2つのトランジスタQ21及びQ
22の各逆方向飽和電流l521及びl522の和がト
ランジスタQ23必るいはQ24の各逆方向飽和電流l
523あるいはl524の2倍でおればよいこととなる
。トランジスタの逆方向飽和電流Isは、トランジスタ
のエミッタ面積に依存する。よって、各逆方向飽和電流
Is 21〜l524の間に上式の関係が満足されるな
らば、トランジスタの他の特性は特に限定されない。
'sl+'s2''``'s3-'' ■s4 As can be seen from the above equation, the reverse saturation currents l323 and l524 of the two transistors Q23 and Q24 in the differential amplifier connected to the signal input circuit 11 are the same. , and two transistors Q21 and Q in the differential amplifier or multibase transistor 90m1 connected to the reference voltage source E2.
The sum of the reverse saturation currents l521 and l522 of 22 is the reverse saturation current l of the transistor Q23 or Q24.
523 or twice l524 is sufficient. The reverse saturation current Is of a transistor depends on the emitter area of the transistor. Therefore, other characteristics of the transistor are not particularly limited as long as the above relationship is satisfied between the reverse saturation currents Is21 to I524.

ざらに、第1図のAGC検波回路のAGC出力電圧Vo
u tは、互いに差動関係を持つ2つの出力として出力
端子12A、12Bに取出されるように示しているが、
シングル出力でおってもよい。また、AGC検波出力は
、電圧出力としてとりだす方法を示しているが、第1図
に示す回路の特性が電流関係から解析されてもいるよう
に、電流出力として取出すこともできる。
Roughly speaking, the AGC output voltage Vo of the AGC detection circuit in FIG.
ut is shown as being taken out to output terminals 12A and 12B as two outputs having a differential relationship with each other,
Single output may be used. Furthermore, although the AGC detection output is shown to be taken out as a voltage output, it can also be taken out as a current output, as the characteristics of the circuit shown in FIG. 1 have been analyzed from the current relationship.

この発明は上記の実施例に限定されるものではない。第
1図の回路において、定電圧源の電圧あるいは入力信号
の糸幅設定を変更することにより、異なった型式のAG
C出力を胃ることができる。
The invention is not limited to the embodiments described above. In the circuit shown in Figure 1, by changing the voltage of the constant voltage source or the thread width setting of the input signal, different types of AG
C output can be detected.

説明を簡単にするために、今、回路接、涜、抵抗R11
,R12の抵抗値、定電流源13の電流■ee、定電圧
源E3の電圧V3、信号入力源11の入力信号Vinに
は変更がないものとする。
To simplify the explanation, we will now explain the circuit connection, resistance R11.
, R12, the current ■ee of the constant current source 13, the voltage V3 of the constant voltage source E3, and the input signal Vin of the signal input source 11 are assumed to be unchanged.

信号入力源11の電位Vin−aは、(23)式で示し
たように Vin−a −Vd+Vin −Vd+Vo −sin
 ωt    ・・−・−(23)ておる。これに対し
て、基準電圧源E2の基弘電位V2を以下のように3父
定するものとする。
The potential Vin-a of the signal input source 11 is expressed as Vin-a −Vd+Vin −Vd+Vo −sin as shown in equation (23).
ωt ・−・−(23) On the other hand, it is assumed that the basic potential V2 of the reference voltage source E2 is determined as follows.

V2− Vd + Vx         −=−(5
6)つまり、各マルチベース・トランジスタQm1及び
Q罵に対するバイアス電圧を互いに電圧Vxだけ異なる
ようにする。電圧Vxはベースバイアスのシフト電圧と
して白く。
V2- Vd + Vx -=-(5
6) That is, the bias voltages for the multi-base transistors Qm1 and Q are made to differ from each other by the voltage Vx. The voltage Vx is white as the base bias shift voltage.

ざらに説明を簡単のために、Vx=4Vt(Vt  :
サーマル電圧)とすると、(47)、 (48)式のI
)C伝達特性から、この実施例の場合の入出力関係は第
5図に示すようになる。但し、図の横軸は、各マルチベ
ース・トランジスタQIT+1及び01712間のベー
ス電位差を示す。
To simplify the explanation, Vx=4Vt (Vt:
thermal voltage), then I of equations (47) and (48)
) From the C transfer characteristics, the input/output relationship in this embodiment is as shown in FIG. However, the horizontal axis in the figure indicates the base potential difference between each multi-base transistor QIT+1 and 01712.

AGC出力電圧voutは、第5図に示すように、入力
信号Vinを半波整流したものとして17られる。
As shown in FIG. 5, the AGC output voltage vout is obtained by half-wave rectifying the input signal Vin.

この半波整流出力を低域通過フィルタを介して、最終的
に得られるAGC検波出力vout”は、次のにうにな
る。
The AGC detection output "vout" finally obtained by passing this half-wave rectified output through a low-pass filter is as follows.

−R1・Ice・(1−ai−vt )      ・
・・・・・(57)入力信号の変化に対する出力の変化
を(57)式からみると、右辺のR1・ Iceの項は
一定であるので無視できる。この状態で入力をVin−
bとすると以下のようになる。
-R1・Ice・(1-ai-vt)・
(57) When looking at the change in the output with respect to the change in the input signal from equation (57), the term R1·Ice on the right side is constant and can be ignored. In this state, input Vin-
If it is b, it will be as follows.

(58)式と(50)式を比べると、(50)式中の右
辺の項の2πが(58)式では4πに置き換わっている
他は、全く圏じておる。よってこの実施例においても、
前記したAGC検波器と同じ特性、効果か得られる。
Comparing Equation (58) and Equation (50), they are completely consistent except that 2π in the term on the right side of Equation (50) is replaced with 4π in Equation (58). Therefore, also in this example,
The same characteristics and effects as the AGC detector described above can be obtained.

なお、上記の説明では、ベースバイアス・シフト電圧が
Vx=4Vtの場合で説明したが、これ以外のベースバ
イアス・シフト電圧Vxの場合には、直流オフセットの
邑か箕なるだけで、基本的な動作に変りはない。
In addition, in the above explanation, the case where the base bias shift voltage is Vx = 4Vt was explained, but in case of other base bias shift voltage Vx, the basic There is no change in operation.

;発明の効果〕 以上説明したように、この発明ににると、従来のものに
比べて、出力概幅や信号入力条件が広く、高精度で、温
度変動による出力変動を簡単に補償でき、回路偶成が簡
単で、消費電力か少なく、低電圧動作も可能で、IC化
にも適した自動利得制御用検波回路を提供できる。
;Effects of the Invention] As explained above, the present invention has a wider output range and signal input conditions than conventional ones, has high accuracy, and can easily compensate for output fluctuations due to temperature fluctuations. It is possible to provide a detection circuit for automatic gain control that is simple in circuit configuration, consumes little power, is capable of low voltage operation, and is suitable for IC implementation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す回路図、第2図は第
1図の回路の入力電圧対コレクタ電流特性図、第3図は
第1図の回路の入力電圧対出力電流特性図、@4図は第
1図の回路の直流伝達特性図、第5図はこの発明の他の
実施例における直流伝達特性図、第6図は電流源回路の
例を示す回路、第7図は従来の自動利得制御用検波回路
を示す回路図、第8図は温度補償用差動増幅回路を示す
回路図である。 Q21〜Q24・・・・・・トランジスタ、R11,R
12・・・・・・抵抗、 11・・・・・・定電流源。 代理人 弁理士 別 近 憲 憎 同  宇治 弘 第3図 牟Ir 第4図
Figure 1 is a circuit diagram showing an embodiment of the present invention, Figure 2 is an input voltage vs. collector current characteristic diagram of the circuit in Figure 1, and Figure 3 is an input voltage vs. output current characteristic diagram of the circuit in Figure 1. , @4 is a DC transfer characteristic diagram of the circuit in FIG. 1, FIG. 5 is a DC transfer characteristic diagram in another embodiment of the present invention, FIG. 6 is a circuit showing an example of a current source circuit, and FIG. FIG. 8 is a circuit diagram showing a conventional detection circuit for automatic gain control, and FIG. 8 is a circuit diagram showing a differential amplifier circuit for temperature compensation. Q21-Q24...Transistor, R11, R
12...Resistor, 11... Constant current source. Agent Patent Attorney Ken Chika Hiroshi Uji Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] エミッタが共通に電流源に接続された第1乃至第4の互
いに特性がほゞ同一で同極性のトランジスタと、前記第
1及び第2のトランジスタのコレクタ同士の共通接続点
と駆動電力源との間に接続された第1のコレクタ負荷装
置と、前記第3及び第4のトランジスタのコレクタ同士
の共通接続点と前記駆動電力源との間に接続された第2
のコレクタ負荷装置と、前記第1及び第2のトランジス
タのベース同士か共通に接続された基準電圧源と、前記
第3及び第4のトランジスタのベースがその両端に接続
された入力信号処理回路とを具備し、前記入力信号処理
回路は絶対温度に比例する入力信号を前記第3及び第4
のトランジスタの各ベースに印加し、前記電流源は絶対
温度に比例した電流を前記第1乃至第4のトランジスタ
の各エミッタに印加し、且つ前記各コレクタ共通接続点
から出力端が夫々引出されることを特徴とする自動利得
制御用検波回路。
first to fourth transistors having substantially the same characteristics and the same polarity, whose emitters are commonly connected to a current source; a common connection point between the collectors of the first and second transistors; and a drive power source. a first collector load device connected between the third and fourth transistors, and a second collector load device connected between the drive power source and a common connection point between the collectors of the third and fourth transistors.
a collector load device; a reference voltage source having the bases of the first and second transistors connected in common; and an input signal processing circuit having the bases of the third and fourth transistors connected to both ends thereof. , the input signal processing circuit transmits an input signal proportional to absolute temperature to the third and fourth
The current source applies a current proportional to the absolute temperature to each emitter of the first to fourth transistors, and output terminals are respectively drawn out from a common connection point of the respective collectors. A detection circuit for automatic gain control characterized by the following.
JP7168387A 1986-03-27 1987-03-27 Detection circuit for automatic gain control Expired - Fee Related JPH0720035B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/844,608 US4724337A (en) 1985-03-29 1986-03-27 Automatic gain control detection circuit
US844608 1986-03-27

Publications (2)

Publication Number Publication Date
JPS62264709A true JPS62264709A (en) 1987-11-17
JPH0720035B2 JPH0720035B2 (en) 1995-03-06

Family

ID=25293202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7168387A Expired - Fee Related JPH0720035B2 (en) 1986-03-27 1987-03-27 Detection circuit for automatic gain control

Country Status (1)

Country Link
JP (1) JPH0720035B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123212A (en) * 1989-10-06 1991-05-27 Matsushita Electric Ind Co Ltd Agc circuit
JPH0423506A (en) * 1990-05-17 1992-01-27 Nec Corp Agc detection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123212A (en) * 1989-10-06 1991-05-27 Matsushita Electric Ind Co Ltd Agc circuit
JPH0423506A (en) * 1990-05-17 1992-01-27 Nec Corp Agc detection circuit

Also Published As

Publication number Publication date
JPH0720035B2 (en) 1995-03-06

Similar Documents

Publication Publication Date Title
EP0196906B1 (en) Automatic gain control detection circuit
JP2795753B2 (en) Filter circuit for integrated circuit
EP0142081A2 (en) Signal processing circuit
US5258658A (en) Gamma correction circuit
JPS62264709A (en) Detection circuit for automatic gain control
JP3184723B2 (en) Voltage controlled capacitors
US4211939A (en) Operational amplifier with switching error elimination
JPH01126811A (en) Common mode feedback circuit for full differential amplifier
JPH06104666A (en) Variable voltage/current conversion circuit
JPH06232663A (en) Variable gain amplifier
JPS633353B2 (en)
JPS61145920A (en) Apparatus having controllable effective resistance
JPH07106872A (en) Operational amplifier with high slew rate
JPH04334106A (en) Integrated differential signal circuit
RU2222048C2 (en) Functional generator
JPH04172004A (en) Differential circuit
JPH0572243A (en) Measuring method of integrated circuit device
JPH0154884B2 (en)
JPS61295701A (en) Differential amplifier circuit type detector
SU1275479A1 (en) Scale converter
KR940004744B1 (en) Variable impedance circuit
JP2751160B2 (en) Gyrator delay device
JPH04188906A (en) Offset compensating circuit and amplifier using the same
JPS5985574A (en) Double balancing circuit
JPH02246410A (en) Phase adjustment circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees