JPS62264662A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS62264662A JPS62264662A JP8871786A JP8871786A JPS62264662A JP S62264662 A JPS62264662 A JP S62264662A JP 8871786 A JP8871786 A JP 8871786A JP 8871786 A JP8871786 A JP 8871786A JP S62264662 A JPS62264662 A JP S62264662A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- electrode wiring
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 72
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 238000009792 diffusion process Methods 0.000 claims description 30
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 27
- 229910052796 boron Inorganic materials 0.000 claims description 27
- 229910000676 Si alloy Inorganic materials 0.000 claims description 15
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- 239000007790 solid phase Substances 0.000 abstract description 5
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract 1
- 238000005336 cracking Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 235000009852 Cucurbita pepo Nutrition 0.000 description 1
- 241000219104 Cucurbitaceae Species 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は半導体装置に関し、特に＋導体集積回路（Ｉ
Ｃ）のコンタクト部において電極配線による不純物拡散
層からの情報読出動作の不良の改舌に関するものである
。[Detailed Description of the Invention] [Industrial Field of Application] This invention relates to semiconductor devices, and particularly to conductor integrated circuits (I
This relates to correction of the defect in the information reading operation from the impurity diffusion layer by the electrode wiring in the contact portion of C).
［従来の技術］
第７図は、従来の半導体集積回路のコンタクト部の構造
を示す断面図である。図において、シリコン（Ｓ ｉ）
基板１表面の一部に不純物拡散層３が形成されている。[Prior Art] FIG. 7 is a cross-sectional view showing the structure of a contact portion of a conventional semiconductor integrated circuit. In the figure, silicon (Si)
An impurity diffusion layer 3 is formed on a part of the surface of the substrate 1.
シリコン基板１上に下敷酸化膜２が形成されており、こ
の下敷酸化膜２上に下地絶縁膜４が形成されている。不
純物拡散＠３上に下敷酸化膜２．下地絶縁膜４に囲まれ
てコンタクト孔５が設けられており、このコンタクト孔
５に電極配線６が形成されている。シリコン基板１と電
極配線６とは下敷酸化膜２．下地絶縁膜４によって電気
的に絶縁されており、電極配線６により不純物拡散層３
から情報の読出しを行なう。電極配線６上および下地絶
縁膜４上に耐湿性の良い絶縁膜８が形成されており、こ
の耐湿性の良い絶縁膜８は半導体集積回路のパッシベー
ション膜となる。そして、従来、電極配線６にはアルミ
ニウム（Ａ ＦＬ） −シリコン（Ｓｉ）合金が配線材
料として使用されており、下地絶縁膜４にはボロン（Ｂ
）を含むＢＰＳＧ膜が使用されている。An underlying oxide film 2 is formed on a silicon substrate 1, and a base insulating film 4 is formed on this underlying oxide film 2. Underlying oxide film 2 on impurity diffusion @3. A contact hole 5 is provided surrounded by a base insulating film 4, and an electrode wiring 6 is formed in this contact hole 5. The silicon substrate 1 and the electrode wiring 6 are formed by an underlying oxide film 2. It is electrically insulated by the base insulating film 4, and the impurity diffusion layer 3 is connected to the electrode wiring 6.
Read information from. An insulating film 8 having good moisture resistance is formed on the electrode wiring 6 and the base insulating film 4, and this insulating film 8 having good moisture resistance serves as a passivation film for a semiconductor integrated circuit. Conventionally, an aluminum (AFL)-silicon (Si) alloy has been used as the wiring material for the electrode wiring 6, and boron (B) has been used for the base insulating film 4.
) is used.
［発明が解決しようとする問題点］
従来の半導体集積回路のコンタクト部は以上のように構
成されているが、下地絶縁膜４としてＢＰＳＧ膜を使用
した場合、不純物拡散層３とアルミニウムーシリコン合
金からなる電極配線６との界面に、この電極配線６中の
シリコンが固相成長してシリコンノジュールが発生する
。このため、コンタクト抵抗が上がり電極配線６による
不純物拡散層３からの情報の読出時に情報続出不良が生
じるという問題点があった。[Problems to be Solved by the Invention] The contact portion of a conventional semiconductor integrated circuit is configured as described above, but when a BPSG film is used as the base insulating film 4, the impurity diffusion layer 3 and the aluminum-silicon alloy The silicon in the electrode wiring 6 grows in solid phase to generate silicon nodules at the interface with the electrode wiring 6 consisting of the wafer. For this reason, there is a problem in that the contact resistance increases and when information is read from the impurity diffusion layer 3 by the electrode wiring 6, information failure occurs.
この発明は上記のような問題点を解消するためになされ
たもので、不純物拡散層と、少なくともアルミニウムと
シリコンとを含む合金からなる電極配線との界面に析出
するシリコンノジュールの量を低減でき、かつ耐クラツ
ク性の良い半導体装置を得ることを目的とする。This invention was made to solve the above problems, and it is possible to reduce the amount of silicon nodules deposited at the interface between the impurity diffusion layer and the electrode wiring made of an alloy containing at least aluminum and silicon. It is also an object of the present invention to obtain a semiconductor device with good crack resistance.
［問題点を解決するための手段］
この発明に係る半導体装置は、シリコン基板表面の一部
に不純物拡散層を形成し、シリコン基板上に下敷絶縁膜
を形成し、下敷絶縁膜上に下地絶縁膜を形成し、不純物
拡散層上に下敷絶縁膜および下地絶縁膜に囲まれたコン
タクト孔を設け、コンタクト孔に、不純物拡散層から情
報の読出しを行なう少なくともアルミニウムとシリコン
とを含む合金からなる電極配線を形成し、電極配線上お
よび下地絶縁膜上に、電極配線との界面にこの電極配線
中のシリコンを析出させやすいボロンを含む第１の絶縁
膜形成し、第１の絶縁膜上に耐湿性の良い第２の絶縁膜
を形成したものである。[Means for Solving the Problems] A semiconductor device according to the present invention includes forming an impurity diffusion layer on a part of the surface of a silicon substrate, forming an underlying insulating film on the silicon substrate, and forming an underlying insulating film on the underlying insulating film. A contact hole surrounded by an underlying insulating film and a base insulating film is formed on the impurity diffusion layer, and an electrode made of an alloy containing at least aluminum and silicon is provided in the contact hole for reading information from the impurity diffusion layer. A first insulating film containing boron that tends to precipitate silicon in the electrode wiring is formed on the electrode wiring and the base insulating film at the interface with the electrode wiring, and a moisture-resistant film is formed on the first insulating film. A second insulating film with good properties is formed.
［作用］
この発明においては、少なくともアルミニウムとシリコ
ンとを含む合金からなる電極配線上に、電極配線との界
面にこの電極配線中のシリコンを析出させやすいボロン
を含む第１の絶縁膜を形成するので、電極配線中のシリ
コンは第１の絶縁膜中のボロンに引き寄せられ、シリコ
ンがボロンを含む不純物拡散層表面に向かってゆこうと
する動きが抑えられる。そして、第１の絶縁膜中のボロ
ンに引き寄せられたシリコンは、電極配線と第１の絶縁
膜との界面で固相成長してシリコンノジュールを発生し
、これによってシリコンの動きが止められる。[Function] In the present invention, a first insulating film containing boron, which tends to precipitate silicon in the electrode wiring, is formed on the electrode wiring made of an alloy containing at least aluminum and silicon at the interface with the electrode wiring. Therefore, the silicon in the electrode wiring is attracted to the boron in the first insulating film, and the movement of silicon toward the surface of the impurity diffusion layer containing boron is suppressed. Then, the silicon attracted by the boron in the first insulating film grows in a solid phase at the interface between the electrode wiring and the first insulating film to generate silicon nodules, thereby stopping the movement of the silicon.
［実施例コ
初めに、この発明に至るまでに得られた、情報続出部、
すなわち不純物拡散層と電極配線との界面でのシリコン
の析出に関する技術情報、実験例について述べる。[Example 1] At the beginning, the information section obtained up to the time of this invention,
That is, technical information and experimental examples regarding silicon precipitation at the interface between the impurity diffusion layer and the electrode wiring will be described.
■ シリコンノジュールは、下地絶縁膜 ４（第７図参
照）としてＰＳＧ膜を用いた場合よりもＢＰＳＧ膜を用
いた場合に著しく発生する。(2) Silicon nodules are more prominent when a BPSG film is used as the underlying insulating film 4 (see FIG. 7) than when a PSG film is used.
■ 第２図（ａ）、 （ｂ）、 （ｃ）および第３
図は、コンタクト面領域へのＢＰＳＧ膜中のボロンと燐
（Ｐ）のシンクによる気中拡散を調べた実験例について
その方法および結果を示す図である。■ Figures 2 (a), (b), (c) and 3
The figure shows the method and results of an experimental example in which the aerial diffusion of boron and phosphorus (P) in the BPSG film into the contact surface region due to sinking was investigated.
この実験方法について説明すると、まず、シリコン基板
１０上に下敷酸化膜２０を形成し、この後、この下敷酸
化膜２０上に下地絶縁膜としてＢＰＳＧ膜４０膜形０す
る（第２図（ａ））。次に、ＢＰＳＧ膜４０膜形０酸化
膜２０をパターニングしてＢＰＳＧ膜４１膜下１酸化膜
２１を形成する（第２図（ｂ））。次に、第２図（ｂ）
の状態のものをアニールする。４２はアニール後のＢＰ
ＳＧ膜であり、５０はコンタクト面領域を示している。To explain this experimental method, first, an underlying oxide film 20 is formed on a silicon substrate 10, and then a BPSG film 40 is formed as an underlying insulating film on this underlying oxide film 20 (see FIG. 2(a)). ). Next, the BPSG film 40 film type 0 oxide film 20 is patterned to form a 1 oxide film 21 under the BPSG film 41 (FIG. 2(b)). Next, Figure 2(b)
Anneal the item in the state of . 42 is BP after annealing
This is an SG film, and 50 indicates a contact surface area.
この後、コンタクト面領域５０へのＢＰＳＧ膜４２中の
ボロンと燐のシンクによる気中拡散を行ない、コンタク
ト面領域５０のボロン、燐の濃度をＩＭＡ分析により調
べる。Thereafter, boron and phosphorus in the BPSG film 42 are diffused into the contact surface region 50 by a sink, and the concentrations of boron and phosphorus in the contact surface region 50 are examined by IMA analysis.
第４図は、コンタクト面領域５０のボロン、燐の濃度を
その表面からの深さに対して示した実験結果であり、コ
ンタクト面領域５０のボロン、燐の濃度は表面において
シリコンウェハのＩＭＡ）／）折におけるボロン、燐の
標準濃度より高くなっている。この実験結果より、実際
の半導体装置の製造工程においては、下地絶縁膜４（第
７図参照）形成後この実験と同じ工程をたどることから
、この実験結果と同様に半導体装置の不純物拡散層３（
第７図参照）のコンタクト面領域にはボロンが存在して
いると考えられる。FIG. 4 is an experimental result showing the concentration of boron and phosphorus in the contact surface region 50 as a function of the depth from the surface. /) is higher than the standard concentration of boron and phosphorus. From the results of this experiment, in the actual manufacturing process of a semiconductor device, the same process as this experiment is followed after forming the base insulating film 4 (see FIG. 7). (
It is considered that boron is present in the contact surface region (see FIG. 7).
■ 第４図および第５図は、ＢＰＳＧ膜とアルミニウム
ーシリコン合金膜との界面に発生するシリコンノジュー
ルと、シリコン基板とアルミニウムーシリコン合金膜と
のコンタクト面に発生するシリコンノジュールとの関係
を調べた実験例についてその方法および結果を示す図で
ある。この実験方法について説明すると、シリコン基板
１１上に下敷酸化膜２２が間隔を隔てて形成されており
、この下敷酸化膜２２上に下地絶縁膜としてＢＰＳＧ膜
４３膜形３されている。シリコン基板１１上およびＢＰ
ＳＧ膜４３上にスバンタ法により電極配線としてアルミ
ニウムーシリコン合金膜６０が形成されている。５５は
シリコン基板１１とアルミニウムーシリコン合金膜６０
とのコンタクト面を示している。この実験においては、
ＢＰＳＧ膜４３膜形３ン濃度、燐濃度の条件を様々に振
り分けて、各条件ごとにこの図に示すようなサンプルを
作製する。この後、各サンプルについて、すべてのコン
タクト面５５に対していくつのコンタクト面５５でシリ
コンノジュールが発生しているかを調べ、（シリコンノ
ジュールが発生しているコンタクト面数／全コンタクト
面数）によってコンタクト面５５のシリコンノジュール
発生率（％）を算出する。また同時に、ＢＰＳＧ膜４３
膜形３ミニウムーシリコン合金膜６０との界面に発生す
るシリコンノジュール数（個）を調べる。■ Figures 4 and 5 show the relationship between silicon nodules generated at the interface between the BPSG film and the aluminum-silicon alloy film and silicon nodules generated at the contact surface between the silicon substrate and the aluminum-silicon alloy film. FIG. 3 is a diagram showing the method and results of an experimental example. To explain this experimental method, an underlying oxide film 22 is formed at intervals on a silicon substrate 11, and a BPSG film 43 is formed on the underlying oxide film 22 as an underlying insulating film. On silicon substrate 11 and BP
An aluminum-silicon alloy film 60 is formed as an electrode wiring on the SG film 43 by the Svanta method. 55 is a silicon substrate 11 and an aluminum-silicon alloy film 60
It shows the contact surface with. In this experiment,
BPSG film 43 Film type 3 Conditions of phosphorus concentration and phosphorus concentration are varied, and samples as shown in this figure are prepared for each condition. After this, for each sample, it is determined how many contact surfaces 55 silicon nodules are generated among all the contact surfaces 55, and the contact The silicon nodule generation rate (%) on the surface 55 is calculated. At the same time, the BPSG film 43
The number of silicon nodules generated at the interface between the film type 3 minium and the silicon alloy film 60 is examined.
第５図は、ＢＰＳＧ膜４３膜面３表面したシリコンノジ
ュール数（個）を上記コンタクト面５５のシリコンノジ
ュール発生率（％）に対して示した実験結果である。こ
の実験結果より、ＢＰＳＧ膜４３膜面３表面するシリコ
ンノジュール数（個）が多くなれば、コンタクト面５５
のシリコンノジュール発生率（％）は小さくなると言え
る。FIG. 5 is an experimental result showing the number of silicon nodules (pieces) on the surface of the BPSG film 43 film surface 3 versus the silicon nodule generation rate (%) on the contact surface 55. From this experimental result, if the number of silicon nodules on the surface of the BPSG film 43 film surface 3 increases, the contact surface 55
It can be said that the silicon nodule generation rate (%) of
■ 不純物拡散層３（第７図参照）に不純物として砒素
（Ａｓ）を拡散させたＮチャンネルの場合には、コンタ
クト面の１／３の面積はシリコンノジュールで覆われる
に留まるが、不純物としてボロンを拡散させたＰチャン
ネルの場合には、コンタクト面の２／３以−Ｌの面積は
シリコンノジュールで覆われる。■ In the case of an N channel in which arsenic (As) is diffused as an impurity in the impurity diffusion layer 3 (see Figure 7), only 1/3 of the contact surface is covered with silicon nodules, but boron as an impurity is In the case of a diffused P channel, more than 2/3 -L of the contact surface is covered with silicon nodules.
以上の■、■、■および■より第６図に示すような不純
物拡散層表面でのシリコンノジュールの発生モデルが考
えられる。図において、４４はＢＰＳＧ膜であり、シリ
コン基板１．不純物拡散層３のコンタクト面領域５１の
ボロン濃度が高いと、不純物拡散層３とアルミニウムー
シリコン合金膜６１との界面でのシリコンノジュール９
０の成長が促進されると言えるので、ボロンにはシリコ
ンを引き寄せ、これを結晶化させる作用があると考えら
れる。したがって、アルミニウムーシリコン合金膜６１
中のシリコン９は、コンタクト面領域５１中のボロンに
引き寄せられ不純物拡散層３とアルミニウムーシリコン
合金膜６１との界面に固相成長してシリコンノジュール
９０か発生するモデルを想定することができる。From the above (1), (2), (2), and (2), a model for the generation of silicon nodules on the surface of the impurity diffusion layer as shown in FIG. 6 can be considered. In the figure, 44 is a BPSG film, and silicon substrate 1. When the boron concentration in the contact surface region 51 of the impurity diffusion layer 3 is high, silicon nodules 9 form at the interface between the impurity diffusion layer 3 and the aluminum-silicon alloy film 61.
Since it can be said that the growth of 0 is promoted, boron is thought to have the effect of attracting silicon and crystallizing it. Therefore, the aluminum-silicon alloy film 61
A model can be assumed in which silicon 9 therein is attracted by boron in contact surface region 51 and grows in a solid phase at the interface between impurity diffusion layer 3 and aluminum-silicon alloy film 61 to generate silicon nodules 90.
これらのことより、不純物拡散層とアルミニウムーシリ
コン合金膜からなる電極配線との界面でのシリコンノジ
ュールの発生に対する対策として以下のような発明をす
るに至った。Based on these facts, we have come up with the following invention as a countermeasure against the generation of silicon nodules at the interface between the impurity diffusion layer and the electrode wiring made of the aluminum-silicon alloy film.
第１図は、この発明の実施例である半導体集積回路のコ
ンタクト部の構造を示す断面図である。FIG. 1 is a sectional view showing the structure of a contact portion of a semiconductor integrated circuit according to an embodiment of the present invention.
なお、以下の実施例の説明において、従来の技術の説明
と千慢する部分については適宜その説明を省略する。こ
の実施例の構成が第７図の半導体集積回路の構成と異な
る点は以下の点である。すなわち、アルミニウムーシリ
コン合金からなる電極配線６上およびＢＰＳＧ膜からな
る下地絶縁膜４上にＢＰＳＧ膜７が形成されており、こ
のＢＰＳＧ膜７上に耐湿性の良い絶縁膜８が形成されて
いる。ＢＰＳＧ膜７は、電極配線６中のシリコンを引き
寄せ電極配線６とＢＰＳＧ膜７との界面にシリコンを析
出させやすい絶縁膜である。そして、この半導体集積回
路のパッシベーション膜は、ＢＰＳＧ膜７と耐湿性の良
い絶縁膜８との２層構造からなっている。In addition, in the following description of the embodiment, the description of parts that are similar to the description of the conventional technology will be omitted as appropriate. The configuration of this embodiment differs from the configuration of the semiconductor integrated circuit shown in FIG. 7 in the following points. That is, a BPSG film 7 is formed on an electrode wiring 6 made of an aluminum-silicon alloy and a base insulating film 4 made of a BPSG film, and an insulating film 8 with good moisture resistance is formed on this BPSG film 7. . The BPSG film 7 is an insulating film that attracts silicon in the electrode wiring 6 and easily deposits silicon at the interface between the electrode wiring 6 and the BPSG film 7. The passivation film of this semiconductor integrated circuit has a two-layer structure of a BPSG film 7 and an insulating film 8 having good moisture resistance.
ＢＰＳＧ膜の応力は引張応力で１．７Ｘ１０９ｄｙｎｅ
／ａｍ２と低く、ＢＰＳＧ膜を長時間放置したり湿気に
触れさせるとその応力は１．５×１０９ｄｙｎｅ／ｃｍ
２の圧縮応力となる。また、ＢＰＳＧ膜のボロン濃度が
高いと、その応力は低くなり、クラックのないＢＰＳＧ
膜を２μｍ近くの膜厚で形成することができる。しかし
、ＢＰＳＧ膜はボロン濃度が高いほど耐湿性に弱い。こ
のため、その対策として、この実施例ではパッシベーシ
ョン膜をＢＰＳＧ膜７と耐湿性の良い絶縁膜８との２層
構造にしている。The stress of the BPSG film is 1.7X109dyne in tensile stress.
/am2, and when a BPSG film is left for a long time or exposed to moisture, the stress is 1.5 x 109 dyne/cm.
This results in a compressive stress of 2. In addition, if the boron concentration of the BPSG film is high, its stress will be low, and the BPSG film without cracks will be
A film can be formed with a film thickness of nearly 2 μm. However, the higher the boron concentration, the weaker the moisture resistance of the BPSG film. Therefore, as a countermeasure against this problem, the passivation film in this embodiment has a two-layer structure consisting of a BPSG film 7 and an insulating film 8 having good moisture resistance.
また、上述したようにボロンはシリコンを引き寄せる作
用があることから、パッシベーション膜の１層目にＢＰ
ＳＧ膜７を用いることにより、電極配線６中のシリコン
はＢＰＳＧ膜７中のボロンに引き寄せられ、シリコンは
ボロンが存在する不純物拡散層３表面に向かってゆこう
とする動きが抑えられる。そして、パッシベーション膜
の１層目のＢＰＳＧ膜７のボロン濃度を上げれば、電極
配線６中のシリコンが不純物拡散層３表面に向かってゆ
こうとする動きを抑えることができるだけでなく、ＢＰ
ＳＧ膜７中のボロンに引き寄せられたシリコンは、電極
配線６とＢＰＳＧ膜７との界面で固相成長してシリコン
ノジュールを発生し、これによってシリコンの動きを止
めることができる。このため、不純物拡散層３表面に発
生するシリコンノジュールの量を低減することかでき、
電極配線６による不純物拡散層３からの情報の読出動作
が良好となる。In addition, as mentioned above, boron has the effect of attracting silicon, so BP is added to the first layer of the passivation film.
By using the SG film 7, the silicon in the electrode wiring 6 is attracted to the boron in the BPSG film 7, and the movement of silicon toward the surface of the impurity diffusion layer 3 where boron is present is suppressed. If the boron concentration of the BPSG film 7, which is the first layer of the passivation film, is increased, it is possible not only to suppress the movement of silicon in the electrode wiring 6 toward the surface of the impurity diffusion layer 3, but also to suppress the movement of the silicon in the electrode wiring 6 toward the surface of the impurity diffusion layer 3.
The silicon attracted by the boron in the SG film 7 grows in a solid phase at the interface between the electrode wiring 6 and the BPSG film 7 to generate silicon nodules, thereby stopping the movement of silicon. Therefore, the amount of silicon nodules generated on the surface of the impurity diffusion layer 3 can be reduced.
The operation of reading information from the impurity diffusion layer 3 by the electrode wiring 6 becomes better.
なお、上記実施例では、下地絶縁膜４がＢＰＳＧ膜から
なる場合について示したが、この発明は下地絶縁膜４が
ＰＳＧ膜からなる場合についても適用できる。In the above embodiment, the base insulating film 4 is made of a BPSG film, but the present invention can also be applied to a case where the base insulating film 4 is made of a PSG film.
［発明の効果コ
以上のようにこの発明によれば、少なくともアルミニウ
ムとシリコンとを含む合金からなる電極配線上および下
地絶縁膜上に、電極配線との界面にこの電極配線中のシ
リコンを析出させやすいボロンを含む第１の絶縁膜を形
成し、第１の絶縁膜」−に耐湿性の良い第２の絶縁膜を
形成したので、不純物拡散層と電極配線との界面に発生
するシリコンノジュールの瓜を低減でき、かつ耐クラン
ク性の良い半導体装置を得ることができる。[Effects of the Invention] As described above, according to the present invention, silicon in the electrode wiring is deposited on the electrode wiring made of an alloy containing at least aluminum and silicon and on the base insulating film at the interface with the electrode wiring. By forming a first insulating film containing easily boron, and forming a second insulating film with good moisture resistance on the first insulating film, silicon nodules generated at the interface between the impurity diffusion layer and the electrode wiring can be prevented. It is possible to obtain a semiconductor device which can reduce the number of gourds and has good crank resistance.
第１図は、この発明の実施例である半導体集積回路のコ
ンタクト部の構造を示す断面図である。
第２ｉｆｆｌ （ａ） 、 （ｂ’ｌ 、 （ｃ）
および第３図は、コンタクト面領域へのＢＰＳＧ膜中の
ボロンと燐のシンクによる気中拡散を調べた実験例につ
いてその方法および結果を示す図である。
第４図および第５図は、ＢＰＳＧ膜とアルミニウムーシ
リコン合金膜との界面に発生するシリコンノジュールと
、シリコン基板とアルミニウムーシリコン合金膜とのコ
ンタクト面に発生するシリコンノジュールの関係を調べ
た実験例についてその方法および結果を示す図である。
第６図は、電極配線中のシリコンかコンタクト面領域の
ボロンに引き寄せられて不純物拡散層表面にシリコンノ
ンニールか発生するモデルを示す図である。
第７図は、従来の半導体集積回路のコンタクト部のｔｉ
ｌｔ造を示す断面図である。
図において、１はシリコンＶ＞仮、２は下敷酸化膜、３
は不純物拡散層、４は下地絶縁膜、４４はＢＰＳＧ膜、
５はコンタクト孔、５１はコンタクト面領域、６は電極
配線、Ｓｌはアルミニウムーシリコン合金膜、７はＢＰ
ＳＧ膜、８は耐湿性の良い絶縁膜、９はシリコン、９０
はシリコンノジュールである。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a sectional view showing the structure of a contact portion of a semiconductor integrated circuit according to an embodiment of the present invention. 2nd iffl (a), (b'l, (c)
FIG. 3 is a diagram showing the method and results of an experimental example in which the aerial diffusion of boron and phosphorus in the BPSG film into the contact surface region due to sinking was investigated. Figures 4 and 5 show experiments investigating the relationship between silicon nodules generated at the interface between the BPSG film and the aluminum-silicon alloy film and silicon nodules generated at the contact surface between the silicon substrate and the aluminum-silicon alloy film. FIG. 3 illustrates the method and results for an example. FIG. 6 is a diagram showing a model in which silicon non-anneal is generated on the surface of the impurity diffusion layer by being attracted by silicon in the electrode wiring or boron in the contact surface region. FIG. 7 shows the ti of a contact portion of a conventional semiconductor integrated circuit.
It is a sectional view showing the lt structure. In the figure, 1 is silicon V>temporary, 2 is the underlying oxide film, and 3 is
4 is an impurity diffusion layer, 4 is a base insulating film, 44 is a BPSG film,
5 is a contact hole, 51 is a contact surface area, 6 is an electrode wiring, Sl is an aluminum-silicon alloy film, and 7 is BP
SG film, 8 is an insulating film with good moisture resistance, 9 is silicon, 90
is a silicon nodule. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (5)
あって、 シリコン基板と、 前記シリコン基板表面の一部に形成される不純物拡散層
と、 前記シリコン基板上に形成される下敷絶縁膜と、前記下
敷絶縁膜上に形成される下地絶縁膜と、前記不純物拡散
層上に前記下敷絶縁膜および前記下地絶縁膜に囲まれて
コンタクト孔が設けられており、 前記コンタクト孔に形成され、前記不純物拡散層から情
報の読出しを行なう少なくともアルミニウムとシリコン
とを含む合金からなる電極配線と、前記電極配線上およ
び前記下地絶縁膜上に形成され、該電極配線との界面に
該電極配線中のシリコンを析出させやすいボロンを含む
第１の絶縁膜と、 前記第１の絶縁膜上に形成される耐湿性の良い第２の絶
縁膜とを備えた半導体装置。(1) Concerning the structure of a contact portion of a semiconductor device, the structure includes: a silicon substrate; an impurity diffusion layer formed on a part of the surface of the silicon substrate; an underlying insulating film formed on the silicon substrate; A contact hole is provided on the base insulating film formed on the base insulating film and on the impurity diffusion layer surrounded by the base insulating film and the base insulating film, and the contact hole is formed in the contact hole and the impurity diffusion layer is formed in the contact hole. An electrode wiring made of an alloy containing at least aluminum and silicon for reading information from the layer, and an electrode wiring formed on the electrode wiring and the base insulating film, and depositing silicon in the electrode wiring at the interface with the electrode wiring. A semiconductor device comprising: a first insulating film containing boron that is easily absorbed; and a second insulating film with good moisture resistance formed on the first insulating film.
１項記載の半導体装置。(2) The semiconductor device according to claim 1, wherein the underlying insulating film is an oxide film.
囲第１項または第２項記載の半導体装置。(3) The semiconductor device according to claim 1 or 2, wherein the base insulating film is a BPSG film.
である特許請求の範囲第１項ないし第３項のいずれかに
記載の半導体装置。(4) The semiconductor device according to any one of claims 1 to 3, wherein the electrode wiring is an aluminum-silicon alloy wiring.
範囲第１項ないし第４項のいずれかに記載の半導体装置
。(5) The semiconductor device according to any one of claims 1 to 4, wherein the first insulating film is a BPSG film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8871786A JPS62264662A (en) | 1986-04-17 | 1986-04-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8871786A JPS62264662A (en) | 1986-04-17 | 1986-04-17 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62264662A true JPS62264662A (en) | 1987-11-17 |
Family
ID=13950654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8871786A Pending JPS62264662A (en) | 1986-04-17 | 1986-04-17 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62264662A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873124A (en) * | 1981-10-26 | 1983-05-02 | Fujitsu Ltd | Semiconductor device |
| JPS59117133A (en) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | Semiconductor device |
| JPS59151433A (en) * | 1983-02-17 | 1984-08-29 | Yamagata Nippon Denki Kk | Semiconductor device |
| JPS59155127A (en) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59181021A (en) * | 1983-03-30 | 1984-10-15 | Toshiba Corp | Semiconductor device |
-
1986
- 1986-04-17 JP JP8871786A patent/JPS62264662A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873124A (en) * | 1981-10-26 | 1983-05-02 | Fujitsu Ltd | Semiconductor device |
| JPS59117133A (en) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | Semiconductor device |
| JPS59151433A (en) * | 1983-02-17 | 1984-08-29 | Yamagata Nippon Denki Kk | Semiconductor device |
| JPS59155127A (en) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59181021A (en) * | 1983-03-30 | 1984-10-15 | Toshiba Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1647271A (en) | Semiconductor device and method of manufacturing same | |
| JP2850393B2 (en) | Aluminum wiring and manufacturing method thereof | |
| US3449825A (en) | Fabrication of semiconductor devices | |
| DE102019006099A1 (en) | Stacked multi-junction solar cell with a metallization comprising a multilayer system | |
| US3986897A (en) | Aluminum treatment to prevent hillocking | |
| US4022931A (en) | Process for making semiconductor device | |
| JPS6156608B2 (en) | ||
| US3878554A (en) | Semiconductor device | |
| JPS62264662A (en) | Semiconductor device | |
| JPS6364057B2 (en) | ||
| JPS63160365A (en) | Insulating substrate for semiconductor device | |
| JPH03209823A (en) | Resin-sealed semiconductor device | |
| JPS6367751A (en) | Semiconductor device | |
| JPS61225838A (en) | Forming method for electrode wirings | |
| EP0262830A2 (en) | Method of ensuring contact in a deposited layer | |
| JPH03276763A (en) | Semiconductor device | |
| JPS61228655A (en) | Forming method for multilayer interconnection | |
| JPH0513584A (en) | Semiconductor device and manufacture of the same | |
| JP2515040B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6367753A (en) | Semiconductor device | |
| JPS61216322A (en) | Manufacture of semiconductor device | |
| JPS59167059A (en) | Semiconductor device | |
| JPS6367754A (en) | Semiconductor device | |
| JPH043428A (en) | Manufacture of integrated circuit device | |
| JPS63232434A (en) | Semiconductor device |