JPS62260419A - 高速ラツチ・フリツプフロツプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は準安定期間（不安定期間）の短い高速ラッチ用
・フリップフロップに関する。

〔従来技術とその問題点］ 異なった信号源から、共通の時間関係なしに、データ（
信号）が入力するデジタル装置では、信号間には論理的
な関係は存在しない、したがって、このような装置間の
動作は非同期である１例えば、ロジック・アナライザの
如き測定装置は、装置の内部同期用のクロック発生器か
ら得られるクロックにより被測定装置からのデータをサ
ンプリングする。しかし、被測定装置内のクロックは測
定装置内のクロックとは時間的な関係がないため、測定
装置に取込まれるデータは、測定装置の内部クロックと
は時間的に無関係である。したがって、被測定装置から
のデータが測定装置の内部クロックのサンプリング・エ
ツジの間に変化すれば誤動作の原因となる。この誤動作
を防止するため、フリップフロップ等の同期化素子を測
定装置の入力端に設け、被測定装置からのデータの取込
みを信頼性あるものにしている。

ＥＣＬ　（エミッタ接続論理回路）のマスター・スレー
ブＤフリップフロップでは、マスター・フリップフロッ
プの一部を構成するラッチの前段に入力増幅器を設けて
いる。入力データは入力増福器に供給され、クロックパ
ルスの前縁で入力増幅器からラッチに転送される。入力
増幅器及びラッチはタロツクパルスにより夫々オン及び
オフするが、素子の寄生容量が存在するのでデータ入力
増幅器がオフすると同時にラッチがオンするのではなく
、データ入力増幅器のオフからラッチのオン迄に成る期
間（時間）が存在する。この期間中に入力端に加えられ
た新しいデータはラッチには転送されないか、転送され
たとしてもラッチの誤動作の原因となる。尚、この期間
は準安定（非安定）期間と呼ばれている。従来のこの種
のフリップフロップの準安定期間は６００ｎ＋ｓのオー
ダである。

したがって、例えば、０．５ｎｓのデータ取込み精度が
必要であれば、準安定期間を大福に短縮しなければなら
ない。

〔目的〕

本発明は、準安定期間を大福に短縮した高速ラッチ用の
ＥＣＬフリップフロップを提供することを目的とする。

［発明の概要］ 本発明に係るマスター・スレーブ形の高速ラッチ・フリ
ップフロップは、差動（２相）クロックの逆位相で動作
するマスター・フリップフロップ及びスレーブ・フリッ
プフロップを有する。マスター・フリップフロップは、
入力増幅器とラッチとを含み、入力増幅器は、差動クロ
ックの一方の位相によりイネーブルされ、ラッチは差動
クロックの他方の位相によりイネーブルされる。入力増
幅器と電流源の間に設けたベース接地のトランジスタに
より、差動クロックによる電流源オフの時点に対してデ
ータ入力増幅器への電流供給停止時点を遅らせている。

更に、複数のダイオード接続トランジスタを上記遅延用
のトランジスタと電流源との間に設けて静電容量を付加
し、入力増幅器のターンオフを遅延させている。このよ
うに、データ入力増幅器のターンオフとラッチのターン
オフ間の時間を短縮することにより、準安定期間を短縮
している。

［実施例］ 以下、添付の図面を参照して本発明の詳細な説明する。

第１図は本発明に係るマスター・スレーブＤフリップフ
ロップ１０の概要を示す図である。第１図において、入
力データがマスター・フリップフロップの入力端りに加
えられる。入力端／Ｄには、従来、破線で示すように、
一定電圧■、が印加されていた。フリップフロップ１０
には、図示の如く、コレクタ電圧■ｃｏ、エミッタ電圧
ＶＥＥ及び電流源基準電圧Ｖ。Ｓ等が印加されている。

尚、説明を簡単にする′ため、以下、クロック入力端Ｃ
及び／Ｃに入力するクロックを、夫々クロックＣ及び／
Ｃとする。差動クロックがクロック入力端Ｃ及び／Ｃに
入力され、マスター・フリップフロップはデータをクロ
ック人力Ｃの立上がりでラッチし、スレーブ・フリップ
フロップはクロック／Ｃの立上がり（即ちクロックＣの
立下がり）でマスター・フリップフロップのデータをラ
ッチする。従来、リセット信号が、破線で示すように、
マスター・フリップフロップに印加されていた。第２図
に示す回路から判るように、本発明に係るマスター・ス
レーブ・フリップフロップの動作は完全に差動的である
。即ち、入力端／Ｄはデータ入力端であって、従来の如
く、入力端／Ｄには一定電圧■。

は印加されない、更に、本発明のマスター・フリップフ
ロップには、従来の如く、リセット信号を加えていない
。

第２図について説明する。フリップフロップ１０は入力
増幅器１６を有し、この入力増幅器１６にデータ信号り
及び／Ｄが加えられる。入力増幅器１６の出力信号は、
マスター増幅器２０を介し、マスター・ラッチ１８に入
力される。マスター制御スイッチ２４は、電流源２２と
、入力増幅器１６及びマスター・ラッチ１８との間に設
けられ、入力増幅器１６或いはマスター・ラッチ１８の
何れに電流を流すかを決定する。マスター制御スイッチ
２４は、緩衝増幅器２６及び２８を介して加えられる差
動クロックＣ及び／Ｃにより切換えられる。従来は、リ
セット増幅器３０（破線で示す）が、マスター制御スイ
ッチ２４及びマスター・ラッチ１８の間に設けられてい
た。

マスター・ラッチ１８の出力信号は、スレーブ・ラッチ
１４の出力増幅器３２に入力され、次いで、スレーブ増
幅器３６を介してスレーブ・ラッチ３４に供給される。

スレーブ電流源３８は、スレーブ制御スイッチ４ｏを介
し、出力増幅器３２又はスレーブ・ラッチ３４に電流を
供給する。上記のスレーブ制御スイッチ４０は、緩衝増
幅器２６及び２８を介して加えられる差動クロックＣ及
び／Ｃにより切換えられる。

差動クロックＣ及び／Ｃのトランジションの際の動作を
第３図を参照して説明する。クロック／Ｃの立ち下がり
により、入力増幅器１６に流れる電流を遮断し、マスタ
ー・ラッチ１８をイネーブルとする。マスター制御スイ
ッチ２４を構成するトランジスタ及び電流源２２のトラ
ンジスタの寄生容量及び接合容量（特に電流源２２のト
ランジスタのコレクタ・ベース間の漂遊容ｚｃｃｂ）に
より、電流がＡ点及びＢ点の何れにも流れない時間（期
間）が存在する。この期間が準安定期間であり、この期
間中はフリップフロップ１０の動作は不安定となる。こ
の準安定期間を減少させるには、マスター・ラッチ１８
のターンオン時間を短縮するか、又は、入力増幅器１６
のターンオフ時間を遅延させるか、或いは、両方の対策
を講する必要がある。

準安定期間を短縮する最初の方法は、マスター・ラッチ
１８からリセット増幅器３０を除去することである。つ
まり、リセット増幅器３０により、マスター・ラッチ１
８のターンオンに遅延が生ずるからである。同様に、遅
延トランジスタ４２を、入力増幅器１６とマスター制御
スイッチ２４の間に挿入して入力増幅器１６のターンオ
フを遅らせている。更に、複数のダイオード接続トラン
ジスタ４４を、遅延トランジスタ４２のエミッタとマス
ター制御スイッチ２４との間に設けて寄生コレクタ・ベ
ース容量を効果的に追加し、入力増幅器１６のターンオ
フを遅延させている。

この様な構成による準安定期間の短縮の様子を第３図に
示す。第３図において、矢印は、Ａ点及びＢ点における
従来のターンオフ及びターンオン時点が、上記の回路構
成によりシフトした様子を示している。このように、本
発明に係るフリップフロップによれば、従来のフリップ
フロップに比べて準安定期間を大巾に短縮することがで
きる。

［効果］ 本発明は、遅延用のトランジスタと、寄生容量を付加す
る複数のダイオード接続トランジスタを使用し、マスタ
ー・フリップフロップの入力増幅器のターンオフを遅ら
せることにより、準安定期間を短縮して高速ラッチを可
能にしている。

【図面の簡単な説明】

第１図は本発明に係るフリップフロップの概要を示す図
、第２図は本発明に係るフリップフロ・グズの具体的実
施例を示す回路図、第３図は本発明の実施例の動作を説
明するための図である。 図中、１０はマスター・スレーブ・フリップフロップ、
１２はマスター・フリップフロップ、１４はスレーブ・
フリップフロップ、１６は入力増幅器、１８はラッチ、
２２は電流源、２４は電流源制御回路（手段〉、４２は
トランジスタ（準安定期間を短縮する手段）、４４はダ
イオード接続のトランジスタ（準安定期間を短縮する手
段）である。

Claims (1)

1. 【特許請求の範囲】 マスター・フリップフロップと、該マスター・フリップ
   フロップの出力端に接続したスレーブ・フリップフロッ
   プとを有し、 上記マスター・フリップフロップは、入力増幅器と、該
   入力増幅器の出力端に接続したラッチと、電流源からの
   電流を上記入力増幅器及び上記ラッチに選択的に切換え
   る電流源制御手段と、上記入力増幅器のターンオフと上
   記ラッチのターンオンとの間隔を短縮する手段を具えた
   ことを特徴とする高速ラッチ・フリップフロップ