SU1275738A1 - Тактируемый @ -триггер @ -типа - Google Patents

Тактируемый @ -триггер @ -типа Download PDF

Info

Publication number
SU1275738A1
SU1275738A1 SU853931836A SU3931836A SU1275738A1 SU 1275738 A1 SU1275738 A1 SU 1275738A1 SU 853931836 A SU853931836 A SU 853931836A SU 3931836 A SU3931836 A SU 3931836A SU 1275738 A1 SU1275738 A1 SU 1275738A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
base
collector
transistors
pnp
Prior art date
Application number
SU853931836A
Other languages
English (en)
Inventor
Юрий Иванович Рогозов
Николай Иванович Чернов
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU853931836A priority Critical patent/SU1275738A1/ru
Application granted granted Critical
Publication of SU1275738A1 publication Critical patent/SU1275738A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

Изобретение относитс , к импульсно технике, а именно к устройствам с двум  устойчивыми состо ни ми. Цель изобретени  - повышение надежности работы за счет исключени  зависимости работоспособности IKтриггера от длительности тактового импульса. На фиг. 1 приведена принципиальна  электрическа  схема тактируемого 1К-триггера Ил-типа; на фиг, 2 функционально-топологический чертеж. Тактируемый 1К-триггер И Л-типа содержит бистабильнуго  чейку, вьшолнен«ую на первом и втором п-р-п-тран зисторах 1 и 2 с непосредственными св з ми, база транзистора 1 соединен с коллектором переинжектир тошего .р-п-р-транзистора 3 и коллектором третьего п-р-п-транзистора А, база которого подключена к первому коллек тору четвертого п-р п-транзистора 5 база которого соединена с тактовой шиной 6. Соответствующие коллекторы инжектирующего р-п-р-транзистора 7 соединены соответственно с базами перворо, второго, третьего, четвертого и п того п-р-п-транзисторов 1, 2,4, 5и8и эмиттером транзистора 3,базы транзисторов 3 и 7 и эмиттеры транзисторов , 2, 4, 5 и 8 соединены с шиной нулевого потенциала, эмиттер транзистора 7 соединен с шиной 9 .питани . Шестой и седьмой -п-ртранзисторы 10 и 11 образуют дополнительную бистабильную  чейку с непосредственными св з ми. Второй кол лектор транзистора 1 соединен с базой транзистора 10, база транзистора 11 и соответствуюший коллектор транзистора 7 соединены с вторьЕм коллект ром транзистора 2, второй коллектор транзистора 11 соединен с эмиттером транзистора 3. К-вход 12 соединен с вторым коллектором транзистора 5 и базой транзистора 8, коллектор которого соединен с базой транзистора 2 1-вход 13 соединен с базой транзистора 4, а соответствующие коллекторы транзисторов 10 и 11 соединены с вы ходами 14 и 15. Устройство работает следующим образом . Пусть в базы транзисторов 2, 4, 8, 10 и 11f а также через транзисто 3 инжектируютс  транзистором 7 токи равные одному дискрету тока 1 1, кроме того, транзистором 7 в базу 8 транзистора 1 непосредственно инжектируетс  половина, дискрета тока , Следовательно, в случае, если транзистор 3 открыт, то в базу транзистора 1 инжектируетс  1,5 дискрета тока (1,5 I ) в противном случае (транзистор 3 закрыт) в базу транзистора 1 инжектируетс  0,5 дискрета тока (0,51 TO). Такого соотношени  токов можно достичь изменением коэффициентов пр мой передачи от инжектора к переинжектору ci или от переинжектора к базовой р-области вертикального п-р-п-транзистора путем вариации геометрических размеров (рассто ний) от инжектора к переинжектору или от переинжектора к базовой р-области п-рп-транзистора (фиг. 2). Пусть в исходном состо нии открыт транзистор 2,следовательно, транзисторы 1 и 11 закрыты, а транзистор 10 открыт. На входах 12 и 13 присутствуют логические единицы, на входе 6, базе транзистора 5 имеетс  логическа  единица. Следовательно, транзистор 5 открыт и через свои коллекторы отбирает ток с баз транзисторов 4 и 8, которые закрыты. В этом случае 1К-триггер находитс  в режиме хранени . С приходом на вход 6 импульса низкого логического уровн  транзистор 5 закрываетс , а транзисторы 4 и 8 открываютс , так как I К 1 , Отпирание транзисторов 4 и 8 приводит к запиранию транзисторов 1 и 2. При зтом запирание транзисторов 1 и 2 не вызывает изменени  состо ни  дополнительной бистабильной  чейки на . транзисторах 10 и 11. Следовательно, в дополнительной бистабильной  чейке хранитс  предыдущее состо ние триггера в течение всей длительности импульса синхронизации, котора  не ограничена сверху. Так как транзистор 11 закрыт, то через свой коллектор он не отбирает ток, инжектируемый транзистором 7 в эмиттер тран зистора 3. Поэтому в базу транзистора 2 инжектируетс  ток, равньга I , а в базу транзистора 1 1,5 1. По окончании тактового импульса транзистор 5 открываетс  и закрывает транзисторы 4 и 8. Так как в базу транзистора 1 инжектируетс  больший ток, чем в базу транзистора 2, то транзистор 1 открьтаетс  быстрее, запира  транзистор 2. Изменение со3
сто ни  транзисторов 1 н 2 соответствуюшее изменение состо ни  дополнительной бистабильной  чейки, транзистор И открываетс , транзистор 10 закрываетс . Следовательно, по окончании импульса синхронизации триггер мен ет свое состо ние на противоположное, т.е. при I К 1 триггер работает в счетном режиме. Если значение информации на I- и Квходах 13 и 12 не измен етс  (I К 1) в течение следующего тактового импульса, то в базу транзистора 1 инжектируетс  ток, равный 0,5 1, так как ток, инжектируемый через транзистор 3 ,отбираетс  коллектором открытого транзистора 11, а в базу транзистора 2 инжектируетс  ток IQ , поэтому по окончании тактового импульса быстрее открываетс  транзистор 2, т.е. триггер измен ет свое состо ние на противоположное.
Если I О, К 1, то с приходом импульса синхронизации транзистор 5 закрываетс , транзистор 4 остаетс  в закрытом состо нии, а транзистор 8 открываетс  и независимо от токов, инжектируемых в базы транзисторов 1 и 2, принудительно закрывает транзистор 2, что приводит к отпиранию транзисторов 11 и 1 и запиранию транзистора 10, т,е, на выходе 15 устанавливаетс  сигнал низкого логического уровн  Q О,
Если I 1, К О, то по импульсу синхронизации открываетс  транзистор 4 и независимо от предыдущего состо ни  триггера устанавливает на выходе 15 устройства сигнал высокого логического уровн  Q 1 (транзисторы 1 и 11 закрываютс , транзисторы 2 и 4 открываютс ).
Если I К О, то независимо от состо ни  информации на входе синхронизации транзисторы 4 и 8 закрыты, а 1К-триггер находитс  в режиме хране .ни ,
Как видно из принципа работы, устройство функционирует как такти;руемь Й 1К-триггер, состо ние которо;го зависит от комбинации информаци .онных сигналов на I- и К-входах,
Предложенное устройство надежно функционирует при поступлении импульса синхронизации длительностью, не ограниченной сверху, т.е, нет необходимости в использовании специальны нормализаторов длительности импуль7384
са синхронизации, что повышает функциональные возможности устройства и надежность его работы. Функциональные возможности повышаютс  за счет того, что на тактовую шину может подаватьс  импульс синхронизации, в ограничении длительности которого нет необходимости. Надежность устройства повышаетс  за счет отсутстви  ограничител  длительности импульса синхронизации, длительность выходного импульса которого может измен тьс под действием различных дестабилизирующих факторов, что может привести к сбою ТК-триггера,

Claims (1)

  1. Формула изобретени 
    2.
    Тактируемый 1К-триггер И Л-типа, содержащий I- и К-входы, бистабильную  чейку,выполненную на первом и втором п-р-п-транзисторах с непосредственными коллекторно-базовыми св з ми , база первого п-р-п-транзистора соединена с коллектором переинжектирующего р-п-р-транзистора и коллектором третьего п-р-п-транзистора, база которого подключена к первому кол лектору четвертого п-р-п-транзистора база которого соединена с тактовой щиной, соответствующие коллекторы инжектирзтощего р-п-р-транзистора соответственно соединены с базами первого , второго, третьего, четвертого и п того п-р-п-транзисторов и эмиттером переинжектирующего р-п-р-транзистора базы р-п-р- и п-р-п-транзисторов соединены с щиной нулевого потенциала, эмиттер инжектирующего р-п-р-транзистора соединен с щиной питани , о тличающийс  тем, что, с целью повьшени  надежности его работы, в него введены шестой и седьмой п-р-п-транзисторы, образующие дополнительную бистабильную  чейку с непосредственнными коллекторно-базовыми св з ми, второй коллектор первого п-р-п-транзистора соединен с базой шестого п-р-п-транзистора и соответствующим коллектором инжектирующего р-п-р-транзистора, база седьмого п-р-п-транзистора и соответствующий коллектор инжектирующего р-п-р-транзистора соединены с вторым коллектором второго п-р-п-транзистора, второй коллектор седьмого п-р-п-транзистора соединен с эмиттером переинжектирующего р-п-р-транэистора, К-вход
    соединен с вторым коллектором четвертого п-р-п-транзистора и базой п того п-р п-транзистора, коллектор которого соединен с базой второго п-р-птранзистора , 1-вход соединен с базой
    третьего h-p- п-транзистора, а соответствующие коллекторы шестого и седьмого п-р-п -транзисторов соединены с выходами триггера .
    75
    /4Viiz .l
    п в 13
SU853931836A 1985-07-18 1985-07-18 Тактируемый @ -триггер @ -типа SU1275738A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853931836A SU1275738A1 (ru) 1985-07-18 1985-07-18 Тактируемый @ -триггер @ -типа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853931836A SU1275738A1 (ru) 1985-07-18 1985-07-18 Тактируемый @ -триггер @ -типа

Publications (1)

Publication Number Publication Date
SU1275738A1 true SU1275738A1 (ru) 1986-12-07

Family

ID=21189999

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853931836A SU1275738A1 (ru) 1985-07-18 1985-07-18 Тактируемый @ -триггер @ -типа

Country Status (1)

Country Link
SU (1) SU1275738A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012130A (en) * 1988-08-31 1991-04-30 Sgs-Thomson Microelectronics S.R.L. Small area and low current drain frequency divider cell for integrated circuits
RU2458377C1 (ru) * 2011-03-31 2012-08-10 Михаил Александрович Аллес Оптический jk-триггер

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 705647, кл. Н 03 К 3/286, .1977. Авторское свидетельство СССР № Г051692, кл. Н 03 К 3/286, 1982. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012130A (en) * 1988-08-31 1991-04-30 Sgs-Thomson Microelectronics S.R.L. Small area and low current drain frequency divider cell for integrated circuits
RU2458377C1 (ru) * 2011-03-31 2012-08-10 Михаил Александрович Аллес Оптический jk-триггер

Similar Documents

Publication Publication Date Title
US4039858A (en) Transition detector
US4777388A (en) Fast latching flip-flop
US5418407A (en) Asynchronous to synchronous particularly CMOS synchronizers
US5646557A (en) Data processing system and method for improving performance of domino-type logic using multiphase clocks
US3971960A (en) Flip-flop false output rejection circuit
GB1063003A (en) Improvements in bistable device
US4622475A (en) Data storage element having input and output ports isolated from regenerative circuit
US4185210A (en) Contact de-bouncing circuit with common mode rejection
US3339089A (en) Electrical circuit
SU1275738A1 (ru) Тактируемый @ -триггер @ -типа
US4056736A (en) Injection logic arrangements
US3231754A (en) Trigger circuit with electronic switch means
US4851711A (en) Asymmetrical clock chopper delay circuit
US4633098A (en) Flip-flop circuit with built-in enable function
WO1983000769A1 (en) Multiple line register with write control
US4491745A (en) TTL flip-flop with clamping diode for eliminating race conditions
US3462613A (en) Anticoincidence circuit
US3610964A (en) Flip-flop circuit
US3772534A (en) Low power, high speed, pulse width discriminator
US3509366A (en) Data polarity latching system
US3479529A (en) Semiconductor multivibrator
SU1185578A1 (ru) @ К-триггер
US3253154A (en) Electric device using bistable tunnel diode circuit triggering monostable tunnel diode circuit
EP0203491B1 (en) Bistable circuit
GB1139628A (en) Clocked delay type flip flop