JPS62259440A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62259440A
JPS62259440A JP10246086A JP10246086A JPS62259440A JP S62259440 A JPS62259440 A JP S62259440A JP 10246086 A JP10246086 A JP 10246086A JP 10246086 A JP10246086 A JP 10246086A JP S62259440 A JPS62259440 A JP S62259440A
Authority
JP
Japan
Prior art keywords
layer
region
lsi
conductive
conductive region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10246086A
Other languages
English (en)
Inventor
Mitsuaki Ishikawa
石川 光昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10246086A priority Critical patent/JPS62259440A/ja
Publication of JPS62259440A publication Critical patent/JPS62259440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、電子ビームを使って半導体チップの座標系と
電子ビームの座標系を一致させるための半導体チップ内
に設けられる位置マーカを形成した半導体装置に関する
もので、特に電子ビーム装置でのチップの位置合わせに
使用されるものである。
(従来の技術) 従来、上記のような位置マーカとしては半導体チップ内
にある既存のLSI/?ターンを使用するため、適確に
交点を基準座標とできるようなパターンも少なく、時に
は手動操作により位置合わせを行なっていた。従りて電
子ビームテスタなどで測定を行なう際、指定の位置に電
子ビームを照射する時、その座標がわかっていても基準
座標がないため、精度よく位置合わせするのが困難であ
った。
(発明が解決しようとする問題点) 上記のように従来は、LSIチップ上の認識しやすいA
Iパターンある点を基準座標とし、そこから目的の位置
までステージを動かして位置合わせを行なっていた。こ
の方式では入間が手動である基準を決め、そこから目的
の位置座標までの距離を求め、手動で移動して再度目的
の位置であるかどうかをLSIのプロットパターン停と
比較して位置決めを行なっていた。このような方式では
システムの位置合わせの自動化はできない。また何らか
の基準座標となり得るマーカをチップ上に有していても
、単に・々ターンだけでは、2次電子のS/N(信号対
雑音比)の問題で正確な基準座標を求めることが難しか
った。
本発明は上記実情に鑑みてなされたもので、精度よく、
高いSハでLSI上に基準座標を求め、目的の位置へビ
ームを合わせることができる半導体装置を提供しようと
するものである。
[発明の構成コ (問題点を解決するための手段と作用)本発明では、導
電材料を用い、LSIチップ上に2層構造のマーカを設
け、この2層の導電体に互に異なる電位を与えておくこ
とによシ、また基準マーカをLSIチップ上の主要な場
所に配置しておくことにより、目的の位置に近い基準マ
ーカを使い、精度よく、高いSハでLSI上に基準座標
を求め、目的の位置へビームを合わせることができるよ
うにしたものである。
(実施例) 以下図面を参照して本発明の一実施例を説明する。第1
図は同実施例のパターン平面図である。
まず半導体基板上に、導電材料を使い第1層の領域1を
形成する。この導電材料としては、アルミニウム、4ク
リシリコン、拡散領域のいずれでもよい。多層配線構造
の場合は、第1層の28電領域lに電源配線領域を利用
してもよい。次に第1層の導電領域上に絶縁膜を設け、
その上の第2層には、ポリシリコンあるいはアルミニウ
ム等の材料によシ互に交叉する配線領域2を設け、この
交点を含みかつ第1層の導電領域1が露出するように穴
らけ3をしておく。上記第2層の4電領域2は直交十字
形にするのが望ましい。上記第1層、第2層各々をLS
I内部の電源vDD、v88に、各々相反する電位にな
るように接続する。
第2図は第1層の導電領域1をアルミニウムまたはポリ
シリコンで形成した時の断面図、第3図は第1層の導W
%域1に拡散層を使った時の断面図で、4.41は絶縁
膜である。
第4図は第2層目の導電領域2の形状を図のようにして
、実質的には第1 /(!目の導電領域1の露出領域が
交叉するようにした変形例である。
第5図は第1層の導電領域1に、LSIチップ内の電源
配線の幅の広い領域を利用し、その近くの相反する電源
配線から第2層の導電領域2を形成した変形例である。
第6図により第1図の作用を説明する。上記のようなマ
ーカはLSIチップ内にあシ、チップの座標系になって
いる。その領域に第6図に示すように、電子ビーム系の
座標に従がってビームを、経路1)に沿ってスキャンす
ると、それに対応した出S at号12が得られる。こ
の出力信号12は、電子ビーム照射によって得られる2
欠電子をフォトマルチプライヤ:でよって工曽幅した出
力でるる。
しかして第1層と第2層の導電領域の電位が異なるため
、得られる出力波形12はS/Nの良いものシfrh(
常梁ビーム叩肘にrh芯ちれふ2次tイ子数は、電子ビ
ーム照射部の印加電圧により異なるため)、四辺の各々
のピークがはっきり測定でき、対向するピークの交点の
交点の基準座標、即ちマーカの中心座標13となシ、チ
ップの座標系をビームの座標系で考えることができる。
この時スキャンの仕方を正方形または長方形で行なえば
、ピークの座標から回転も補正できる。またこのような
マーカをチップ内に複数個配置することにより、座標系
の補正が小さい領域で行なえ、位置合わせの精度が向上
する。更にマーカに第6図に示すように番号14t−与
えておくと、マニュアル操作の時はマーカの位置がLS
I内部のどこにあるかすぐわかるものである。
[発明の効果コ 以上説明した如く本発明によれば、精度よく、高い3/
NでLSIチップ上に基準座標を求め、目的の位置へビ
ームを合わせることができるなどの利点を有した半導体
装置が提供できるものでおる。
【図面の簡単な説明】
第1図は本発明の一実施例のパターン平面図、第2図、
第3図は同実施例の具体例の断面図、第4図、第5図は
本発明の他の実施例のパターン平面図、第6図は上記実
施例の作用説明図である。 1・・・第1層導電領域、2・・・第2層導電領域、3
・・・導電領域露出用穴あけ領域、4・・・絶縁膜、1
3・・・中心座標。 出願人代理人  弁理土鈴 江 武 彦第1図   第
2図    第3図 第6図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体チップ内で導電材料を使い、第1層の導電
    領域、その上に絶縁体を介して、交叉する形状の第2の
    導電領域を設け、 前記第1層と第2層の導電領域に各々相反する電位を接
    続することを特徴とする半導体装置。
  2. (2)前記第2層の導電領域の形状を直交形(十字形)
    としたことを特徴とする特許請求の範囲第1項に記載の
    半導体装置。
  3. (3)前記第1層の導電領域に電源用のアルミニウム配
    線を利用したことを特徴とする特許請求の範囲第1項に
    記載の半導体装置。
JP10246086A 1986-05-02 1986-05-02 半導体装置 Pending JPS62259440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10246086A JPS62259440A (ja) 1986-05-02 1986-05-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10246086A JPS62259440A (ja) 1986-05-02 1986-05-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS62259440A true JPS62259440A (ja) 1987-11-11

Family

ID=14328071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10246086A Pending JPS62259440A (ja) 1986-05-02 1986-05-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS62259440A (ja)

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
TW202013662A (zh) 用於重疊量測之非對稱重疊標記
JPH02246314A (ja) パターン作成方法
US4814283A (en) Simple automated discretionary bonding of multiple parallel elements
US4603473A (en) Method of fabricating integrated semiconductor circuit
US3585712A (en) Selection and interconnection of devices of a multidevice wafer
JPS62259440A (ja) 半導体装置
JPH0629183A (ja) 位置合わせ方法、露光装置、半導体装置の製造方法
JP2722563B2 (ja) パターン形成方法
JPH11132716A (ja) フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク
JP2831643B2 (ja) パターン露光方法
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
US5373232A (en) Method of and articles for accurately determining relative positions of lithographic artifacts
KR19990044106A (ko) 필름 캐리어용 도체 패턴 전사 방법과 이 방법에 사용되는 마스크 및 필름 캐리어
JPH10185541A (ja) 配置精度測定方法、フォトマスク及び半導体装置
JP2822938B2 (ja) 重ね合わせ精度の測定方法
JPH04228B2 (ja)
JPS6030136A (ja) パタ−ンの形成方法
GB2328761A (en) Mask preparation method including critical dimension test forming means
JPS6152973B2 (ja)
JPH05343562A (ja) 半導体パッケージの製造方法
JPS6360528A (ja) 半導体装置の製造方法
JPH025445A (ja) パータン目合わせずれ測定方法
JPH0364944A (ja) 電子回路装置の検査装置
JPH03257865A (ja) マザー・ウェハ構造体の製造方法