JPS6225525A - 誤り検出符号送出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 送信側では該誤り検出符号を元の符号との差が一定値と
ならない方法で別の符号に置換して送出し、受信側では
該送信側で行った操作と逆の操作を行った上で誤り検出
符号の演算を行い擬似同期の検出を行う。

〔産業上の利用分野〕

本発明はディジタル伝送に於ける誤り検出符号送出方式
に係り、特に誤り検出符号の不一致によって擬似同期の
検出を行う方式に関するものである。

従来ＣＲＣ等の誤り検出符号の監視によるフレーム同期
の擬似同期検出が行われているが、成る条件下では擬似
同期の検出が不可能な場合があり、此の改善が強く望ま
れていた。

Ｃ従来の技術〕 従来よりＣＲＣ等の誤り検出符号の監視によるフレーム
同期の擬似同期検出が行われているが、例えばフレーム
の先頭に同期パターン、最後に誤り検出符号を付して送
出する方式が採られている。

第３図は従来のフレーム構成の一例を示す図である。

第３図に於いてＡはフレームの先頭に付ける真の同期パ
ターン（１ビット構成−例えば５ピント構成）、Ｂは信
号（ｍピッＩ・構成−例えば１８３ビツト構成）、Ｃは
誤り検出符号（ｎビット構成−例えば５ビツト構成）で
ある。尚以下全図を通し同一記号は同一対象物を表す。

此の様にフレームの最後尾に誤り検出符号を集中配置す
る方式は以下の方法を取っている。

送信側に於いては、フレームを構成する全ビットの内、
誤り検出符号Ｃの全ビット、即ち５ビツトを全て“０”
とした後、成る特定の数Ｇ（２進数）で割る。此の時生
ずる残余を誤り検出符号Ｃとして先程“０”とした箇所
に書き込んで送出する。両数Ｇは生成多項式の並びを示
す２進数である。

受信側に於いては、フレームの全ビットを受信した後、
前記特定数Ｇで割る。此の時伝送途中で誤りが発生しな
い場合には、割切れて残余が出ない筈である。

従って受信側は上記演算を行い、割切れた場合は誤りな
し、残余が出た場合は誤り有りと判定することが出来る
。

〔発明が解決しようとする問題点〕

此の様にフレームの最後尾に誤り検出符号を集中配置す
る方式に於いて、信号Ｂの先頭のタイムスロットに擬似
同期パターンが挿入され、受信側のフレーム同期回路が
此の擬似同期パターンに同期した場合には、第二タイム
スロット以降にどの様なパターンを挿入しても誤り検出
符号が一致してしまい、擬似同期の検出が不可能となる
場合がある。

第４図は上記説明を図示するものである。

即ち、信号Ｂの先頭に擬似同期パターンＦが挿入され、
而も擬似同期パターンＦが同期パターンＡと同じ場合に
は、擬似同期パターンＦから次のパターンの同期パター
ンＡ迄の擬似フレームは、同期パターンＡから誤り検出
符号Ｃ迄の正規のフレームと区別することは不可能とな
ると云う欠点があった。

本発明の目的は上記従来方式の欠点を除去し、信号Ｂの
先頭のタイムスロットに特定の擬似同期パターンが挿入
された時でも必ず誤り検出符号の不一致が発生する誤り
検出符号送出方式を提供することである。

〔問題点を解決するための手段〕

第１図は本発明の原理図である。

従来方式と同じく送信側に於いてフレームを構成する全
ビットの内、誤り検出符号Ｃの全ビット、第１図の例で
は５ビツトを全て“０”とした後、成る特定の数Ｇ（２
進数）で割る。

此の時生ずる残余が例えば、（１０１１０）とする。

即ち、第１ビツトが“１”、 第２ビツトが１１０１１、 第３ビツトが“１”、 第４ビツトが“１”、 第５ビツトが０”である。

本発明では、第１〜第５ビツトの順番を入れ替えて送出
する。

例えば第１図に示す様に、第１ビツトと第３ビツトを入
れ替え、第２ビツトと第４ビツトを入れ替え、第５ビツ
トは其の侭とする。

従って残余（１０１１０）は（１１１００）と変化する
。此の（１１１００）を送信側では誤り検出符号Ｃに書
き込んで送出する。

受信側では誤り検出符号Ｃの内容の５ビツトに就いて送
信側と同じく第１ビツトと第３ビツトを入れ替え、第２
ビツトと第４ビツトを入れ替え、第５ビツトは其の侭と
した上で上記演算を行い、割切れた場合は誤りなし、残
余が出た場合は誤り有りと判定することが出来、而も前
記の１疑似間期を引き出すことが出来る。

上記例は誤り検出符号Ｃを構成するビットの順番を入れ
替える一つの例であって、第１ビツトを第５ビツトへ、
第２ビツトを第１ビツトへ、第３ビツトを第２ビツトへ
、第４ビツトを第３ビツトへ、第５ビツトを第４ビツト
へ夫々移す方法等もある。

〔作用〕

本発明に依ると送信側に於いて誤り検出符号の置換を行
い、受信側では逆置換を行った上で演算を行い、置換の
方式としては元の信号とのハミング距離が一定値となら
ない様にすることにより達成されるので信号Ｂの先頭の
タイムスロットに特定の擬似同期パターンが挿入された
時でも、誤り検出符号が必ず一致することはないと云う
効果が生まれる。

〔実施例〕

第２図は本発明に依る誤り検出符号送出方式の一実施例
を示す図で、第２図（ａ）は送信側、第２図（ｂｌは受
信側の構成図である。

図中、１は送信側信号発生回路、２は送信側クロツク・
タイミングパルス発生回路、３はＣＲＣ演算回路、４は
切替スイッチ、５は変換回路、６は送信側伝送路インタ
フェイス、７は伝送路、８は受信側インタフェイス、９
は変換回路、１０は同期・受信側タイミングパルス発生
回路、１１はＣＲＣ演算回路、１２はゲート回路である
。

以下図に従って本発明の詳細な説明する。

第２図ｆａ）に示す送信側に於いて、変換回路５はシフ
トレジスタであり、其のＬＤ端子に信号が印加していな
い時は入力信号を其の侭出力し、其のＬＤ端子に信号が
印加すると其の外部接続により入力パルスの順番を入れ
換えて出力する。

今送信側の切替スイッチ４は図示する様に送信側信号発
生回路１に接続される。此の状態の時変換回路５のＬＤ
端子には信号が印加されず、送信側信号発生回路１の出
力信号Ｂは切替スイッチ４を通り、変換回路５を素通り
して送信側伝送路インクフェイス６を介して伝送路７へ
送出される。

一方ＣＲＣ演算回路３は誤り検出符号を作成して切替ス
イッチ４をＣＲＣ演算回路３側に切替えて第３図のＣ位
置に配列して変換回路５へ送出する。

此の時其のＬＤ端子に信号が印加されるので誤り検出符
号Ｃを構成するビットの順番を入れ替えて送信側伝送路
インタフェイス６を介して伝送路７へ送出される。

第２図（ｂ）に示す受信側では、伝送路７から送られて
来た受信信号は受信側インタフェイス８を経由して変換
回路９に入る。

変換回路９は送信側の変換回路５と同じもので信号Ｂの
時は其のＬＤ端子には信号が印加されないので入力信号
を其の侭ＣＲＣ演算回路１１へ送り、信号Ｃの時は其の
ＬＤ端子には信号が印加されて変換を行って元信号に戻
してからＣＲＣ演算回路１１へ送出する。

〔発明の効果〕

以上詳紛に説明した様に本発明によれば、信号Ｂの先頭
のタイムスロットに特定の擬似同期パターンが挿入され
た時でも必ず誤り検出符号の不一致が発生する誤り検出
符号送出方式が実現出来ると云う大きい効果がある。

【図面の簡単な説明】

第１図は本発明の原理図である。 第２図は本発明に依る誤り検出符号送出方式の一実施例
を示す図で、第２図（ａｌは送信側、第２図（ｂ）は受
信側の構成図である。 第３図は従来のフレーム構成の一例を示す図である。 第４図は従来方式の説明図である。 図中、Ａはフレームの先頭に付ける真の同期パターン、
Ｂは信号、Ｃは誤り検出符号、Ｆは擬似同期パターンＦ
、１は送信側信号発生回路、２は送信側クロック・タイ
ミングパルス発生回路、３はＣＲＣ演算回路、４は切替
スイッチ、５は変換回路、６は送信側伝送路インクフェ
イス、７は伝送路、８は受信側インクフェイス、９は変
換回路、工０は同期・受信側タイミングパルス発生回路
、１１はＣＲＣ演算回路、１２はゲート回路である。 ３ノξイビ；　ぞメリ　　　　　　　　　　　　　　　
　　　　　　　受イゴじ　ｒｌり参発ｇＮＯ原理図 ＄７　図 ｊヨシ４７Ｊ二°イνす構ノ）家； 革２図（（Ｚ） 受信便１講八 ＄２図（ｂ） ５１頁の続き ９発　明　者　　鷲　山　　　幾　夫　　東京都千代田
区内幸町会社内

Claims (1)

1. 【特許請求の範囲】 誤り検出符号の監視を行うことによりフレーム同期の擬
   似同期を検出する方式に於いて、 送信側に於いては該誤り検出符号を元の符号との差が一
   定値とならない方法で別の符号に置換して送出し、 受信側に於いては該送信側で行った操作と逆の操作を行
   った上で誤り検出符号の演算を行い擬似同期の検出を行
   うことを特徴とする誤り検出符号送出方式。