JPS6225306A - 誘導性負荷の自動同調用同期電力増幅制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ この発明は、同期信号伝送システム・に関するものであ
り、特に誘導性負荷を同調するために補償キャパシタを
自動的に付加または削減する回路を有するシステムに関
するものである。

し従来の技術」 同１１１］１力伝送システムにおいては、駆動される負
荷中のエネルギ損失を減少させるために、誘導性負荷に
負荷同調キャパシタンスを使用することが知られている
。キャパシタは負荷の誘導性成分を減少あるいは消去し
て外見上抵抗性とする。しかしながら、もしも所定の負
荷（例えば全負荷）に対して！！ｉ適の動作になるよう
に選択されるならば、その他の、例えば軽負荷の場合に
は過剰の駆動電流が必要となる。変化する負荷に対して
は適当な容量的補償を与えるための手段が欠けている。

［発明の解決すべき問題点］ この発明は、負荷電流の位相をサンプリングし、供給さ
れる電圧と同じ位相であるように負荷を最適のものとす
るように出力を自動的に同調させる自助同調回路を設け
ることによって誘導性負荷を有する負荷同調キャパシタ
を使用する従来の同明信号システムの欠点を除去するも
のである。この発明はさらにデユーティ・ファクタの監
視およびパルス幅変調を利用する電力増幅器の別間のた
めの独特の回路手段を提供するものである。

それ故、この発明の主要目的は、電流の位相をサンプリ
ングし、出力を自動的に同調するための自助同調回路を
提供することである。

この発明の別の目的は、テストされているサンプル中の
イン゛ダクタンスの量に応じて回路中に自動的に切替え
られる複数のキャパシタを提供することである。

［問題点解決のための手段］ これらの、およびその他の多くのこの発明の利点は添附
図面を参照にした以下の実施例によってさらに充分に理
解されるであろう。

［実施例］ 図の実施例で説明する。図には３個の独立した増幅器Ｌ
１．Ｌ２．Ｌ３をそれぞれ駆動する３藺の同期したＡＣ
信号の入力部３１．３２　、Ｓ３を有する信号伝送シス
テムが示されている。増幅器Ｌ１だけが破線に囲まれて
詳細に示されている。

他の増幅器し２．Ｌ３はそれと実質的に同一であるから
省略されて単にブロックで示されている。

増幅器Ｌ１は抵抗１２．１４よりなる入力電圧分圧器を
有し、それに対称クランプ１６が接続されている。対称
クランプ１Ｇはリセットパルス発生装置２２によって制
御された１対のダイオード整流器１８゜２０を備えてい
る。対称クランプ１Ｇはさらに１対のキャパシタ２３．
２４および１対の抵抗２５．２６を備えている。リレー
３０は固定接点３２と、リセットパルス発生装置２２と
共通電位点すなわち接地点Ｇとの間に接続されたリレー
コイル３５によって付勢される可動接点３４とを有して
いる。抵抗２５．２６はそれぞれ８ボルトの正負のＤＣ
ｌｉ［とキャパシタ２３゜２４の端子との間に接続され
、充Ｎ電流を与える。

１個の対称クランプ１６が３個の増幅型金てに使用され
ていることが分るであろう。

リセットパルスがライン３６上をリレーコイル３５に供
給されると、接点３４と接点３２とが接触し、キャパシ
タ２３．２４は各抵抗２５．２６を通って充電され、Ａ
Ｃ信号入力Ｓ１　、Ｓ２　、Ｓ３の娠幅を対称クランプ
１６の抵抗およびキャパシタによって決定される時定数
（例えば１秒）によってその最終値に向かって増加させ
る。例えば１秒の時定数を得るためには抵抗２５．２６
は１０００オームであり、キャパシタ２３．２４は１０
００マイクロフアラツドである。対称クランプ１６は接
点３２．３４を有するリレー３０を使用しているけれど
も、クランプ機能を行なうためにリレー３０の代わりに
バイポーラトランジスタその他の固体電子部品を使用す
ることも可能である。

装置が供給されるとき、信号がゲー１−４０の入／−Ｊ
の一つ３８に与えられ、このゲート４０の出力はりｔｙ
フットルス発生装置２２に接続されている。リセットパ
ルス発生装置２２は電源が供給されたとき、または後述
するように出力過Ｎ流状態が生じてライン１１４に信号
が与えられたどきライン３６上にリセットパルスを発生
させる。リセットパルスの継続時間は１０秒稈度でよい
。リセットパルスがクランプ１Ｇに供給されるとき３１
［ｉｌｌの増幅器Ｌ１　、　Ｌ２　。

Ｌ３は全てゼロ命令電圧にある。

可聴周波数段間変成器５０はフユーズ５３を介してロー
カル増幅器５２と誘導性負荷５４との間に接続された１
次巻線５１を有する。抵抗４９が１次巻線５１と並列に
接続され、それは約１．・７２オームの低い抵抗である
。２次巻線５５は１対の整流器に平衡した状態で接続さ
れている。キャパシタ装置５８は４個の負荷補償キャパ
シタ６０〜６３よりなり、補＠電流を６荷に供給するた
めに負荷５４に接続されている。

変成器５０は負荷５４によって引き出される電流のサン
プルを得る。負荷補償キャパシタ６０〜６３は変成器５
０の負荷側で負荷５４に接続されているから、変成器５
０だけが、負荷電流を抽出し、それは全体の負荷および
補償電流ではない。各増幅器Ｌ１゜１−２．Ｌ３はそれ
ぞれ専用の段間変成器５０を有する。抽出された電流は
整流器５６で整流される。３個の増幅器Ｌ１．Ｌ２．Ｌ
３からのサンプル電流はそれぞれＯリングの形態で接続
された各ダイオード整流器５６．５６’　、　５６″に
供給される。サンプリングされた電流およびそれらのＯ
リング中での組合わせの全波整流は３個の増幅器の最大
の負荷ｆｆｉ流を表わす全波整流°である。抵抗Ｇ４と
キトバシタ６６よりなるフィルタが整流器５６の０リン
グに接続され、取り出された最大の増幅器電流のみに基
づいて補償キャパシタ６１〜６３の適当な一つを選択す
るために使用される大きさの電流を生成する。

補償キャパシタ装置５８のキャパシタ６０は例えば５μ
Ｆ（マイクロファラッド）の値を有し、最小の負荷イン
ダクタンスを補償するために常に回路中に接続されたま
まである。回路中に選択的に挿入される他の補償キャパ
シタ６１〜６３のそれぞ杭は関連するトライアックスイ
ッチ７０．７１．７２を有する。補償キャパシタ６１〜
６３はそれぞれ５．１０ｔ；よび１５μＦのキャパシタ
ンス値を有している。

もしも所望ならばそれぞれ自分のトライアックスイッチ
を有している３１より多くの選択的キャパシタ（例えば
５μＦの間隔で）が設けられて、サンプルされた増幅器
中の最大電流値が定められたしきい値レベルを越えたと
き、キャパシタンスが負荷５４に追加されることもでき
る。

キャパシタ６０のキャパシタンス（５μＦ）が常に存在
するから、キャパシタ６０の５μＦと負荷５４の並列組
合わせが誘導性を示すようになるように負荷５４か充分
のインダクタンスを有するのでなければ、追加のキャパ
シタンスを付加する必要はない。これは６０　Ｈｚで５
μＦで共振するインダクタンスの値付近で生じる。追加
のキャパシタンスは、最大レグ電流が３個のしきい値レ
ベル、例えば９８ｍＡｒｍＳ、１９６ｍＡｒｍｓ、３９
２ｍＡｒｍｓの任意の一つに到達したとき必要とされる
。

３個の比較装置７４．７５．７６はそれぞれのへカフ７
かフィルタの抵抗６４とキャパシタ６６との接続点に接
続され、各しきい値ステップを決定するのに使用される
。各しきい値の基準レベル電流はそれぞれ抵抗８０を介
して各比較装置７４．７５．７６の入カフ８に供給され
る。比較装置７４からの出力はゲート８４の入力の一つ
８１に結合される。比較装置７５からの出力はゲート８
２の入カフ９に結合される。グー１−８２の出力はゲー
ト８５の入力９０に結合される。比較装置！！７６から
の出力はゲート８３の入カフ９′　に結合される。ゲー
ト８３の出力はゲート８６の入力９１に結合される。比
較装置７４’、　７５．７６は、ゲート８４．８５およ
び８６の各入力８９に出力が供給されるゼロ交差検出ｖ
７．Ｗ１８８の入力８７に供給される６０Ｈｚｌ準周波
数の各ゼロ交差点において選択されたトライアックスイ
ッチ７０．７１．７２のゼロ交差パルスをゲート８２〜
８Ｇを通して指令する。ゼロ交差は検出装置８８Ｊ＞よ
びしきい値比較装置７４．７５．７６によって決定され
、この検出装置８８は全波整流器でよい。リセットパル
スが線３６ａを介してリレー６９のコイル６８に供給さ
れるとき、リレー接点６９′が接点６９″と接触して比
較装置７４．７５．７Ｇに供給される基準電流を短絡し
て除外する。

第１のしきい値以上のキャパシタンスステップの選択に
おいて、考慮しなければならない別のファクターは負荷
の電圧／′電流位相角である。位相角は、負荷が大きな
実数部抵抗成分を有するとき不音０な補償キャパシタン
スによる増幅器し１゜Ｌ、２．Ｌ３の過負荷を阻止する
ことを考慮に入れなければならない。抵抗９２．９３よ
りなる抵抗分圧器が増幅器５２と変成器５０との間に接
続され、増幅’＋ａ　ｌ−１から出力電圧のサンプルを
得るために使用されている。電圧サンプルは比較装置９
４の入力９４′　に供給され、方形波電圧パルスを生成
する。

変成器５０から出力された電流サンプルは比較装置９５
の入力９５′　に供給され、方形波電流パルスを生成す
る。比較装置９４．９５から出力された方形波はオアゲ
ート９Ｇの各入力に供給される。このグー１〜９６は電
圧およびＮ流力形波の位相角の差に比例したデユーティ
・ファクタを有するパルス列をその出力に生じる。３個
の増幅器Ｌ１　、Ｌ２　、Ｌ３のそれぞれがそのような
パルス列を生じる。これらの増幅器の出力電圧または出
力電流のいずれかがゼロ振幅になったときに生じるあい
まいさを避けるために、多数決論理が使用される。

多数決論理は各レグ増幅器中のオアゲート９６に接続さ
れた３個のグー１−９７ａ　、　９７ｂ　、　９７ｃに
よって行われる。３個のゲート９７ａ　、　９７ｂ　、
　９７ｃは３四の増幅器の２個が位相測定の適切なＩ’
ｉ卯を有することを同意しなければならないことを確保
するために図示のように交差接続されている。３個のゲ
ートの出力はゲート９８の入力に接続されてゲート９８
の出力におけるデユーティ・ファクタ位相測定出力を生
成覆る。リセッｌ−パルス発生装置２２ちまた線９８′
　を介してゲート０８の入力に接続され、多数決の票決
を無効にし、ゲート９８からの真の出力を強ありする。

抵抗９９およびキャパシタ１００により構成されたロー
パスフィルタがゲート９８の出力に接続されており、負
荷の位相角に比例したＤＣ電肚レベルを生成する。この
ＤＣ電圧レベルは１７度の負荷位相角である基Ｑ電圧と
共に比較装置１０２に供給される。比較装置１０２は所
望のとき補償キャパシタンスの追加量を得るためにゲー
ト８２．８３に供給される進行（ゴー・アヘッド°）指
示を生成する。

リセッ］〜明間中、全てのキャパシタ選択しきい値はリ
レー６９によってゼロにクランプされる。これらの基準
レベルのＲＣ時定数は、これらのクランプおよび増幅器
入力のクランプが解放されるとき全てのキャパシタが全
体で３．５ｍＦであることを確保する。基準レベルの時
定数は増幅器に使用される１秒の時定数よりずっと小さ
く選ばれる。

これらの用心は増幅器が誘導性を表わす負荷を維持して
はならず、また増幅器出力がその最終値に達する前に適
切な湧の補償キャパシタンスが選択されなければならな
いことを確実にする。

使用されるキャパシタンスのステップ数は所望の増幅器
負荷ベネフィットの程度による。キャパシタンスのステ
ップは常に複素数負荷が誘導性になる前に行われなけれ
ばならない。より精密な制器は例えば５μＦはそのまま
として、１０μＦと１５μＦのステップの代わりにもつ
と小さいステップでより多くのキャパシタを使用するこ
とによって得られる。

抵抗１０４、キャパシタ１０６　Ｉ３よびキャパシタ６
２゜６３ならびに比較装置１０８により構成された過電
流回路が設けられて、負荷電流の絶対値を検査し、監視
する。抵抗１０４は整流器５６　、５６　’　、　５６
　”に接続されて比較装Ｍ１０８の入力の一つ１０９に
最大の増幅器の電流に比例する電圧を供給する。キャパ
シタ１０６は共通点すなわち接地点に接続されている。

ピーク電流旦！１！電圧が比較装置１０８の使方の入力
に供給される。もしも許容されるピーク電流値が抵抗１
０４およびキャパシタ１０６により許容される時間〈数
マイクロ秒）より長い時間に乃って超過されるならば、
リセット再開電圧が比較装置１０８の出力線１１２上に
現われる。このり゛セラ１〜電圧はゲート４０の入力１
１４に供給されてリセットサイクルを頁面する。

金属酸化物バリスタ１１５が出力線１１６を横切って接
続され、過剰の負荷１流を制限する。変成４巻Ｉ！５５
に並列に接続されたバリスタ１１７も開襟に電流制限機
能を行なう。

以上の説明から、負荷５４中のインダクタンスに関係な
く補償キャパシタンスの付加は電圧−電流位相角を最小
にし、それ故引き出された外見的な電力は実数電力に近
似したものとなる。補償キャパシタンスは電圧／電流位
相各変化に対応して、ＡＡインダクタンスと追加された
キャパシタンスの並列組合わせが増幅器に対して誘導性
を示す場合には何時でも自助的に挿入される。

以上の説明は、この発明の好ましい実施例について、単
なる例示としてなされたものに過ぎず、ここに説明のた
めに例示された実施例の全ての変形、変更はこの発明の
技術的範囲に含まれるべきものであることを理解すべき
である。

【図面の簡単な説明】

図は、この発明の１実施例の同期（ＡＣ）電力増幅器の
回路図である。 Ｌｌ、Ｌ２．Ｌ３・・・、レグ増幅器、１６・・・対称
クランプ、２２・・・リセットパルス発生装置、５０・
・・変成器、５４・・・負荷、５８・・・キャパシタ装
置、６０．６１．６２．６３・・・補償キャパシタ、７
０．７１．７２・・・１−ライアックスインチ、７４．
７５．７６、９４．９５．１０２　、４０８・・・比較
装置、１１５　、１１７・・・バリスタ。

Claims (9)

【特許請求の範囲】
1. （１）複数の同期ＡＣ入力部と負荷との間にそれぞれ接
   続され、それぞれ負荷によつて引き出される電流サンプ
   ルを出力する回路手段を有する複数の増幅器と、 前記増幅器の出力側で前記負荷に並列にそれぞれ接続可
   能な複数のキャパシタと、 前記回路手段によって出力された電流サンプルに従って
   前記キャパシタの一つを選択し、選択されたキャパシタ
   を前記負荷のインダクタンスを補償するように前記負荷
   と並列に接続するために前記キャパシタを回路中にそれ
   ぞれ接続する複数のスイッチとを具備していることを特
   徴とする複数の同期ＡＣ入力によって駆動される誘導性
   負荷用の電力増幅制御回路。
2. （２）前記電流サンプルを出力する回路手段のそれぞれ
   は段間変成器を備えている特許請求の範囲第１項記載の
   電力増幅制御回路。
3. （３）予め定められた継続時間のリセットパルスサイク
   ルを発生するように構成されたリセットパルス発生装置
   と、このリセットパルス発生装置と前記増幅器のそれぞ
   れの各入力との間に接続されて前記リセットパルスが供
   給されるときに前記予め定められた継続時間の間前記増
   幅器にゼロ電圧を命令するクランプ手段とを具備してい
   る特許請求の範囲第１項記載の電力増幅制御回路。
4. （４）前記電流サンプルを整流するために前記回路手段
   に接続された整流手段と、第１と第２の入力を備え前記
   整流手段がこの第１の入力に接続されている複数の比較
   装置と、それぞれこれらの比較装置の前記第２の入力に
   接続されている異なった電流レベルの複数の基準電流源
   と、前記比較装置と前記スイッチとの間に接続されて前
   記負荷のインダクタンスを補償するために前記負荷と並
   列に前記キャパシタの一つを接続するゲートとを具備し
   、前記比較装置は前記基準電流の大きい方のものを比較
   するように動作する特許請求の範囲第３項記載の電力増
   幅制御回路。
5. （５）２個の入力と出力とを備えた別の比較装置と、予
   め定められた時定数を有し前記整流手段および前記別の
   比較装置の１入力に接続されて前記増幅器のいずれか一
   つによって通過された最大の電流に比例するピーク電圧
   を前記別の比較装置に供給する抵抗・キャパシタフィル
   タと、前記他の比較装置の他方の入力に接続された基準
   電圧源とを具備し、それによって前記他の比較装置が前
   記基準電圧を前記ピーク電圧と比較し、前記他の比較装
   置の出力は前記リットパルス発生装置に接続されて前記
   時定数によって決定される短い時間の間前記ピーク電圧
   が前記基準電圧を越えたとき前記リセットサイクルを再
   開するために再リセット電圧をそれに供給する特許請求
   の範囲第４項記載の電力増幅制御回路。
6. （６）前記電流サンプルを出力する回路手段に接続され
   て前記電流サンプルに対応する第１の方形パルスを発生
   させる第１の方形パルス発生手段と、前記ＡＣ入力部に
   結合されて前記増幅器によって前記負荷に供給される電
   圧に対応する第２の方形パルスを発生させる第２の方形
   パルス発生手段と、前記第１および第２の方形パルス発
   生手段に接続されて前記負荷に供給される電流と電圧と
   の間の位相角を測定するパルス選択ゲートとを具備して
   いる特許請求の範囲第４項記載の電力増幅制御回路。
7. （７）前記パルス選択ゲートと前記キャパシタの一つを
   接続するゲートとの間に接続されて前記スイッチの選択
   された一つを動作させるために前記キャパシタの一つを
   接続するゲートに進行信号を供給する電圧比較装置を具
   備している特許請求の範囲第６項記載の電力増幅制御回
   路。
8. （８）前記リセットパルスが発生されているとき前記基
   準電流を遮断するために前記リセットパルス発生装置に
   接続される前記基準電流源を有する回路中のリレー手段
   を具備している特許請求の範囲第４項記載の電力増幅制
   御回路。
9. （９）前記リセットパルス発生装置は前記パルス選択ゲ
   ートに接続されて前記リセットパルスサイクル中前記キ
   ャパシタの一つを接続するゲートに進行信号の印加を阻
   止するために無効にさせるパルスをそれに供給する特許
   請求の範囲第７項記載の電力増幅制御回路。