SU1153382A1 - Устройство дл управлени встречно-параллельно включенными тиристорами - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВСТРЕЧНО-ПАРАЛЛЕЛЬНО ВКЛЮЧЕННЫМИ ТИРИСТОРАМИ , содержащее два блока управлени , каждый из которых включает в себ  импульсный трансформатор, вторична  обмотка которого предназначена дл  подключени  к управл нлцему переходу соответствующего тиристора, ключевой элемент, пороговый элемент, конденсатор и три резистора, отличающеес  тем, что, с целью повьшени  надежности и упрощени , каждый блок управлени  снабжен трем  диодами, дополнительным конденсатором и резистивным делителем напр жени , а ключевой элемент выполнен на транзисторе, причем аноды диодов предназначены дл  подключени  к одной клемме, а первые вьшоды конденсаторов - к другой клемме питающей сети, катод первого диода через первый резистор подключен к эмиттеру транзистора и второму выводу конденсатора , катод второго диода через второй резистор подключен к базе транзистора и средней точке резистивного делител , а катод третьего диоw да через третий резистор подключен kn к второму выводу дополнительного кон денсатора и первому выводу порогового элемента, второй вывод которого подключен к первому выводу резистивного делител , второй вывод которого через первичную обмотку иьтульсного трансформатора подключен к коллектосл ру транзистора. О9 со 00 to

Description

1 t Изобретение относитс  к электротехнике и может быть использовано дл  управлени  тнристорньвда ограничи тел ми напр жени , например в электроосветительных установках. Известен тиристорный ограничитель напр жени , содержащий два встречно-параллельйо включенных тиристора, установленных между полюсами источни ка питани  и нагрузкой, причем управ л кжцие переходы тиристоров через импульсные трансформаторы подсоединены к фазосдвигающему устройству, вход которого подключен к органу измерени  напр жени  fl j. Недостатком известного устройства  вл етс  его сложность. Наиболее близким к предлагаемому  вл етс  устройство дл  управлени  встречно-параллельно включенными тиристорами , содержащее два блока управлени , каждый из которых включает в себ  импульсный трансформатор,, вто рична  обмотка которого предназначена -дл  подключени  к управл ющему переходу соответствующего тиристора, ключевой элемент, пороговый элемент, конденсатор и три резистора Ц2 . Недостатком устройства  вл етс  его сложность из-за наличи  блока фазового управлени  и отсутствие ограничени  напр жени  на нагрузке при резком повышении напр жени  сети что снижает надежность работы нагруз ки. Цепь изобретени  - упрощение и повышение надежности за счет ограничени  напр жени  на нагрузке, когда напр жение сети выше номинального. Поставленна  цель достигаетс  тем, что в устройстве дл  управлени  встречно-параллельно включенными тиристорами , содержащем два блока управлени , каждый из которых включает в себ  импульсный трансформатор, вто рична  обмотка которого предназначена дл  подключени  к управл ющему переходу соответствукицего тиристора, ключевой элемент, пороговый элемент, конденсатор и три резистора, каждый блок управлени  снабжен трем  диодами , дополнительным конденсатором и резистивным делителем напр жени , а ключевой элемент выполнен на транзисторе , причем аноды диодов предназначены дл  подключени  к одной клемме, а первые выводы конденсаторов - к другой клемме питающей сети, катод 22 первого диода через первый резистор подключен к эмиттеру транзистора и второму выводу конденсатора, катод второго диода через второй резистор подключен к базе транзистора и средней точке резистивного делител , а катод третьего диода через третий резистор подключен к второму выводу дополнительного конденсатора и первому выводу порогового элемента, второй вывод подключен к первому выводу резистивного делител , второй вывод которого через первичнук обмотку импульсного трансформатора подключен к коллектору транзистора. На чертеже представлена принципиальна  схема устройства. Устройство дл  управлени  встречнопараллельно включенными тиристорами 1 и 2, питак цими нагрузку 3, содержит два блока управлени  4 и 5, каждый из которых состоит из диодов 6-8, аноды которых подключены к одной из клемм А питающей сети. Катод первого диода 6 через первый резистор 9 подключен к эмиттеру транзистора 10 и второму выводу конденсатора 11, первьй вывод которого совместно с первым выводом дополнительного конденсатора 12 подключен к другой клемме N питакщей сети. Катод второго диода 7 через второй резистор 13 подключен к базе транзистора Ю и средней точке резистивного делител  напр жени  14. Катод третьего диода 8 через третий резистор 15,подключен к второму выводу конденсатора 12 и к первому выводу порогового элемента 16, например динистора, второй вывод которого подключей к первому выводу делител  1А, второй вывод которого через первичную обмотку импульсного трансформа- . тора 17 подключен к коллектору транзистора 10. Вторична  обмотка трансформатора 17 подключена к управл ющему переходу соответствующего тиристора 1 или 2. Устройство работает следующим образом. К полюсам А N приложено переменное напр жение сети. Предположим, что в данный момент положительна  полуволна напр жени  U снимаетс  с полюса А, при этом тиристор 2 включитьс  не может. В блоке управлени  4 тиристора 2 через выпр мительные диоды 6 и 8, ограничительные резисторы 9 и 15 зар жаютс  конденсаторы 11 и 12. Одновременно на базу транзистора 10 подаетс  запирающее напр жение, снимаемое с катода диода 7 через ограничительный резистор 13. При достижени напр жени  включени  1}ек динистора 16 к базе транзистора 10 подводитс  и напр жение конденсатора 12. Таким образом, в положительную полуволну сетевого напр жени  транзистор 10 закрыт. После смены пол рности сете вого .напр жени  положительный потенциал , снимаемый с диода 7 на базу транзистора 10, равен нулю, а к базе транзистора 10 приложено напр жение разр да конденсатора 12, которое обеспечивает запирающее напр жение на базе транзистора 10 до момента за пирани  динистора 16, который определ етс  величиной его удерживающего тока. В момент запирани  динистора 16 транзистор 10,открываетс  за счет энергии конденсатора 11, поступающей на базу транзистора через коллекторньй резистор делител  14. Отпирание 1 824 транзистора 1P ведет к разр ду конденсатора 11 через эмиттерно-коллекторный переход транзистора 10 и первичную обмотку импульсного трансформатора 17. При этом на управл ющий электрод тиристора 2 подаетс  импульс управлени , который отпирает тиристор 2 с некоторым сдвигом si относительно начала полуволны. Аналогичные процессы происход т и в блоке управлени  5 тиристора 1. Таким образом, в каждую полуволну питающего напр жени  один из тиристоров отпираетс , а блок управлени  второго запертого тиристора подготавливает его импульс управлени . Момент генерации импульса управлени  определ етс  действующим значением полуволны сетевого напр жени  предщедствующего полупериода. В результате, при превышени х сетевое напр жение на нагрузке остаетс  стабилизированным, благодар  чему повьшаетс  надежность работы нагрузки.

0

Claims (1)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВСТРЕЧНО-ПАРАЛЛЕЛЬНО ВКЛЮЧЕННЫМИ ТИРИСТОРАМИ, содержащее два блока управления, каждый из которых включает в себя импульсный трансформатор, вторичная обмотка которого предназначена для подключения к управляющему переходу соответствующего тиристора, ключевой элемент, пороговый элемент, конденсатор и три резистора, отличающееся тем, что, с целью повышения надежности и упрощения, каждый блок управления снабжен тремя диодами, дополнительным конденсатором и резистивным делителем напряжения, а ключевой элемент выполнен на транзисторе, причем аноды диодов предназначены для подключения к одной клемме, а первые выводы конденсаторов - к другой клемме питающей сети, катод первого диода через первый резистор подключен к эмиттеру транзистора и второму выводу конден сатора, катод второго диода через второй резистор подключен к базе транзистора и средней точке резистивного делителя, а катод третьего дио- 5 да через третий резистор подключен к второму выводу дополнительного кон денсатора и первому выводу порогового элемента, второй вывод которого подключен к первому выводу резистивного делителя, второй вывод которого через первичную обмотку импульсного трансформатора подключен к коллектору транзистора.

   GO 00 00 ьо