JPS6134692B2 - - Google Patents
Info
- Publication number
- JPS6134692B2 JPS6134692B2 JP55072136A JP7213680A JPS6134692B2 JP S6134692 B2 JPS6134692 B2 JP S6134692B2 JP 55072136 A JP55072136 A JP 55072136A JP 7213680 A JP7213680 A JP 7213680A JP S6134692 B2 JPS6134692 B2 JP S6134692B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switch
- semiconductor switch
- controllable semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000004804 winding Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/136—Modifications for switching at zero crossing in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/96—Touch switches
- H03K17/962—Capacitive touch switches
Landscapes
- Electronic Switches (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明は、特に2線式線路として構成された交
流電圧網に接続した負荷に直列に可制御半導体ス
イツチを接続し、この可制御半導体スイツチを接
触スイツチとして形成したセンサを介して負荷の
投入、遮断のために制御し得るようになつている
電子式スイツチに関する。
流電圧網に接続した負荷に直列に可制御半導体ス
イツチを接続し、この可制御半導体スイツチを接
触スイツチとして形成したセンサを介して負荷の
投入、遮断のために制御し得るようになつている
電子式スイツチに関する。
上述のような負荷の投入、遮断を行うスイツチ
において、できるだけ大きな電力を負荷に与える
ことができるようにするためには、交流電圧網か
ら供給される交流電圧および負荷の投入状態にお
いて流れる負荷交流電流の位相がスイツチにより
切断されてはならない。このことはまた妨害上の
理由からも重要である。何となればそうでない場
合高価なラジオ妨害除去素子を備えねばならない
からである。
において、できるだけ大きな電力を負荷に与える
ことができるようにするためには、交流電圧網か
ら供給される交流電圧および負荷の投入状態にお
いて流れる負荷交流電流の位相がスイツチにより
切断されてはならない。このことはまた妨害上の
理由からも重要である。何となればそうでない場
合高価なラジオ妨害除去素子を備えねばならない
からである。
スイツチが2線式線路を介して接続される場
合、設置場所においては交流電圧網の1極が使用
可能なだけである。この場合電子式スイツチの使
用には問題がある。何となれば投入状態において
可制御半導体スイツチにおける残留電圧が低く、
それは電子回路の動作電圧供給に対して不十分だ
からである。
合、設置場所においては交流電圧網の1極が使用
可能なだけである。この場合電子式スイツチの使
用には問題がある。何となれば投入状態において
可制御半導体スイツチにおける残留電圧が低く、
それは電子回路の動作電圧供給に対して不十分だ
からである。
本発明の目的は、冒頭に述べた形式の電子式ス
イツチにおいて、可制御半導体スイツチの制御
が、遮断状態においても投入状態においても、交
流電圧の零点通過中に、或は投入状態において流
れる負荷交流電流の零点通過中に可能であり、し
かも交流電圧或は負荷交流電流から電子回路の動
作電圧供給が可能なようにすることにある。
イツチにおいて、可制御半導体スイツチの制御
が、遮断状態においても投入状態においても、交
流電圧の零点通過中に、或は投入状態において流
れる負荷交流電流の零点通過中に可能であり、し
かも交流電圧或は負荷交流電流から電子回路の動
作電圧供給が可能なようにすることにある。
この目的は本発明によれば、2線式線路として
構成された交流電圧網に接続した負荷に直列に可
制御スイツチを接続し、接触スイツチとして形成
したセンサを介して可制御半導体スイツチを負荷
の投入、遮断のために制御し得るようになつてい
る電子式スイツチにおいて、制御回路と、制御回
路に対する電流供給回路とを備え、制御回路は少
くとも電圧零点通過検出器およびロジツクを有
し、可制御半導体スイツチが導通状態にあり負荷
が投入されている状態においては負荷電流の零点
通過時に可制御半導体スイツチを導通状態に保持
する信号により前記ロジツクを介して可制御半導
体スイツチは制御可能であり、可制御半導体スイ
ツチが不導通状態にあり負荷が遮断されている状
態においては電圧零点検出器により検出される可
制御半導体スイツチの回路にかかる出力交流電圧
の零点通過時に可制御半導体スイツチを導通状態
に切り換える信号により負荷を投入するためにロ
ジツクを介して可制御半導体スイツチは制御可能
であり、制御回路に対する電流供給回路は変流器
と分岐とを有し、変流器は可制御半導体スイツチ
と直列に接続された1次巻線および第1の整流器
と接続された2次巻線を有し、第1の整流器の出
力端からは出力交流電圧の基準電位点に対する動
作電圧を取り出し得るようになつており、分岐は
変流器の1次巻線と可制御半導体スイツチとの直
列回路に並列に接続され、かつ蓄積コンデンサと
第2の整流器との直列回路から形成され、可制御
半導体スイツチの不導通状態においては出力交流
電圧により充電される蓄積コンデンサより動作電
圧を取り出し得るようになつていることによつて
達成される。
構成された交流電圧網に接続した負荷に直列に可
制御スイツチを接続し、接触スイツチとして形成
したセンサを介して可制御半導体スイツチを負荷
の投入、遮断のために制御し得るようになつてい
る電子式スイツチにおいて、制御回路と、制御回
路に対する電流供給回路とを備え、制御回路は少
くとも電圧零点通過検出器およびロジツクを有
し、可制御半導体スイツチが導通状態にあり負荷
が投入されている状態においては負荷電流の零点
通過時に可制御半導体スイツチを導通状態に保持
する信号により前記ロジツクを介して可制御半導
体スイツチは制御可能であり、可制御半導体スイ
ツチが不導通状態にあり負荷が遮断されている状
態においては電圧零点検出器により検出される可
制御半導体スイツチの回路にかかる出力交流電圧
の零点通過時に可制御半導体スイツチを導通状態
に切り換える信号により負荷を投入するためにロ
ジツクを介して可制御半導体スイツチは制御可能
であり、制御回路に対する電流供給回路は変流器
と分岐とを有し、変流器は可制御半導体スイツチ
と直列に接続された1次巻線および第1の整流器
と接続された2次巻線を有し、第1の整流器の出
力端からは出力交流電圧の基準電位点に対する動
作電圧を取り出し得るようになつており、分岐は
変流器の1次巻線と可制御半導体スイツチとの直
列回路に並列に接続され、かつ蓄積コンデンサと
第2の整流器との直列回路から形成され、可制御
半導体スイツチの不導通状態においては出力交流
電圧により充電される蓄積コンデンサより動作電
圧を取り出し得るようになつていることによつて
達成される。
本発明の他の構成は特許請求の範囲第2項以下
に示してある。
に示してある。
次に図面に示す実施例について本発明を説明す
る。
る。
まず第1図のブロツク接続図および第2A図な
いし第2H図の信号ダイヤグラムによつて、本発
明の第1の実施例について説明する。
いし第2H図の信号ダイヤグラムによつて、本発
明の第1の実施例について説明する。
第1図のブロツク接続図において、端子1およ
び2間に2線式線路として構成された交流電圧網
が接続されている。この交流電圧網に直列に、負
荷を形成するランプL、トライアツクの形成の可
制御半導体スイツチ5、および変流器6の1次巻
線7が存在する。トライアツクが不導通状態にあ
るとき、端子1および3の間で変流器6の1次巻
線7およびトライアツク5から成る直列接続には
交流電圧UTがかかつており、またトライアツク
5の導通状態においては変流器6の1次巻線7、
トライアツク5およびランプLの直列接続を経て
負荷電流iLが流れる。第2A図ないし第2H図
のダイヤグラムについて後に詳細に説明するよう
に、電圧UTは端子1における基準電位OSに関係
し、したがつて端子3は電子式スイツチの出力と
呼ぶことができる。それ故交流電圧UTは出力交
流電圧と呼ばれる。
び2間に2線式線路として構成された交流電圧網
が接続されている。この交流電圧網に直列に、負
荷を形成するランプL、トライアツクの形成の可
制御半導体スイツチ5、および変流器6の1次巻
線7が存在する。トライアツクが不導通状態にあ
るとき、端子1および3の間で変流器6の1次巻
線7およびトライアツク5から成る直列接続には
交流電圧UTがかかつており、またトライアツク
5の導通状態においては変流器6の1次巻線7、
トライアツク5およびランプLの直列接続を経て
負荷電流iLが流れる。第2A図ないし第2H図
のダイヤグラムについて後に詳細に説明するよう
に、電圧UTは端子1における基準電位OSに関係
し、したがつて端子3は電子式スイツチの出力と
呼ぶことができる。それ故交流電圧UTは出力交
流電圧と呼ばれる。
既に述べたように、電子式スイツチの機能に対
しては、開閉過程を電圧UT或は電流iLの零点通
過に関係させることが重要である。このため第1
図の回路において、電圧零点通過検出器10およ
び電流零点通過検出器12が備えられる。電圧零
点通過検出器10は抵抗R2を介して出力端子3
に結合され、電流零点通過検出器12は変流器6
の2次巻線8に結合されている。遮断状態および
投入状態において電流供給を確実にするため、本
発明によれば電流供給回路9が備えられ、これは
入力側が同様に変流器6の2次巻線8に結合され
ている。この電流供給回路9はその一出力端子4
から動作電圧−USを供給する。電流供給回路9
の他の出力端子は端子1に接続されており、その
結果この電流供給回路9の出力端子において基準
電位OSを用いることができる。この基準電位OS
は、端子10′より電圧零点通過検出器10に、
また端子12′より電流零点通過検出器12に与
えられる。動作電圧−USは、端子10″より電圧
零点通過検出器10に、端子12″より電流零点
通過検出器12に与えられる。
しては、開閉過程を電圧UT或は電流iLの零点通
過に関係させることが重要である。このため第1
図の回路において、電圧零点通過検出器10およ
び電流零点通過検出器12が備えられる。電圧零
点通過検出器10は抵抗R2を介して出力端子3
に結合され、電流零点通過検出器12は変流器6
の2次巻線8に結合されている。遮断状態および
投入状態において電流供給を確実にするため、本
発明によれば電流供給回路9が備えられ、これは
入力側が同様に変流器6の2次巻線8に結合され
ている。この電流供給回路9はその一出力端子4
から動作電圧−USを供給する。電流供給回路9
の他の出力端子は端子1に接続されており、その
結果この電流供給回路9の出力端子において基準
電位OSを用いることができる。この基準電位OS
は、端子10′より電圧零点通過検出器10に、
また端子12′より電流零点通過検出器12に与
えられる。動作電圧−USは、端子10″より電圧
零点通過検出器10に、端子12″より電流零点
通過検出器12に与えられる。
トライアツク5のゲートGにゲート電圧UGATE
を加えてトライアツク5を制御するために、電圧
零点通過検出器10および電流零点通過検出器1
2の出力信号、並びにセンサ14の開閉信号がロ
ジツク11を介して互に論理結合され、増幅器に
より形成された出力段18を介してトライアツク
5のゲートGに供給される。電流零点通過検出器
12に後に単安定マルチバイブレータ13が接続
され、この単安定マルチバイブレータ13を介し
て、トライアツク5のゲートGを制御するパルス
の時間幅を調整することができる。
を加えてトライアツク5を制御するために、電圧
零点通過検出器10および電流零点通過検出器1
2の出力信号、並びにセンサ14の開閉信号がロ
ジツク11を介して互に論理結合され、増幅器に
より形成された出力段18を介してトライアツク
5のゲートGに供給される。電流零点通過検出器
12に後に単安定マルチバイブレータ13が接続
され、この単安定マルチバイブレータ13を介し
て、トライアツク5のゲートGを制御するパルス
の時間幅を調整することができる。
センサ14の開閉信号は、抵抗R1、前置増幅
器15および遅延素子16を経てJKフリツプフ
ロツプ17に与えられ、このJKフリツプフロツ
プ17のパルス出力信号は出力端Qからロジツク
11に与えられる。遅延素子は開閉障害の除去に
役立ち、例えばほぼ0.06秒の遅延時間を持つてい
る。
器15および遅延素子16を経てJKフリツプフ
ロツプ17に与えられ、このJKフリツプフロツ
プ17のパルス出力信号は出力端Qからロジツク
11に与えられる。遅延素子は開閉障害の除去に
役立ち、例えばほぼ0.06秒の遅延時間を持つてい
る。
ロジツク11はフリツプフロツプ21を有し、
このフリツプフロツプ21はセツト入力端Sに単
安定マルチバイブレータ13の出力信号U1が加
えられ、リセツト入力端Rにインバータ20を介
して電圧零点通過検出器10のパルス出力信号U
Uが加えられる。アンドゲート22は、一方の入
力端にフリツプフロツプ21の相補出力端から
のパルス出力信号URSFFが加えられ、他方の入力
端に電圧零点通過検出器10のパルス出力信号U
Uが加えられる。アンドゲート22の出力はオア
ゲート23の一方の入力端に導かれ、このオアゲ
ート23はその他方の入力端に単安定マルチバイ
ブレータ13の出力信号U1が加えられる。オア
ゲート23の出力端は別のアンドゲート24の一
方の入力端に導かれ、このアンドゲート24の第
2の入力端はフリツプフロツプ17の出力端Qに
接続されている。アンドゲート24の出力端は増
幅器として構成された出力段18を介してトライ
アツク5のゲートGに結合されている。
このフリツプフロツプ21はセツト入力端Sに単
安定マルチバイブレータ13の出力信号U1が加
えられ、リセツト入力端Rにインバータ20を介
して電圧零点通過検出器10のパルス出力信号U
Uが加えられる。アンドゲート22は、一方の入
力端にフリツプフロツプ21の相補出力端から
のパルス出力信号URSFFが加えられ、他方の入力
端に電圧零点通過検出器10のパルス出力信号U
Uが加えられる。アンドゲート22の出力はオア
ゲート23の一方の入力端に導かれ、このオアゲ
ート23はその他方の入力端に単安定マルチバイ
ブレータ13の出力信号U1が加えられる。オア
ゲート23の出力端は別のアンドゲート24の一
方の入力端に導かれ、このアンドゲート24の第
2の入力端はフリツプフロツプ17の出力端Qに
接続されている。アンドゲート24の出力端は増
幅器として構成された出力段18を介してトライ
アツク5のゲートGに結合されている。
以上説明した電子式スイツチは次のように動作
する。最初にセンサ14からまだ投入信号が回路
に与えられないものと仮定する。その際第2C図
に示すようにフリツプフロツプ17は、出力端Q
から低レベルの信号USPを送出するスイツチング
状態にある。従つてロジツク11中のアンドゲー
ト24は閉塞されており、その結果トライアツク
5のゲートGには第2D図に示すように基準電位
OSにあるゲート電圧UGATEがかかつている。ト
ライアツク5は従つて不導通状態にある。従つて
端子1および3の間には第2A図に示す出力交流
電圧UTがかかつている。
する。最初にセンサ14からまだ投入信号が回路
に与えられないものと仮定する。その際第2C図
に示すようにフリツプフロツプ17は、出力端Q
から低レベルの信号USPを送出するスイツチング
状態にある。従つてロジツク11中のアンドゲー
ト24は閉塞されており、その結果トライアツク
5のゲートGには第2D図に示すように基準電位
OSにあるゲート電圧UGATEがかかつている。ト
ライアツク5は従つて不導通状態にある。従つて
端子1および3の間には第2A図に示す出力交流
電圧UTがかかつている。
電圧零点通過検出器10は第2B図に示すよう
に電圧UTの零点通過時パルス状の出力信号UUを
発生し、この出力信号UUは零点通過中に低レベ
ルから基準電位OSに跳躍する。負荷電流iLは第
2E図に示すように零であり、変流器6の2次巻
線8における2次電圧USEKも第2F図に示すよ
うに零である。電流零点通過検出器12の出力電
圧UI′は低レベルにあるから、単安定マルチバイ
ブレータ13は制御信号を得ず、その結果単安定
マルチバイブレータ13の出力信号U1は第2G
図に示すように低レベルにある。フリツプフロツ
プ21は、インバータ20により反転された電圧
零点通過検出器のパルス状の出力信号UUにより
セツトされ、その結果その出力端には高レベル
(基準電位レベルOS)にある第2H図に示すよう
な信号が存在する。
に電圧UTの零点通過時パルス状の出力信号UUを
発生し、この出力信号UUは零点通過中に低レベ
ルから基準電位OSに跳躍する。負荷電流iLは第
2E図に示すように零であり、変流器6の2次巻
線8における2次電圧USEKも第2F図に示すよ
うに零である。電流零点通過検出器12の出力電
圧UI′は低レベルにあるから、単安定マルチバイ
ブレータ13は制御信号を得ず、その結果単安定
マルチバイブレータ13の出力信号U1は第2G
図に示すように低レベルにある。フリツプフロツ
プ21は、インバータ20により反転された電圧
零点通過検出器のパルス状の出力信号UUにより
セツトされ、その結果その出力端には高レベル
(基準電位レベルOS)にある第2H図に示すよう
な信号が存在する。
従つてアンドゲート22は開き、その結果この
アンドゲート22は電圧零点通過検出器10のパ
ルス状の出力信号UUをオアゲート23に伝達
し、このオアゲート23はその信号をアンドゲー
ト24に伝達する。しかしフリツプフロツプ17
の出力端Qにおける信号USPは第2C図に示すよ
うに低レベルにあるので、アンドゲート24は閉
塞状態のままであり、パルス状の出力信号UUは
トライアツク5のゲートGに伝達されない。
アンドゲート22は電圧零点通過検出器10のパ
ルス状の出力信号UUをオアゲート23に伝達
し、このオアゲート23はその信号をアンドゲー
ト24に伝達する。しかしフリツプフロツプ17
の出力端Qにおける信号USPは第2C図に示すよ
うに低レベルにあるので、アンドゲート24は閉
塞状態のままであり、パルス状の出力信号UUは
トライアツク5のゲートGに伝達されない。
さて今第2C図にONで示す時点にセンサ14
を介して投入信号が回路に与えられたものと仮定
する。この投入信号はフリツプフロツプ17に転
送され、フリツプフロツプ17の出力端Qにおけ
る信号USPは高レベル(基準電位OS)に跳躍す
る。第2A図および第2C図の比較からわかるよ
うに、投入時点は電圧UTの零点通過とは異なる
時点にあることもあり得る。フリツプフロツプ1
7の今や高レベルにある出力信号USPによつて、
アンドゲート24は活性化される。投入時点にす
ぐ続く電圧UTの次の零点通過中に、電圧零点通
過検出器10の出力信号UUは高レベル(基準電
位レベルOS)に跳躍し、この高レベル信号は今
や活性化されたアンドゲート24を経てトライア
ツク5のゲートGに伝達され、その結果トライア
ツクは導通する。従つて第1図の端子1および2
の間の回路に、第2E図に示す負荷電流iLが流
れる。
を介して投入信号が回路に与えられたものと仮定
する。この投入信号はフリツプフロツプ17に転
送され、フリツプフロツプ17の出力端Qにおけ
る信号USPは高レベル(基準電位OS)に跳躍す
る。第2A図および第2C図の比較からわかるよ
うに、投入時点は電圧UTの零点通過とは異なる
時点にあることもあり得る。フリツプフロツプ1
7の今や高レベルにある出力信号USPによつて、
アンドゲート24は活性化される。投入時点にす
ぐ続く電圧UTの次の零点通過中に、電圧零点通
過検出器10の出力信号UUは高レベル(基準電
位レベルOS)に跳躍し、この高レベル信号は今
や活性化されたアンドゲート24を経てトライア
ツク5のゲートGに伝達され、その結果トライア
ツクは導通する。従つて第1図の端子1および2
の間の回路に、第2E図に示す負荷電流iLが流
れる。
今流れている負荷電流iLの零点通過は、第1
図の変流器6により第2F図に示すパルス形信号
USEKに変換され、この信号は変流器6が飽和状
態で動作することにより生ずる。変流器6の2次
巻線8におけるこのパルス状の2次電圧USEKか
ら、電流零点通過検出器12およびその出力側に
接続された単安定マルチバイブレータ13は、第
2G図に示すパルス信号UIを発生する。この信
号はオアゲート23、第2C図に示す投入信号U
SPにより開かれるアンドゲート24、および出力
段18を介して、トライアツク5のゲートGに伝
達される。同時にフリツプフロツプ21はそのセ
ツト入力端に与えられた信号UIによりセツトさ
れ、その結果その出力端における信号URSFFは
第2H図により低レベルに下がり、従つてアンド
ゲート22は閉じられる。
図の変流器6により第2F図に示すパルス形信号
USEKに変換され、この信号は変流器6が飽和状
態で動作することにより生ずる。変流器6の2次
巻線8におけるこのパルス状の2次電圧USEKか
ら、電流零点通過検出器12およびその出力側に
接続された単安定マルチバイブレータ13は、第
2G図に示すパルス信号UIを発生する。この信
号はオアゲート23、第2C図に示す投入信号U
SPにより開かれるアンドゲート24、および出力
段18を介して、トライアツク5のゲートGに伝
達される。同時にフリツプフロツプ21はそのセ
ツト入力端に与えられた信号UIによりセツトさ
れ、その結果その出力端における信号URSFFは
第2H図により低レベルに下がり、従つてアンド
ゲート22は閉じられる。
負荷電流iLが流れると電圧UTは第2A図に示
すように零になるので、電圧零点通過検出器10
はスイツチの投入状態において、第2B図に示す
ように一定に高レベルにある出力信号UUを供給
する。しかしこの信号は、アンドゲート22が閉
じられているために伝達されない。
すように零になるので、電圧零点通過検出器10
はスイツチの投入状態において、第2B図に示す
ように一定に高レベルにある出力信号UUを供給
する。しかしこの信号は、アンドゲート22が閉
じられているために伝達されない。
第2C図においてOFFで示す後の時点にセン
サ14の新たな操作によりスイツチが再び遮断さ
れた場合、第2A図ないし第2H図に示すよう
に、遮断された状態に対して既に説明した信号関
係が再び生じる。
サ14の新たな操作によりスイツチが再び遮断さ
れた場合、第2A図ないし第2H図に示すよう
に、遮断された状態に対して既に説明した信号関
係が再び生じる。
第1図の負荷Lとしてけい光灯を取扱う場合、
けい光灯の完全点灯まで補償が行われねばならな
い。何となれば点灯時点まで全負荷電流iLが流
れ得ないからである。第1図において破線で示す
構成によれば、かかるけい光灯の投入に対しロジ
ツク11中に、トライアツク5を例えば1秒の予
め定めた初期時間周期に対し、投入後連続的にゲ
ート電圧UGATEによつて制御するための付加手段
を備える。そのためフリツプフロツプ17の出力
端Qに単安定マルチバイブレータ25を接続し、
その出力端をオアゲート26の一方の入力端に導
く。このオアゲート26の他方の入力端はアンド
ゲート24の出力端に接続されている。オアゲー
ト26の出力端は出力段18を介してトライアツ
ク5のゲートGに結合されている。センサ14か
らフリツプフロツプ17の出力端Qを経て投入信
号が供給された場合、単安定マルチバイブレータ
25はその予め定めた初期時間周期に対して選定
された時定数により、その出力端から対応する信
号を供給し、この信号はオアゲート26および出
力段18を介して連続的にトライアツク5のゲー
トGに供給される。従つてトライアツク5は予め
定めた初期時間周期の間連続して導通状態に保持
され、それは負荷Lを形成するけい光灯が完全に
点灯するまで続く。
けい光灯の完全点灯まで補償が行われねばならな
い。何となれば点灯時点まで全負荷電流iLが流
れ得ないからである。第1図において破線で示す
構成によれば、かかるけい光灯の投入に対しロジ
ツク11中に、トライアツク5を例えば1秒の予
め定めた初期時間周期に対し、投入後連続的にゲ
ート電圧UGATEによつて制御するための付加手段
を備える。そのためフリツプフロツプ17の出力
端Qに単安定マルチバイブレータ25を接続し、
その出力端をオアゲート26の一方の入力端に導
く。このオアゲート26の他方の入力端はアンド
ゲート24の出力端に接続されている。オアゲー
ト26の出力端は出力段18を介してトライアツ
ク5のゲートGに結合されている。センサ14か
らフリツプフロツプ17の出力端Qを経て投入信
号が供給された場合、単安定マルチバイブレータ
25はその予め定めた初期時間周期に対して選定
された時定数により、その出力端から対応する信
号を供給し、この信号はオアゲート26および出
力段18を介して連続的にトライアツク5のゲー
トGに供給される。従つてトライアツク5は予め
定めた初期時間周期の間連続して導通状態に保持
され、それは負荷Lを形成するけい光灯が完全に
点灯するまで続く。
次に第3図(第1図と同じ要素には同じ参照符
号をつけてある)について、第1図の電子式スイ
ツチの電子回路に対する、本発明による動作電圧
供給装置を説明する。
号をつけてある)について、第1図の電子式スイ
ツチの電子回路に対する、本発明による動作電圧
供給装置を説明する。
まず電子式スイツチが遮断され、したがつて端
子1および3の間に出力電圧UTが存在するもの
と仮定する。この場合電流供給回路9中に、端子
1および3の間に存在する1つの分岐が備えら
れ、この分岐は蓄積コンデンサCS、ダイオード
D1の形の整流器および前置抵抗ZVの直列接続に
より形成される。蓄積コンデンサCSおよびダイ
オードD1の直列接続に並列に、電圧安定化ツエ
ナーダイオードZDが存在する。トライアツク5
が不導通状態のとき、蓄積コンデンサCSは出力
電圧UTにより充電され、その結果端子4を形成
する所の蓄積コンデンサCSおよびダイオードD1
の間の接続点から、基準電位OSを形成する端子
1に関し、動作電圧−USを取出すことができ
る。
子1および3の間に出力電圧UTが存在するもの
と仮定する。この場合電流供給回路9中に、端子
1および3の間に存在する1つの分岐が備えら
れ、この分岐は蓄積コンデンサCS、ダイオード
D1の形の整流器および前置抵抗ZVの直列接続に
より形成される。蓄積コンデンサCSおよびダイ
オードD1の直列接続に並列に、電圧安定化ツエ
ナーダイオードZDが存在する。トライアツク5
が不導通状態のとき、蓄積コンデンサCSは出力
電圧UTにより充電され、その結果端子4を形成
する所の蓄積コンデンサCSおよびダイオードD1
の間の接続点から、基準電位OSを形成する端子
1に関し、動作電圧−USを取出すことができ
る。
前置抵抗ZVは電流制限に役立ち、例えば純抵
抗或はRC素子により形成することができる。
抗或はRC素子により形成することができる。
トライアツク5が第1図の接続において導通状
態にされた場合、負荷電流iLが流れ、これによ
り飽和状態で動作する変流器6の2次巻線8に2
次電圧USEKが誘起される。2次巻線8には特に
全波整流器として構成された整流器が接続され、
これはダイオードD10,D11,D12,D13により形成
される。この整流器の出力側は端子1および4に
接続されている。整流器は2次電圧USEKを整流
し、従つて電子式スイツチの投入状態において端
子4に、基準電位OSを形成する端子1に関する
動作電圧−USを発生する。
態にされた場合、負荷電流iLが流れ、これによ
り飽和状態で動作する変流器6の2次巻線8に2
次電圧USEKが誘起される。2次巻線8には特に
全波整流器として構成された整流器が接続され、
これはダイオードD10,D11,D12,D13により形成
される。この整流器の出力側は端子1および4に
接続されている。整流器は2次電圧USEKを整流
し、従つて電子式スイツチの投入状態において端
子4に、基準電位OSを形成する端子1に関する
動作電圧−USを発生する。
次に第4図について第1図の電圧零点通過検出
器10の1実施形を説明する。
器10の1実施形を説明する。
この電圧零点通過検出器10′および3の間
に、既に第1図および第2A図ないし第2H図に
ついて説明した出力交流電圧UTが存在する。端
子10″には動作電圧−USが供給される。電圧零
点通過検出器は2個のトランジスタT10,T11を
含み、これら両トランジスタはコレクタでもつて
直結され、かつ動作抵抗R12を介して動作電圧−
USに接続されている。トランジスタT10のエミ
ツタおよびトランジスタT11のベースは、基準電
位OSを導く端子10′に直結されている。トラン
ジスタT10のベースおよびトランジスタT11のエ
ミツタは、抵抗R10および第1図において既に説
明した抵抗R2から形成された分圧器のタツプに
接続されている。この分圧器は端子10′および
出力端子3の間に存在する。
に、既に第1図および第2A図ないし第2H図に
ついて説明した出力交流電圧UTが存在する。端
子10″には動作電圧−USが供給される。電圧零
点通過検出器は2個のトランジスタT10,T11を
含み、これら両トランジスタはコレクタでもつて
直結され、かつ動作抵抗R12を介して動作電圧−
USに接続されている。トランジスタT10のエミ
ツタおよびトランジスタT11のベースは、基準電
位OSを導く端子10′に直結されている。トラン
ジスタT10のベースおよびトランジスタT11のエ
ミツタは、抵抗R10および第1図において既に説
明した抵抗R2から形成された分圧器のタツプに
接続されている。この分圧器は端子10′および
出力端子3の間に存在する。
出力トランジスタT12はそのベースによつて、
トランジスタT10,T11の両コレクタおよび動作
抵抗R12の接続点に置かれている。トランジスタ
T12のエミツタは基準電位OSを導く端子10′に
直結され、コレクタは動作電圧−USを導く端子
10″に動作抵抗R13を介して接続されている。ト
ランジスタT12のコレクタおおよび動作抵抗R13の
接続点は、電圧零点通過検出器の出力端33を形
成し、端子10′および出力端33の間から、電
圧零点通過検出器10のパルス出力信号UUを取
出すことができる。
トランジスタT10,T11の両コレクタおよび動作
抵抗R12の接続点に置かれている。トランジスタ
T12のエミツタは基準電位OSを導く端子10′に
直結され、コレクタは動作電圧−USを導く端子
10″に動作抵抗R13を介して接続されている。ト
ランジスタT12のコレクタおおよび動作抵抗R13の
接続点は、電圧零点通過検出器の出力端33を形
成し、端子10′および出力端33の間から、電
圧零点通過検出器10のパルス出力信号UUを取
出すことができる。
電圧零点通過検出器のこの実施例の動作を第5
図のダイヤグラムについて説明する。図の上部に
は、出力端子3における正弦波状に変化する出力
交流電圧UTが端子10′における基準電位OSに
関して時間の関数として示され、下部にはパルス
状の出力信号UUが時間の関数として示されてい
る。
図のダイヤグラムについて説明する。図の上部に
は、出力端子3における正弦波状に変化する出力
交流電圧UTが端子10′における基準電位OSに
関して時間の関数として示され、下部にはパルス
状の出力信号UUが時間の関数として示されてい
る。
まず出力電圧UTはその負の半波がしきい電圧
−USSより大きいものと仮定する。出力電圧UT
のこの値に対し、トランジスタT10は完全に導通
状態に制御され、その結果トランジスタT10のコ
レクタは実際上端子10′の基準電位OSに接続さ
れるのに対し、トランジスタT11は不導通状態に
ある。何故ならトランジスタT11のエミツタはト
ランジスタT10のベースと同じ負電位にあるから
である。トランジスタT12のベースは完全に導通
状態に制御されたトランジスタT10を介して実際
上端子10′における基準電位OSにあるので、ト
ランジスタT12は不導通状態にあり、その結果ト
ランジスタT12に全動作電圧−USがかかること
になる。従つて出力信号UUは第4図の下部ダイ
ヤグラムに示すように負の(低い)レベルにあ
る。
−USSより大きいものと仮定する。出力電圧UT
のこの値に対し、トランジスタT10は完全に導通
状態に制御され、その結果トランジスタT10のコ
レクタは実際上端子10′の基準電位OSに接続さ
れるのに対し、トランジスタT11は不導通状態に
ある。何故ならトランジスタT11のエミツタはト
ランジスタT10のベースと同じ負電位にあるから
である。トランジスタT12のベースは完全に導通
状態に制御されたトランジスタT10を介して実際
上端子10′における基準電位OSにあるので、ト
ランジスタT12は不導通状態にあり、その結果ト
ランジスタT12に全動作電圧−USがかかること
になる。従つて出力信号UUは第4図の下部ダイ
ヤグラムに示すように負の(低い)レベルにあ
る。
さて出力電圧UTが第5図の上部ダイヤグラム
に示すように時点t1にその負半波において負のし
きい値−USSに達すると、トランジスタT10は不
導通状態となり、その際トランジスタT11もなお
不導通状態にとどまつている。何故ならトランジ
スタT11のエミツタが、端子10′の基準電位OS
に比較してなお負電位にあるからである。トラン
ジスタT12は今やそのエミツタ−ベース区間およ
び抵抗R12Bを経て電流をとり、その結果トラン
ジスタT12は完全に導通制御される。従つてその
コレクタ電位は端子10′の基準電位OSに等しく
なり、その結果出力信号UUは第4図の下部ダイ
ヤグラムに示すように基準電位レベルOSに跳躍
する。
に示すように時点t1にその負半波において負のし
きい値−USSに達すると、トランジスタT10は不
導通状態となり、その際トランジスタT11もなお
不導通状態にとどまつている。何故ならトランジ
スタT11のエミツタが、端子10′の基準電位OS
に比較してなお負電位にあるからである。トラン
ジスタT12は今やそのエミツタ−ベース区間およ
び抵抗R12Bを経て電流をとり、その結果トラン
ジスタT12は完全に導通制御される。従つてその
コレクタ電位は端子10′の基準電位OSに等しく
なり、その結果出力信号UUは第4図の下部ダイ
ヤグラムに示すように基準電位レベルOSに跳躍
する。
電圧UTがその正半波において時点t2に正のし
きい値+USSに達すると、トランジスタT11のエ
ミツタは端子10′の基準電位OSにあるベースよ
り正となり、その結果トランジスタT11は導通状
態となる。トランジスタT10はそのベースがエミ
ツタより正電位にあるから不導通状態にとどま
る。トランジスタT11が導通状態に制御されるこ
とにより、今やトランジスタT12のベースは再び
基準電位OSに引き寄せられ、その結果このトラ
ンジスタは再び不導通状態となり、出力電圧UU
は再び負の(低い)レベルに跳躍する。
きい値+USSに達すると、トランジスタT11のエ
ミツタは端子10′の基準電位OSにあるベースよ
り正となり、その結果トランジスタT11は導通状
態となる。トランジスタT10はそのベースがエミ
ツタより正電位にあるから不導通状態にとどま
る。トランジスタT11が導通状態に制御されるこ
とにより、今やトランジスタT12のベースは再び
基準電位OSに引き寄せられ、その結果このトラ
ンジスタは再び不導通状態となり、出力電圧UU
は再び負の(低い)レベルに跳躍する。
この過程は出力電圧UTのすべての零点通過に
対応して繰返される。
対応して繰返される。
次に第6図および第7A図ないし第7E図につ
いて、第1図の電流零点通過検出器12の1実施
例を説明する。この電流零点通過検出器の動作の
説明のために、第6図においてはトライアツク5
および変流器6並びに第3図の電流供給回路を再
度示してある。
いて、第1図の電流零点通過検出器12の1実施
例を説明する。この電流零点通過検出器の動作の
説明のために、第6図においてはトライアツク5
および変流器6並びに第3図の電流供給回路を再
度示してある。
電流零点通過検出器は入力ダイオードD20,D21
を介して変流器8の2次電圧USEK(端子8′,
8″)に接続されている。このダイオードD20,
D21はトランジスタT20或はT21のベースに接続さ
れ、これらトランジスタのベースは更に抵抗
R20,R22を経て動作電圧−US(端子4)にあ
る。これら両トランジスタT20,T21のエミツタ
は基準電位OS(端子1)に直結され、コレクタ
は抵抗R21,R24を経て動作電圧−US(端子4)
に接続されている。トランジスタT20,T21の後
にそれぞれトランジスタT22,T23が接続され、
トランジスタT22,T23のベースはそれぞれトラ
ンジスタT20,T21のコレクタに接続されてい
る。トランジスタT22,T23のエミツタは同様に
基準電位OS(端子1)に直結され、コレクタは
抵抗R23を経て動作電圧−US(端子4)に接続さ
れている。電流零点通過検出器12の出力端32
において、端子1(基準電位OS)に関し出力信
号UI′を取出すことができる。
を介して変流器8の2次電圧USEK(端子8′,
8″)に接続されている。このダイオードD20,
D21はトランジスタT20或はT21のベースに接続さ
れ、これらトランジスタのベースは更に抵抗
R20,R22を経て動作電圧−US(端子4)にあ
る。これら両トランジスタT20,T21のエミツタ
は基準電位OS(端子1)に直結され、コレクタ
は抵抗R21,R24を経て動作電圧−US(端子4)
に接続されている。トランジスタT20,T21の後
にそれぞれトランジスタT22,T23が接続され、
トランジスタT22,T23のベースはそれぞれトラ
ンジスタT20,T21のコレクタに接続されてい
る。トランジスタT22,T23のエミツタは同様に
基準電位OS(端子1)に直結され、コレクタは
抵抗R23を経て動作電圧−US(端子4)に接続さ
れている。電流零点通過検出器12の出力端32
において、端子1(基準電位OS)に関し出力信
号UI′を取出すことができる。
上記の電流零点通過検出器12の動作を第7A
図ないし第7E図の信号ダイヤグラムによつて説
明する。まず第7A図により負荷電流iLの正半
波について考察する。その際変流器6の2次巻線
に、端子8′が端子8″に対して正であるように極
性を持つ2次電圧USEKが存在する。変流器6は
飽和状態で動作するので2次電圧USEKは第7B
図の曲線を持ち、負荷電流iLの正半波におい
て、負荷電流の零点通過を特徴づける正の電圧パ
ルスが生じる。この理由は変流器のコアにおける
磁気誘導は磁界の関数として、零点の周りの狭い
範囲において大きな傾斜を持ち、この狭い範囲の
外側において飽和に達することにある。
図ないし第7E図の信号ダイヤグラムによつて説
明する。まず第7A図により負荷電流iLの正半
波について考察する。その際変流器6の2次巻線
に、端子8′が端子8″に対して正であるように極
性を持つ2次電圧USEKが存在する。変流器6は
飽和状態で動作するので2次電圧USEKは第7B
図の曲線を持ち、負荷電流iLの正半波におい
て、負荷電流の零点通過を特徴づける正の電圧パ
ルスが生じる。この理由は変流器のコアにおける
磁気誘導は磁界の関数として、零点の周りの狭い
範囲において大きな傾斜を持ち、この狭い範囲の
外側において飽和に達することにある。
まず2次電圧USEKが第7B図の2個のパルス
の間で基準電位OSにある、すなわち第6図の端
子8′および8″の間の電圧が零である範囲を考察
する。従つて第6図の電流零点通過検出器中のト
ランジスタT20,T21は、そのベース−エミツタ
区間および抵抗R20,R22を経て電流をとり、これ
により両トランジスタT20,T21は導通状態にな
る。その際トランジスタT22,T23のベースは実
際上端子1における基準電位OSにあり、その結
果これらトランジスタは不導通状態にある。従つ
てトランジスタT20,T21の電圧U1,U2は基準電
位OSに等しいのに対し、電流零点通過検出器の
出力信号UI′はトランジスタT22,T23が不導通
のため動作電圧−USに等しい、すなわちこの出
力信号は第7E図に示すように低レベルにある。
の間で基準電位OSにある、すなわち第6図の端
子8′および8″の間の電圧が零である範囲を考察
する。従つて第6図の電流零点通過検出器中のト
ランジスタT20,T21は、そのベース−エミツタ
区間および抵抗R20,R22を経て電流をとり、これ
により両トランジスタT20,T21は導通状態にな
る。その際トランジスタT22,T23のベースは実
際上端子1における基準電位OSにあり、その結
果これらトランジスタは不導通状態にある。従つ
てトランジスタT20,T21の電圧U1,U2は基準電
位OSに等しいのに対し、電流零点通過検出器の
出力信号UI′はトランジスタT22,T23が不導通
のため動作電圧−USに等しい、すなわちこの出
力信号は第7E図に示すように低レベルにある。
第7A図に示す負荷電流iLの最初の零点通過
において、今や第7B図に示すように2次電圧U
SEKの正パルスを生じる。負荷電流iLは端子1の
基準電位OSに関係するので、端子8″の正電位は
ダイオードD20を経てトランジスタT20のベースに
伝達され、その結果このトランジスタT20は不導
通状態となる。従つてトランジスタT20の電圧U1
は第7C図に示すように実際上動作電圧−USの
値に跳躍する。今やトランジスタT22はエミツタ
−ベース区間および抵抗R21を経て電流をとり、
その結果トライアツクT22は導通状態に接続され
る。従つて出力信号UI′は第7E図に示すように
基準電位OSに跳躍する。
において、今や第7B図に示すように2次電圧U
SEKの正パルスを生じる。負荷電流iLは端子1の
基準電位OSに関係するので、端子8″の正電位は
ダイオードD20を経てトランジスタT20のベースに
伝達され、その結果このトランジスタT20は不導
通状態となる。従つてトランジスタT20の電圧U1
は第7C図に示すように実際上動作電圧−USの
値に跳躍する。今やトランジスタT22はエミツタ
−ベース区間および抵抗R21を経て電流をとり、
その結果トライアツクT22は導通状態に接続され
る。従つて出力信号UI′は第7E図に示すように
基準電位OSに跳躍する。
第7A図に示す負荷電流iLの次の零点通過に
おいては、2次電圧USEKのパルスの極性は第7
B図に示すように反転する。今や端子8′の正電
位はダイオードD21を経てトライアツクT21のベー
スに伝達され、その結果このトランジスタT21は
不導通状態となり、電圧U2は第7D図に示すよ
うに実際上動作電圧−USに跳躍する。従つてト
ランジスタT23はこのエミツタ−ベース区間およ
び抵抗R24を経て電流をとり、その結果トランジ
スタT23は導通し、出力信号UI′は第7E図に示
すように再び基準電位OSに跳躍する。
おいては、2次電圧USEKのパルスの極性は第7
B図に示すように反転する。今や端子8′の正電
位はダイオードD21を経てトライアツクT21のベー
スに伝達され、その結果このトランジスタT21は
不導通状態となり、電圧U2は第7D図に示すよ
うに実際上動作電圧−USに跳躍する。従つてト
ランジスタT23はこのエミツタ−ベース区間およ
び抵抗R24を経て電流をとり、その結果トランジ
スタT23は導通し、出力信号UI′は第7E図に示
すように再び基準電位OSに跳躍する。
この過程は負荷電流iLの零点通過に対応して
繰返される。
繰返される。
第8図(第1図と同じ要素には同じ参照符号を
つけてある)は、本発明による電子式スイツチの
他の実施例を示す。第1図について既に説明した
要素については説明を省略する。
つけてある)は、本発明による電子式スイツチの
他の実施例を示す。第1図について既に説明した
要素については説明を省略する。
第8図の実施例において、トライアツク5のゲ
ートGは持続信号UGATEによつて制御される。こ
の目的でロジツク110はアンドゲート111を
含み、このアンドゲート111は一方の入力端で
もつて既述の電圧零点通過検出器10の出力端
に、他方の入力端でもつて既述のフリツプフロツ
プ17に接続される。フリツプフロツプ17の出
力端は更にインバータ112を介してフリツプフ
ロツプ113のリセツト入力端Rに結合され、ア
ンドゲート111の出力端はフリツプフロツプ1
13のセツト入力端Sに結合されている。フリツ
プフロツプ113の出力端Qは既述の出力段18
を介してトライアツク5のゲートGに結合されて
いる。
ートGは持続信号UGATEによつて制御される。こ
の目的でロジツク110はアンドゲート111を
含み、このアンドゲート111は一方の入力端で
もつて既述の電圧零点通過検出器10の出力端
に、他方の入力端でもつて既述のフリツプフロツ
プ17に接続される。フリツプフロツプ17の出
力端は更にインバータ112を介してフリツプフ
ロツプ113のリセツト入力端Rに結合され、ア
ンドゲート111の出力端はフリツプフロツプ1
13のセツト入力端Sに結合されている。フリツ
プフロツプ113の出力端Qは既述の出力段18
を介してトライアツク5のゲートGに結合されて
いる。
センサ14が負荷投入のために操作されると、
フリツプフロツプ17がセツトされ、その出力端
Qから出力信号を供給し、これによりアンドゲー
ト111は開かれる。端子1および3間の電圧U
Tの次の零点通過において、電圧零点通過検出器
10は第1図、第3図および第4図について説明
した仕方でパルス出力信号を供給し、この出力信
号はアンドゲート111を介してフリツプフロツ
プ113のセツト入力端Sに伝達され、これによ
りこのフリツプフロツプ113はセツトされる。
その出力端Qに生じる出力信号は、出力段18を
経てトライアツク5のゲートGに伝達される。こ
の接続状態は、センサ14が負荷Lを遮断するた
め新たに操作されるまで連続して維持される。こ
の際フリツプフロツプ17はリセツトされ、その
結果その出力端Qの出力は低レベルに落ちる。こ
の低レベルはインバータ112により反転され、
その結果フリツプフロツプ113はリセツトされ
る。すなわちこのフリツプフロツプ113の出力
端Qの出力は低レベルに落ち、その結果トライア
ツク5のゲートGにおける制御信号は消滅し、こ
れによりトライアツクは不導通となり、負荷は遮
断される。
フリツプフロツプ17がセツトされ、その出力端
Qから出力信号を供給し、これによりアンドゲー
ト111は開かれる。端子1および3間の電圧U
Tの次の零点通過において、電圧零点通過検出器
10は第1図、第3図および第4図について説明
した仕方でパルス出力信号を供給し、この出力信
号はアンドゲート111を介してフリツプフロツ
プ113のセツト入力端Sに伝達され、これによ
りこのフリツプフロツプ113はセツトされる。
その出力端Qに生じる出力信号は、出力段18を
経てトライアツク5のゲートGに伝達される。こ
の接続状態は、センサ14が負荷Lを遮断するた
め新たに操作されるまで連続して維持される。こ
の際フリツプフロツプ17はリセツトされ、その
結果その出力端Qの出力は低レベルに落ちる。こ
の低レベルはインバータ112により反転され、
その結果フリツプフロツプ113はリセツトされ
る。すなわちこのフリツプフロツプ113の出力
端Qの出力は低レベルに落ち、その結果トライア
ツク5のゲートGにおける制御信号は消滅し、こ
れによりトライアツクは不導通となり、負荷は遮
断される。
スイツチを他の箇所(副位置)からも開閉させ
たい場合、副位置入力端120を備えることがで
き、これは全回路中の遅延素子16の前に挿入さ
れている。その際にはセンサ14に対応するセン
サを介して、スイツチを他の箇所からも開閉し、
負荷を投入または遮断することができる。
たい場合、副位置入力端120を備えることがで
き、これは全回路中の遅延素子16の前に挿入さ
れている。その際にはセンサ14に対応するセン
サを介して、スイツチを他の箇所からも開閉し、
負荷を投入または遮断することができる。
第1図は本発明による電子式スイツチの第1の
実施例の接続図、第2A図ないし第2H図はそれ
ぞれ第1図に示すスイツチの動作の説明のための
信号ダイヤグラム、第3図は第1図のスイツチに
対する動作電圧供給回路の1実施例の接続図、第
4図は第1図のスイツチに対する電圧零点通過検
出器の1施例の接続図、第5図は第4図の電圧零
点通過検出器の動作説明のための信号ダイヤグラ
ム、第6図は第1図のスイツチに対する電流零点
通過検出器の1実施例の接続図、第7A図ないし
第7E図はそれぞれ第6図の電流零点通過検出器
の動作説明のための信号ダイヤグラム、第8図は
本発明による電子式スイツチの他の実施例の接続
図を示す。 1,3……交流電圧網の端子、5……可制御半
導体スイツチ(トライアツク)、6……変流器、
9……電流供給回路、10……電圧零点通過検出
器、11……ロジツク、12……電流零点通過検
出器、13……単安定マルチバイブレータ、14
……センサ、15……前置増幅器、16……遅延
素子、17……フリツプフロツプ、18……出力
段、20……インバータ、21……フリツプフロ
ツプ、110……ロジツク、CS……蓄積コンデ
ンサ、G……トライアツクの制御電極、iL……
負荷電流、L……負荷、OS……基準電位、R10,
R11……分圧器、UI′……パルス出力信号、−US
……動作電圧、UT……出力交流電圧、UU……パ
ルス出力電圧。
実施例の接続図、第2A図ないし第2H図はそれ
ぞれ第1図に示すスイツチの動作の説明のための
信号ダイヤグラム、第3図は第1図のスイツチに
対する動作電圧供給回路の1実施例の接続図、第
4図は第1図のスイツチに対する電圧零点通過検
出器の1施例の接続図、第5図は第4図の電圧零
点通過検出器の動作説明のための信号ダイヤグラ
ム、第6図は第1図のスイツチに対する電流零点
通過検出器の1実施例の接続図、第7A図ないし
第7E図はそれぞれ第6図の電流零点通過検出器
の動作説明のための信号ダイヤグラム、第8図は
本発明による電子式スイツチの他の実施例の接続
図を示す。 1,3……交流電圧網の端子、5……可制御半
導体スイツチ(トライアツク)、6……変流器、
9……電流供給回路、10……電圧零点通過検出
器、11……ロジツク、12……電流零点通過検
出器、13……単安定マルチバイブレータ、14
……センサ、15……前置増幅器、16……遅延
素子、17……フリツプフロツプ、18……出力
段、20……インバータ、21……フリツプフロ
ツプ、110……ロジツク、CS……蓄積コンデ
ンサ、G……トライアツクの制御電極、iL……
負荷電流、L……負荷、OS……基準電位、R10,
R11……分圧器、UI′……パルス出力信号、−US
……動作電圧、UT……出力交流電圧、UU……パ
ルス出力電圧。
Claims (1)
- 【特許請求の範囲】 1 2線式線路として構成された交流電圧網に接
続した負荷に直列に可制御半導体スイツチを接続
し、接触スイツチとして形成したセンサを介して
可制御半導体スイツチを負荷の投入、遮断のため
に制御し得るようになつている電子式スイツチに
おいて、制御回路10,11,12;10,11
0と、制御回路10,11,12;10,110
に対する電流供給回路9とを備え、制御回路は少
くとも電圧零点通過検出器10およびロジツク1
1,110を有し、可制御半導体スイツチ5が導
通状態にあり負荷Lが投入されている状態におい
ては負荷電流iLの零点通過時に可制御半導体ス
イツチ5を導通状態に保持する信号により前記ロ
ジツク11,110を介して可制御半導体スイツ
チ5は制御可能であり、可制御半導体スイツチ5
が不導通状態にあり負荷Lが遮断されている状態
においては前記電圧零点検出器10により検出さ
れる可制御半導体スイツチ5の回路にかかる出力
交流電圧UTの零点通過時に可制御半導体スイツ
チ5を導通状態に切り換える信号により負荷Lを
投入するために前記ロジツク11,110を介し
て可制御半導体スイツチ5は制御可能であり、制
御回路10,11,12;10,110に対する
電流供給回路9は変流器6と分岐とを有し、変流
器6は可制御半導体スイツチ5と直列に接続され
た1次巻線7および第1の整流器D10〜D13と接続
された2次巻線8を有し、第1の整流器D10〜D13
の出力端からは出力交流電圧UTの基準電位点OS
に対すする動作電圧−USを取り出し得るように
なつており、前記分岐は前記変流器6の1次巻線
7と可制御半導体スイツチ5との直列回路に並列
に接続され、かつ蓄積コンデンサCSと第2の整
流器D1との直列回路から形成され、可制御半導
体スイツチ5の不導通状態においては出力交流電
圧により充電される蓄積コンデンサCSより動作
電圧−USを取り出し得るようになつていること
を特徴とする電子式スイツチ。 2 第1の整流器D10〜D13は全波整流器を形成し
ていることを特徴とする特許請求の範囲第1項記
載のスイツチ。 3 蓄積コンデンサCSおよび第2の整流器D1の
直列回路にツエナーダイオードZDが並列接続さ
れていることを特徴とする特許請求の範囲第1項
または第2項記載のスイツチ。 4 蓄積コンデンサCSおよび第2の整流器D1か
ら形成される分岐に前置抵抗が直列接続されてい
ることを特徴とする特許請求の範囲第1項ないし
第3項のいずれか1項に記載のスイツチ。 5 制御回路10,11,12は電圧零点検出器
10と、ロジツク11と、電流零点通過検出器1
2とを有し、電圧零点通過検出器10は、可制御
半導体スイツチ5が不導通状態にあり負荷Lが遮
断されている状態において、出力交流電圧UTの
零点通過の作用としてパルス出力信号UUを送出
し、ロジツク11は、センサ14の投入信号と電
圧零点通過検出器10のパルス出力信号UUとに
より作用し、可制御半導体スイツチ5の制御電極
Gに電圧零点通過検出器10のパルス出力信号を
供給し、電流零点検出器12は変流器6の2次電
線8に接続され、変流器6の2次電圧USEKをパ
ルス出力信号UI′に変換し、前記ロジツク11
は、可制御半導体スイツチ5が導通状態に制御さ
れているとき電圧零点検出器10を可制御半導体
スイツチ5の制御電極Gから分離し、電流零点通
過検出器12のパルス出力信号UI′を可制御半導
体スイツチ5の制御電極Gに結合するようになつ
ていることを特徴とする特許請求の範囲第1項な
いし第4項のいずれか1項に記載のスイツチ。 6 電圧零点通過検出器10は第1のトランジス
タT10と、第2のトランジスタT11と、第3のト
ランジスタT12とを有し、第1のトランジスタ
T10は、そのエミツタでもつて出力交流電圧UT
の基準電位点OSに、コレクタでもつて動作抵抗
R12を介して動作電圧−USに、ベースでもつて出
力交流電圧UTにある分圧器R10,R2のタツプに
それぞれ接続され、第2のトランジスタT11は、
そのエミツタでもつて分圧器R10,R2のタツプ
に、コレクタでもつて動作抵抗R12を介して動作
電圧−USに、ベースでもつて出力交流電圧UTの
基準電位点OSにそれぞれ接続され、第3のトラ
ンジスタT12は、そのエミツタでもつて出力交流
電圧UTの基準電位点OSに、コレクタでもつて他
の動作抵抗R13を介して動作電圧−USに、ベース
でもつて第1および第2のトランジスタT10,
T11のコレクタおよびそれらの動作抵抗R12の接続
点にそれぞれ接続され、前記分圧器R10,R2は出
力交流電圧UTの零点通過の範囲内で所定の負又
は正の値において第1および第2のトランジスタ
T10,T11が導通するように選定され、パルス出
力信号UUは出力交流電圧UTの基準電位点OSお
よび第3のトランジスタT12のコレクタの間から
取出し得るようになつていることを特徴とする特
許請求の範囲第1項ないし第5項のいずれか1項
に記載のスイツチ。 7 電流零点通過検出器12は第1の入力トラン
ジスタT20と、第2の入力トランジスタT21と、
第1および第2の入力トランジスタT20,T21の
出力側にそれぞれ接続された出力トランジスタ
T22,T23とを有し、第1の入力トランジスタT20
は、そのベースが入力端子30を形成しかつ抵抗
R20を介して動作電圧−USに接続されており、エ
ミツタは出力交流電圧UTの基準電位点OSに接続
され、コレクタは動作抵抗R21を介して動作電圧
−USに接続され、第2の入力トランジスタT21
は、そのベースが他の入力端子31を形成しかつ
抵抗R22を介して動作電圧−USに接続されてお
り、エミツタは出力交流電圧UTの基準電位点OS
に接続され、コレクタは動作抵抗R24を介して動
作電圧−USに接続され、出力トランジスタ
T22,T23は、そのベースが対応する入力トラン
ジスタT20,T21のコレクタに、エミツタは出力
交流電圧UTの基準電位点OSに、コレクタは共通
に動作抵抗R23を介して動作電圧−USに接続さ
れ、その際パルス出力信号UI′が出力交流電圧U
Tの基準電位点−OSおよび出力トランジスタ
T22,T23のコレクタの間から取出し得るように
なつていることを特徴とする特許請求の範囲第1
項ないし第6項のいずれか1項に記載のスイツ
チ。 8 電流零点通過検出器12はその入力端子3
0,31でもつて、それぞれダイオードD20,D21
を介して変流器6の2次巻線8に結合されている
ことを特徴とする特許請求の範囲第5項ないし第
7項のいずれか1項に記載のスイツチ。 9 電流零点通過検出器12は、そのパルス出力
信号UI′の所定のパルス幅調整のため、単安定マ
ルチバイブレータ13を介してロジツク11に結
合されていることを特徴とする特許請求の範囲第
5項ないし第8項のいずれか1項に記載のスイツ
チ。 10 ロジツク11はフリツプフロツプ21と、
第1のアンドゲート22と、オアゲート23と、
第2のアンドゲート24とを備え、フリツプフロ
ツプ21は、そのセツト入力端Sでもつて単安定
マルチバイブレータ13の出力端に、リセツト入
力端Rでもつてインバータ20を介して電圧零点
通過検出器10の出力端に結合され、第1のアン
ドゲート22は、その一方の入力端でもつてフリ
ツプフロツプ21の相補出力端に、他方の入力
端でもつて電圧零点通過検出器10の出力端に結
合され、オアゲート23は、一方の入力端でもつ
て第1のアンドゲート22の出力端に、他方の入
力端でもつて単安定マルチバイブレータ13の出
力端に結合され、第2のアンドゲート24は、そ
の一方の入力端でもつてオアゲート23の出力端
に、他方の入力端でもつてセンサ14に、出力端
でもつて可制御半導体スイツチ5の制御電極Gに
結合されていることを特徴とする特許請求の範囲
第9項記載のスイツチ。 11 センサ14は前置増幅器15および遅延回
路16を介して投入、遮断用のフリツプフロツプ
17の制御入力端に結合され、その出力端はロジ
ツク11の第2のアンドゲート24の他方の入力
端に接続されていることを特徴とする特許請求の
範囲第10項記載のスイツチ。 12 ロジツク11は更にフリツプフロツプ17
の出力端から制御される単安定マルチバイブレー
タ25および第2のオアゲート26を含み、単安
定マルチバイブレータ25の出力端は第2のオア
ゲート26の第1入力端に、第2のアンドゲート
24の出力端は第2のオアゲート26の第2入力
端に、第2のオアゲート26の出力端は可制御半
導体スイツチ5の制御電極Gに結合されているこ
とを特徴とする特許請求の範囲第11項記載のス
イツチ。 13 制御回路10,110は電圧零点通過検出
器10とロジツク110とを有し、電圧零点通過
検出器10は、可制御半導体スイツチ5が不導通
状態にあり負荷Lが遮断されている状態におい
て、出力交流電圧UTの零点通過の作用としてパ
ルス出力信号UUを送出し、ロジツク110は、
センサ14の投入信号と電圧零点通過検出器10
のパルス出力信号UUとにより作用し、可制御半
導体スイツチ5の制御電極Gに電圧零点通過検出
器10のパルス出力信号を供給し、ロジツク11
0はアンドゲート111とインバータ112とフ
リツプフロツプ113とを有し、アンドゲート1
11はその一方の入力端でもつて電圧零点通過検
出器10の出力端に、他方の入力端でもつてセン
サ14に結合され、インバータ112はその入力
端でもつてセンサ14に結合され、フリツプフロ
ツプ113はそのセツト入力端Sでもつてアンド
ゲート111の出力端に、リセツト入力端Rでも
つてインバータ112の出力端に、セツト入力端
Sにおける信号により作用し接続される出力端Q
でもつて可制御半導体スイツチ5の制御電極Gに
結合されるようになつていることを特徴とする特
許請求の範囲第1項ないし第4項、第6項のいず
れか1項に記載のスイツチ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2922219A DE2922219C3 (de) | 1979-05-31 | 1979-05-31 | Elektronischer Sensor-Ein/Aus-Schalter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55162631A JPS55162631A (en) | 1980-12-18 |
JPS6134692B2 true JPS6134692B2 (ja) | 1986-08-08 |
Family
ID=6072191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7213680A Granted JPS55162631A (en) | 1979-05-31 | 1980-05-29 | Electronic sensor switching switch |
Country Status (4)
Country | Link |
---|---|
US (1) | US4334183A (ja) |
EP (1) | EP0019812B1 (ja) |
JP (1) | JPS55162631A (ja) |
DE (1) | DE2922219C3 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4477748A (en) * | 1980-10-07 | 1984-10-16 | Thomas Industries, Inc. | Solid state ballast |
US4723098A (en) * | 1980-10-07 | 1988-02-02 | Thomas Industries, Inc. | Electronic ballast circuit for fluorescent lamps |
DE3123034A1 (de) * | 1981-06-10 | 1983-01-05 | Siemens AG, 1000 Berlin und 8000 München | Ansteuerschaltung fuer einen thyristor |
US4447744A (en) * | 1981-12-22 | 1984-05-08 | Bell Telephone Laboratories, Incorporated | Control circuitry for high voltage solid-state switches |
US4556836A (en) * | 1983-05-24 | 1985-12-03 | Societe Industrielle De Sonceboz S.A. | Multiphase motor damping method and circuit arrangement |
US4574200A (en) * | 1984-01-18 | 1986-03-04 | William H. Racca | Thermistor temperature control circuit |
US4680490A (en) * | 1985-04-02 | 1987-07-14 | Gould Inc. | MOSFET AC switch |
US4687985A (en) * | 1985-10-25 | 1987-08-18 | Tork, Inc. | Two terminal control switch having a main switch and a saturable current transformer whose primary winding is series connected with the main switch |
US4873471A (en) * | 1986-03-28 | 1989-10-10 | Thomas Industries Inc. | High frequency ballast for gaseous discharge lamps |
US4678985A (en) * | 1986-10-31 | 1987-07-07 | Novitas, Inc. | Two-terminal line-powered control circuit |
AUPN208295A0 (en) * | 1995-03-31 | 1995-04-27 | Philips Electronics Australia Limited | Circuit arrangement for controlling a triac |
EP1253705A3 (de) * | 2001-04-26 | 2004-12-15 | Siemens Aktiengesellschaft | Zweileiternetzteil zur Stromversorgung eines ein Schaltelement elektronisch steuernden Schalters in einer Hausinstallation |
DE502006001069D1 (de) * | 2006-04-20 | 2008-08-21 | Festo Ag & Co Kg | Sensoranordnung mit Sensor und Signalverarbeitungseinrichtung |
DE102018009494A1 (de) * | 2018-12-04 | 2020-06-04 | Diehl Ako Stiftung & Co. Kg | Verfahren und Steuerschaltung zum Ansteuern elnes Thyristors oder Triacs |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1286099B (de) * | 1967-10-03 | 1969-01-02 | Pepperl & Fuchs Ohg | Kontakt- und beruehrungslos arbeitende Schaltvorrichtung |
US3633095A (en) * | 1970-07-31 | 1972-01-04 | Fairchild Camera Instr Co | Zero-crossing power line control system |
DE2218285C2 (de) * | 1972-04-15 | 1982-06-03 | Heinrich Kopp Gmbh & Co Kg, 8756 Kahl | Elektronische Schaltungsanordnung zum netzfrequenzsynchronen Schalten |
DE2313942A1 (de) * | 1973-03-21 | 1974-09-26 | Bbc Brown Boveri & Cie | Elektronischer beruehrungsschalter |
DE2516934A1 (de) * | 1975-04-17 | 1976-10-21 | Siemens Ag | Steuersatz fuer einen wechselstromsteller mit vollwellensteuerung |
US4087697A (en) * | 1976-10-01 | 1978-05-02 | Esb Incorporated | Rapid power transfer system |
DE2735736C3 (de) * | 1977-08-08 | 1981-09-24 | Baranik, Jurij Semenovič | Wechselstromschalteinrichtung |
US4218648A (en) * | 1978-12-19 | 1980-08-19 | Sansum Victor H | Arrangement for reducing no-load current in an energized transformer |
-
1979
- 1979-05-31 DE DE2922219A patent/DE2922219C3/de not_active Expired
-
1980
- 1980-05-16 EP EP80102729A patent/EP0019812B1/de not_active Expired
- 1980-05-21 US US06/151,958 patent/US4334183A/en not_active Expired - Lifetime
- 1980-05-29 JP JP7213680A patent/JPS55162631A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2922219B2 (de) | 1981-07-16 |
DE2922219A1 (de) | 1980-12-04 |
DE2922219C3 (de) | 1982-03-11 |
JPS55162631A (en) | 1980-12-18 |
EP0019812A1 (de) | 1980-12-10 |
EP0019812B1 (de) | 1984-02-29 |
US4334183A (en) | 1982-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6134692B2 (ja) | ||
US3222572A (en) | Apparatus for operating electric discharge devices | |
JPS6373870A (ja) | 電力制御システム | |
JPS6134693B2 (ja) | ||
US4443712A (en) | Switch device for connecting AC power source to load | |
US4131927A (en) | A.C. power supply circuit with surge current suppression | |
JPH0456489B2 (ja) | ||
JPH113785A (ja) | 電力調光機 | |
US4276486A (en) | Two terminal power control switch with triac current powered control means | |
US4219761A (en) | Incandescent lamp dimmer providing control voltage IES square law compliance correction | |
US4687985A (en) | Two terminal control switch having a main switch and a saturable current transformer whose primary winding is series connected with the main switch | |
EP0140851B1 (en) | Magnetization arrangement for transformers | |
US4714870A (en) | Arrangement for controlling an A.C. voltage | |
JPS6225306A (ja) | 誘導性負荷の自動同調用同期電力増幅制御回路 | |
JPH0528821Y2 (ja) | ||
JPH0227912B2 (ja) | Chokuryuanteikadengensochi | |
US4320336A (en) | Circuit arrangement for the on-off switching of a line voltage to and from a load | |
SU1168917A1 (ru) | Стабилизатор переменного напр жени | |
SU879705A1 (ru) | Устройство дл автоматического переключени нагрузки | |
JP2558621B2 (ja) | 電源回路 | |
SU1309295A1 (ru) | Устройство дл включени нагрузки на заданное мгновенное значение синусоидального напр жени | |
RU2066915C1 (ru) | Устройство для регулирования мощности | |
SU1555848A1 (ru) | Коммутатор | |
KR810001099Y1 (ko) | 자동 전압 절환 스위치 회로 | |
SU661673A1 (ru) | Устройство дл защиты электропотребител от минимального напр жени с выдержкой времени |