JPS62251684A

JPS62251684A - レ−ダ装置

Info

Publication number: JPS62251684A
Application number: JP61096191A
Authority: JP
Inventors: Chikaaki Shigiyou; 周顕執行
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-04-25
Filing date: 1986-04-25
Publication date: 1987-11-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（＃掌トの泪１用４＋野）本発明は、一次レーダと二次レーダとを併設したレーダ
装置に関し、特に長距離二次レーダにおけるレーダデー
タを一次レーダ用表示装置と信号処理装置とに同時に供
給できるようにしたレーダ装置に関する。

（従来の技術）従来、一次レーダ（ＰＡＲ）と二次レーダ（８８Ｒ）と
を併設したレーダ装置は、これらレーダを同時に運用す
る場合には同一繰返し周期で両レーダを作動させていた
。

（発明が解決しようとする問題点）上述した従来の一次レーダ（ＰＥＩＲ）と二次レーダ（
８８Ｒ）とを併設したレーダ装置は、これらレーダを同
時に運用する場合に同一繰返し周期で用いていたので、
長距離で運用するときには両方のレーダの繰返し周期を
艮くする必要があった。

しかし、線区し周期を畏ぐしても一次レーダ側では遠距
離のデータを得ることが困難であるから、運用効率が悪
いという欠点がある。また、二次レーダの繰返し周期を
一次レーダの繰返し周期の整数分の１にカウントダウン
して、二次レーダ側のみを長距離化した運用もあったが
、整数分の１という制約があるから、二次レーダの繰返
しを必要以上に長くシ、これによって二次レーダのヒツ
ト数を少くして受信効率を悪くする相合が多かった。

また、現行のパラメータを変更せずに一方のレーダ側を
長距離化することは不可能であった。

（問題点を解決するための手段）前述の問題点を解決するために本発明が提供する手段は
、一次レーダと二次レーダとを併設してなるレーダ装置
であって、前記両レーダに互いに異る繰返し周期で送信
及び受信を行わせるタイミング手段と、前記二次レーダ
の繰返し周期の少くとも１ル１期分の受信信号を記憶す
る手段と、該記憶手段における書込みと読み出しの繰返
し速度を変えて前記二次レーダの受信信号の時間圧縮を
行う手段と、前記一次レーダ及び二次レーダの双方に同
期したトリガを基準にして前記記憶手段から読み出され
た前記二次レーダの受信信号の補完を行う手段とを備え
ることを特徴とする。

（実施例〉次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である□この実
施例は、一次レーダ（ＰＳＲ）ｌおよび二次レータ゛（
ＳＳＲ）２と、これら両レーダ用アンテナ３と、各レー
ダ用信号処理装置８．１０と、レータデータ伝送装置２
５とからなる。本発明において特徴的なレーダデータ伝
送装置２５は、トリガ発生制御回路４、記憶装置５、ク
ロック発生回路６およびＳＩＲデータ補完回路７から構
成されている。各レーダの信号処理装置８，１０の出力
端子９，１１からは、それぞれ一次レーダ用表示装置お
よび二次レーダ用長距離表示装置にデータが出力される
。この実施例においては、二次レーダ２が任意の長距離
まで観測するレーダとして用いられるが、この二次レー
ダ２のデータを一層し−ダｌのデータと共に利用するた
めにレーダデータ伝送装置２５が設けられている。

第２図はレーダデータ伝送装置２５の詳細ブロック図で
ある。本図におけるトリガ発生回路１２とカウントダウ
／回路１３とが第１図のトリガ発生制御回路４をなし、
ライトコントロール回路１４とリードコントロール回路
１５とメモリ１６とが記憶装置５をなしている。このレ
ーダデータ伝送装置２５のトリガ発生回路１２は、一次
レーダｌと二次レーダ２とに、互いに異なる繰返し周期
で送信と受信を行わせるためのトリガを送る部分で、二
次レーダデータ補完回路７へ補完タイミングを知らせる
トリガを出力する機能もある。また、クロック発生回路
６は、記憶回路５の書込みと読み出しの繰返し速度を変
えて時間圧縮を行うためのクロック信号を発生すると共
に、トリガ発生回路１２を動作させるためのクロックを
出力する。メモリ１６は、データ書込み制御回路１４及
びデータ読み出し制御回路１５により制御され、一次レ
ーダ１からのレーダデータと長距離二次レーダ２からの
レーダデータを記憶する機能と、この記憶されたレーダ
データを一層レーダの表示及び信号処理装置８の必要と
する距離の二次レーダデータ塾−斤し−ｌ′ふｎ字ｒｉ
５′Ｉ眩７へ↓ｆ入餓１台腔シあ女Ｉイ１４る。二次レ
ーダデータ補完回路７は、一次レーダと二次レーダの操
返しの違から必要になる二次レーダデータ補完を行うと
ともに一層レーダの表示及び信号処理装置８ヘレーダデ
ータを送る機能を有している。

次にこのレーダデータ伝送装置の各部の作動を一層詳し
く説明する。トリガ発生回路１２は一層レーダ装置１の
ためのＰ　８　Ｒ）　ＩＪガを発生し、出力端子１７か
ら出力する。このトリガ発生回路】２で発生したトリガ
は、トリガカウントダウン回路１３において、分周され
（！Ｉｕ数汗のｌではない）、二次レーダ装置２へのＳ
　Ｓ　ＲトＩＪガとして出力端子１８から出力される。

データ書込み制御回路１４は、長距離二次レーダ２から
のＳＳＲ受信ビデオ信号と一層し−ダｌからのＰＳＲ受
信ビデオ信号とを時間圧縮し、メモＩＪ　ｌ　６へ沓込
む制御を行っている。データ読み出し制御回路１５は、
長距離二次レーダ２からのＳＳＲ受信ビデオ信号のうち
一層レーダの信号処理装置８の距離に一致するデータだ
けをメモリ１６から読み出すように、一次レーダのトリ
ガに同期したメモリ読み出しのタイミングを形成する回
路となっている。メモＩＪ　１６け、一次レーダ１から
入力端子１９を介して入力されたＰＳＲ受信ビデオ信号
（レーダデータ）を書込みタイミング信号により記憶し
、一次レーダ１の読み出しタイミング信号で出力端子２
１を介して信号処理装置８へ出力する。また、メモ１月
６は、二次レーダ２から入力端子２０を介して入力され
た５ｆｌｌＲ受信ビデ受信ビデオ−ダデータ）を書込み
タイミング信号により記憶し、一次レーダｌの読み出し
タイミング信号でその８８Ｒ受信ビデオ信号をＥＦ３Ｒ
データ補完回路７へ出力する。

ＳＳＲデータ補完回路７は、一次レーダのトリガに同期
して、二次レーダデータを出力する場合、二次レーダデ
ータの不足分を、クロック発生器６からの補完タイミン
グ信号により、二次レーダデータの補完を行った後に、
出力端子２２を介して、その補完二次レーダデータを信
号処理装置８へ出力する。

第３図（ａ）〜（ｆ）は、第２図のレーダデータ伝送装
置の動作を説明する動作波形図である。ここでは、二次
レーダの繰返し周期を一層レーダの１．５倍とした場合
のタイミングを示し、斜線部が受信領域（時間）を示し
ている。

本図のレーダデータ伝送装置は、次のように動作する。

筐ず、トリガ発生回路１２により一層レーダ１のための
トリガを発生し、（第３図（ａ））、トリガカウントダ
ウン回路１３によりこの一層レーダトリガを長距離二次
レーダ２の必要とする最小限のカウントダウンを行って
二次レーダトリガを発生する。そして、長距離二次レー
ダで受信されたレーダデータ（第３図（Ｃ））は、一次
レーダの距離に相当する範囲内にデータ書込み制御回路
１４により時間圧縮される。このように時間圧縮された
二次レーダデータはデータ読み出し制御回路１５により
睨み出され、ＳＳＲデータ補完回路７へ供給される。Ｓ
ＳＲデータ補完回路７によりデータ補完された二次レー
ダデータ（第３図（θ））のうちから信号処理装置８の
必要とする二次レーダデータ（第３図（ｆ））だけが信
号処理装置８へ出力される。

（発明の効果）以上説明したように、一次レーダ（ＰＩＩＩＩＲ）と二
次レーダ（８ＳＲ）とを併設した本発明のレーダ装置に
おいては、レーダデータ伝送装置を付加することにより
、長距離二次レーダ（８ＪＲ）を使用した場合にも一層
レーダ用の表示装置及び信号処理装置の使用を可能にし
、長距離８８Ｒ信号処理装置と共に同時に利用でき、一
次レーダと二次レーダとのデータの相関処理が可能であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図実施例におけるレーダデータ伝送装置の詳細ブロック
図、第３図（ａ）〜け）は、第１図および第２図の装置
の動作を説明するタイミング図である。ｌ・・・一次レーダ装置（ＰＳＲ）、２・・・二次レー
ダ装置（８ＳＲ）、３・・・アンテナ、４・・・トリガ
発生制御回路、５・・・記憶装置、６・・・クロック発
生回路、７・・・ＳＳＲデータ補完回路、８・・・信号
処理装置、９・・・表示用出力端子、ｌＯ・・・長距離
用信号処理装置、１１・・・表示用出力端子、１２・・
・トリガ発生回路、１３・・・トリガカウントダウン回
路、１４・・・データ書込み制御回路、１５・・・デー
タ読み出し制御回路、１６・・・メモリ、１７・・・一
次レーダトリガ出力端子、１８・・・二次レーダトリガ
出力端子、１９・・・一次レーダ受信信号入力端子、２
０・・・二次レーダ受信信号入力端子、２１・・・一次
レーダ受信信号出力端子、２２・・・二次レーダ受信信
号出力端子。

Claims

【特許請求の範囲】

一次レーダと二次レーダとを併設してなるレーダ装置に
おいて、前記両レーダに互いに異る繰返し周期で送信及
び受信を行わせるタイミング手段と、前記二次レーダの
繰返し周期の少くとも１周期分の受信信号を記憶する手
段と、該記憶手段における書込みと読み出しの繰返し速
度を変えて前記二次レーダの受信信号の時間圧縮を行う
手段と、前記一次レーダ及び二次レーダの双方に同期し
たトリガを基準にして前記記憶手段から読み出された前
記二次レーダの受信信号の補完を行う手段とを備えるこ
とを特徴とするレーダ装置。