JPS6224989Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はFM復調器において入力信号が著しく
低下し、信号対雑音比が劣化したときに復調信号
を断にするスケルチ回路に関する。

FMによる無線信号伝送においてはフエージン
グやその他の原因で受信機の入力電力が刻々と変
化し、それに応じてFM復調器の出力に現われる
雑音量が変化する。特に受信信号電圧の尖頭値が
雑音信号のそれより小さくなつたとき、いわゆる
スレシヨルドレベル以下になつたとき、FM復調
器から出力される雑音量は急激に増大する。その
ためFM受信機においては受信信号入力レベルが
所定の値より小さくなつたときに、FM復調器か
ら出力される信号を断にするためのスケルチ回路
を設けることが望まれる。

スケルチ回路を設ける方法としては第１図のよ
うな構成が考えられる。

第１図において１はリミタ、２，３，４はイン
バータ、５はトランジスタ６は抵抗、７はコンデ
ンサ、８はNANDゲート回路、９はローパスフイ
ルタ１０はスケルチスイツチ、１１はスケルチ制
御回路、２１はFM波入力端子、２２は復調信号
出力端子である。

図において受信機の入力レベルが所定値以下に
なつたとき、スケルチ制御回路１１がスケルチス
イツチ１０に制御信号を発し、スケルチスイツチ
１０により、復調信号を断にせしめ、復調信号端
子２２より多量の雑音が出力されるのを防いでい
る。

スケルチスイツチ１０は、一般にリレー回路ま
たはトランジスタによるスイツチ回路が採用され
ている。しかしながらリレー回路の場合それを駆
動するためにかなりの電流を必要とし、またリレ
ー自体の体積も比較的に大きいため、消費電力の
低減小型化には適さない欠点があつた。一方トラ
ンジスタによるスイツチ回路ではON抵抗を少さ
くしかつトランジスタースイツチより発生する歪
を少なくするためには、スイツチを構成するトラ
ンジスターに大電流を流す必要がある。従つて消
費電力が大きくなり、又スイツチ駆動回路の構成
も複雑になるという欠点があつた。

本考案の目的は上記欠点に鑑みてなされたもの
で、簡単な回路で完全に動作させるスケルチ回路
を提供することにある。

以下図面に基き本考案を詳細に説明する。第２
図は本考案の実施例である。図において１，３，
４，５，６，７，８，９，２１，２２は第１図で
説明したものと同一である。１２はNANDゲート
回路、１３はスケルチ制御回路である。

図において端子２１に加えられたFM波信号は
リミタ１で振幅成分を圧縮された後NANDゲート
回路１２に加えられる。NANDゲート回路１２及
び８、インバータ回路３及び４、トランジスタ
５、抵抗６、コンデンサ７は積分型ワンシヨツト
マルチバイブレータを構成している。回路３〜７
はある一定時間のパルスを発生する遅延回路であ
る。ここでスケルチ制御回路１３はNANDゲート
回路１２の入力端子に対し高レベルを印加してい
るものとする。この条件の下ではNANDゲート回
路１２はリミタ１からの信号に対してはインバー
タ回路として動作し、リミタ１から出力された
FM波信号を方形波に波形成形して出力し、イン
バータ回路３、抵抗６、NANDゲート回路８へ信
号を供給する。

抵抗６及びコンデンサ７はワンシヨツトマルチ
バイブレータのパルス幅を制御する積分回路であ
つてNANDゲート回路１２より供給された信号電
圧は抵抗６を介してコンデンサ７に蓄えられる。

一方、インバータ回路３及びトランジスタ５は
コンデンサ７に蓄えられた電荷を放電する放電回
路を構成する。

NANDゲート回路１２から出力されるパルス信
号が低レベルのときインバータ回路３の出力は高
レベルとなりこの電圧がトランジスタ５のベース
電極に印加される為トランジスタ５のコレクタと
エミツタ間が導通する。このためコンデンサ７の
両端に蓄えられた電荷はトランジスタ５を通つて
急速に放電し、上記コンデンサ７の両端電圧は零
になる。このためインバータ回路４の出力は高レ
ベルとなり、この信号がNANDゲート８の一方の
入力に加えられる。しかしNANDゲート回路１２
の出力は低レベルであり、この信号がNANDゲー
ト回路８の他方の入力に加えられているため
NANDゲート回路８の出力は高レベルとなる。し
たがつてリミタ１の出力電圧が高レベルのときは
ワンシヨツトマルチバイブレータの出力、すなわ
ちNANDゲート回路８の出力電圧は高レベルを保
持する。

次にリミタ１の出力信号が高レベルから低レベ
ルに変化したとき、NANDゲート回路１２の出力
電圧は低レベルから高レベルへ変化する。この高
レベルの電圧はインバータ３の入力、抵抗６及び
NANDゲート８の一方の端子に加えられる。この
時点でインバータ３の出力電圧は高レベルから低
レベルへ反転しトランジスタ５が非導通となる。
したがつて抵抗６を通りコンデンサ７へ充電電流
が流れコンデンサ７の両端電圧は抵抗６の抵抗値
とコンデンサ７の容量値の積からなる時定数に応
じて上昇する。この電圧がインバータ４に加えら
れている為インバータ４の出力電圧はほぼ時定数
に相当する時間分遅れて高レベルから低レベルに
変化する。この電圧はNANDゲート回路８の一方
の入力に加えられておりまた他方の入力端子は
NANDゲート回路１２から直接信号が印加されて
おり、したがつてNANDゲート８の出力はリミタ
１の出力電圧が高レベルから低レベルになつた瞬
間に低レベルになり、その瞬間からほぼ抵抗６と
コンデンサ７の時定数に相当する時間後高レベル
になる。

したがつてこのワンシヨツトマルチバイブレー
タはリミタ１の出力電圧が高レベルから低レベル
になつた時のみ低レベルのパルスを出力し、その
パルスの時間幅は内部の抵抗及びコンデンサから
なる時定数のみに依存しFM信号周波数に無関係
な一定値となる。

以上のワンシヨツトマルチバイブレータの動作
によりFM信号の周波数が変調信号に応じて高く
なつたとき上記ワンシヨツトマルチバイブレータ
の出力電圧が高レベルにある時間が小さくなり、
逆にFM信号周波数が低くなつたときは高レベル
にある時間が大きくなる。

ローパスフイルタ９の通過帯域をFM信号の変
調信号帯域の上限値に設定し、FM信号周波数成
分を阻止するよう設定しておくとローパスフイル
タの出力電圧はマルチバイブレータの出力電圧の
平均値が現われ結局ローパスフイルタの出力には
FM信号の周波数の瞬時値の増減に比例した電
圧、すなわち復調信号が得られる。次にスケルチ
制御回路１３から低レベルに相当する電圧が出力
されたときNANDゲート１２はリミタ１から送ら
れたFM波信号に関係なく高レベル電圧を出力す
る。このため当該ワンシヨツトマルチバイブレー
タは動作しなくなり、端子２２から復調信号は現
われなくなる。

したがつて、入力FM波レベルが所定の値より
高いとき、スケルチ制御回路１３が高レベルを出
力し、所定の値より低くなつたとき低レベルを出
力するように設定しておけば、NANDゲート回路
１２はスケルチスイツチとしての動作を行うこと
になる。

以上第２図のようにワンシヨツトマルチバイブ
レータの入力ゲートに当るNANDゲート回路１２
にスケルチ制御回路１３を接続した場合について
説明したが、NANDゲート回路８を３入力NAND
ゲートに置換え、その入力ゲートの一つをスケル
チ制御回路に接続し、入力FM波電力が所定のレ
ベル以下にあつたときスケルチ制御回路が低レベ
ルを発するようにすれば同様のスケルチ動作を行
うことができる。

その他、本マルチバイブレータの前後にバツフ
ア等を目的とするゲート回路を設け、その入力ゲ
ートの一つをスケルチ制御回路に接続するなどの
方法でもスケルチ回路を構成できることは明らか
である。以上のようにゲート回路の入力ゲートの
一つをスケルチ制御回路で制御することにより、
スケルチ回路を構成できる。

本考案によれば簡単な回路で確実に動作するス
ケルチ回路が実現できる。

またスケルチスイツチとして特別な素子を必要
としないため小型化が可能であり、さらに一般に
ICによる論理回路はゲートにほとんど駆動電流
を必要としないのでスケルチ制御回路に電流駆動
回路が不要となり、スケルチ制御回路の電流消費
量を低減することができる。

【図面の簡単な説明】

第１図は従来の方法を示すブロツク図、第２図
は本考案の実施例を示すブロツク図である。図に
おいて、 １……リミタ、２，３，４……インバータ、５
……トランジスタ、６……抵抗、７……コンデン
サ、８，１２……NANDゲート回路、９……ロー
パスフイルタ、１０……スケルチスイツチ回路、
１１……スケルチ制御回路、１３……スケルチ制
御回路、２１……FM波入力端子、２２……復調
出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. FM波を復調するFM復調器が、リミタと；前
   記リミタの出力に接続された第１の入力端子を有
   しFM波入力信号波形成形の為の第１のゲート回
   路、前記第１のゲート回路の出力パルスに応答し
   て一定時間のパルスを発生せしめる遅延回路およ
   び前記第１のゲート回路の出力と前記遅延回路の
   出力に応答する第２のゲート回路よりなるワンシ
   ヨツトマルチバイブレータ回路と；前記ワンシヨ
   ツトバイブレータ回路の出力に接続されたローパ
   スフイルタ回路とから構成され、前記第１のゲー
   ト回路の第２の入力端子に、FM波受信入力電力
   が低下したときスケルチを作動させるためのスケ
   ルチ制御回路を接続したスケルチ回路。