JPS62247419A

JPS62247419A - スイツチ・デ−タ処理回路

Info

Publication number: JPS62247419A
Application number: JP61091442A
Authority: JP
Inventors: Fujio Sugano; 菅野　不二夫
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1986-04-21
Filing date: 1986-04-21
Publication date: 1987-10-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】く産業上の利用分野〉本発明は、キーボードまたはスイッチ・ユニット等の外
部からのスイッチ・データを読み込んで中央処理部へこ
のスイッチ・データを出力するスイッチ・データ処理回
路に関するものである。

〈従来の技術〉キーボードまたはスイッチ・ユニット等からのスイッチ
・データを受は取り、中央処理部へ出力するスイッチ・
データ処理回路の従来構成例を第３図にブロック図とし
て表わす。

このような処理回路において、マイクロプロセッサ１は
、ＲＯＭ２に格納されているプログラム命令を読み出し
て実行し、キーボード等の外部スイッチ・ユニット３よ
りスイッチ・データを読み出す。読み出されたスイッチ
・データは、スイッチ・インターフェイス部４に与えら
れ、データ・バスＢｄＩを介して、ＦＩＦＯ（Ｆｉｒｓ
ｔ　　ＩｎＦｉｒｓｔ　　０ｕｔ）形式でデータを出力
するスイッチ・データ・バッファ回路５に格納される。

格納されたスイッチ・データは割り込み発生回路６の割
り込み発生により出力部７からＩ１０バスＢｄ２へ出力
される。１１０バスＢｄ２からデータを受信する際は、
受信部８よりデータ・バッファ回路９ヘデータが取り込
まれる。１０は、マイクロプロセッサ１からのアドレス
情報と、！１０バス側からリード・ライト信号Ｒ／Ｗ、
セレクト信号５ＥＬＥＣＴを受け、スイッチ・データ・
バッファ回路５、データ・バッファ回路９に対するアド
レスを発生し、出力部７、受信部８をＩＩＩ御するバッ
ファ・アドレス作成回路である。１１はスイッチ・デー
タ・バッフ７回路５に格納されているスイッチ・データ
が一時退避されるデータ格納エリアである。

この従来のスイッチ・データ処理回路の具体的な動作を
第４図のフローチャートに表わす。

ここで、例えば、外部スイッチ・ユニット３は、キャラ
クタ・スイッチ、エンター・スイッチ、ファンクション
・スイッチが配置され、それぞれのス２イッチ・データ
が発生するものとする。

はじめに、マイクロプロセッサ１は与えられたスイッチ
・データを読み込む。スイッチ・データがオンであれば
（Ｙ）、キャラクタ・スイッチがオンであるかがどうか
判断する。

キャラクタ・スイッチがオンである場合（Ｙ）は、スイ
ッチ・データ・バッフ７回路５にキャラクタ・スイッチ
・データを格納する。

キャラクタ・スイッチがオンでなく（Ｎ）、エンター・
スイッチがオンである場合は、割り込み発生回路６を駆
動し、Ｉ１０バスＢｄ２への割り込みを発生し、スイッ
チ・データ・バッフ７回路５の内容が空になるまで侍っ
て次のスイッチ・データを読み込む。

キャラクタ・スイッチがオンでなく（Ｎ）、エンター・
スイッチがオンでなく（Ｎ）、ファンクション・スイッ
チがオンである場合は、スイッチ・データ・バッファ回
路５が使用中かどうかを判断し、使用中でなければ（Ｎ
）、ファンクション・スイッチ・データをスイッチ・デ
ータ・バッフ７回路５に格納し、削り込み発生回路６を
駆動し、１１０バスＢｄｚへの割り込みを発生し、スイ
ッチ・データ・バッファ回路５の内容が空になるまで持
って次のスイッチ・データを読み込む。スイッチ・デー
タ・バッファ回路５が使用中であれば（Ｙ）、既にスイ
ッチ・データ・バッファ回路５に格納されているキャラ
クタ・スイッチ・データをデータ格納エリア１１へ一時
退避し、スイッチ・データ・バッファ回路５にファンク
ション・スイッチ・データを格納する。そして、割り込
み発生回路６を駆動し、Ｉ１０バスＢｄ２への割り込み
を発生し、スイッチ・データ・バッファ回路５の内容が
空かどうかを判断する。スイッチ・データ・バッファ回
路５の内容が空になると（Ｙ）、データ格納エリア１１
に退避したキャラクタ・スイッチ・データをスイッチ・
データ・バッファ回路５へ格納し、次のスイッチ・デー
タの読み込みを行なう。

このような従来のスイッチ・データ処理回路は次に述べ
るような欠点があった。

即ち、エンター・スイッチまたはファンクション・スイ
ッチがオンの場合、スイッチ・データ・バッファ回路５
が空になるまで次のスイッチ・データを読み込まないた
め、この間のスイッチ操作のデータを見逃すことがある
。また、スイッチ・データ・バッファ回路５に既にキャ
ラクタ・スイッチ・データが格納されているときに、フ
ァンクション・スイッチ・データが読み込まれると、ス
イッチ・データ・バッファ回路５内のキャラクタ・スイ
ッチ・データを−Ｈデータ格納エリア１１に退避させて
ファンクション・スイッチ・データを処理し、その侵退
避したキャラクタ・スイッチ・データをスイッチ・デー
タ・バッフ７回路５に復帰プるという、処理手順が複雑
になり、処理時間がかかり、この間のスイッチ操作デー
タを見逃すことがあつた。

他の手段として、第５図のフローチャートに表わすよう
な、キャラクタ・スイッチ・データをデータ退避エリア
１１に格納し、エンター・スイッチ・データがオンの場
合にデータ格納エリア１１のキャラクタ・スイッチ・デ
ータをスイッチ・データ・バッファ回路５に転送する手
順もあるが、この場合、エンター・スイッチ・データ処
理時にお【プるキャラクタ・スイッチ・データをスイッ
チ・データ・バッフ７回路５へ転送する時間が長くかが
る、割り込み発生中に、ファンクション・スイッチ・デ
ータを取り込むことができない、という欠点があった。

〈発明が解決しようとする問題点〉本発明が解決しようとする問題は、スイッチ・データ処
理回路にあり工、外部スイッチ・ユニツトのスイッチ・
データ処理を簡単にし、処理時間の短縮化を図り、スイ
ッチ操作を見逃さないようにすることであり、与えられ
たスイッチ・データに対して高速かつ正確な処理を行な
うことができるスイッチ・データ処理回路を実現するこ
とを目的とする。

く問題を解決するための手段〉上記した問題を解決する本発明は、マイクロプロセッサ
を有し、外部のスイッチ・データを読み込んで外部にこ
のスイッチ・データを出力するスイッチ・データ処理回
路において、前記外部のスイッチ・データを格納する第
１．第２のスイッチ・データ・バッファ回路と、この第
１．第２のスイッチ・データ・バッファ回路を切替える
バッファ切替部とを備えることを特徴とするスイッチ・
データ処理回路である。

〈作用〉本発明のスイッチ・データ処理回路は、第１゜第２のス
イッチ・データ・バッファ回路をバッファ切替部により
交互に用い、常に開いている側のスイッチ・データ・バ
ッファ回路にスイッチ・データを格納し、スイッチ・デ
ータの転送を１１なわない。

〈実施例〉第１図に本発明を実施したスイッチ・データ処理回路の
構成ブロック図を表わす。

この図において、第３図に示した従来のスイッチ・デー
タ処理回路と符号の同じものは同一機能を持つものであ
る。

本発明のスイッチ・データ処理回路は、スイッチ・デー
タ・バッファ回路を第１のス・インチ・データ・バッフ
ァ回路５Ｉと第２のスイッチ・データ・バッファ回Ｎ　
５２とで構成し、従来回路のデータ格納エリアを取り去
り、２つのバッファ回路５１＋５２を切替制御する切酵
部として、バッファ切替回路１２と、このバッファ切替
回路１２とマイクロプロセッサ１からアドレスが与えら
れるバッファ・アドレス作成回路１０とを有することを
特徴とする。

この第１．第２のスイッチ・データ・バッファ回路５＋
　、５２は、それぞれ第３図に示す従来のスイッチ・デ
ータ・バッファ回路５と同一で、Ｉ１０バスＢｃ１２に
対してＦ　Ｉ　ＦＯ（Ｆｉｒｓｔ　　ｌ　ｎｌ：１ｒｓ
ｔ　　Ｑｕｔ）形式でデータを出力するものであり、ど
ちらにもスイッチ・データを格納することができ、割り
込み発生時にはどちらのバッファ回路のデータを出力す
るかの指示をバッファ切替回路１２から受けるものであ
る。尚、バッファ切替回路１２は、マイクロプロセッサ
１の指示により切替信号を出力し、バッファ・アドレス
作成回路１０は、マイクロプロセッサ１からのアドレス
信号に応じてバッフ７回路にアドレス情報を発生する。

さて、このように構成された本発明のスイッチ・データ
処理回路の動作を第２図のフローチャートを用いて説明
する。

まず、外部スイッチ・ユニット３からのスイッチ・デー
タを読み込み、スイッチ・データのオン状態を判別する
。

キャラクタ・スイッチがオンの場合（Ｙ）は、第１のス
イッチ・データ・バッファ回路５１にキャラクタ・スイ
ッチ・データを続けて格納する。

尚、このフローチャートにはキャラクタ・スイッチ・デ
ータを第１のスイッチ・データ・バッファ回路５１に格
納するように手順を設定しであるが、第２のスイッチ・
データ・バッファ回路５２に格納しても良く、このとき
に開いている側のバッファ回路に格納する。

キャラクタ・スイッチがオンでなく（Ｎ）、エンター・
スイッチがオンの場合は、第１のスイッチ・データ・バ
ッファ回路５．を指定し、割り込み発生を行なう。ここ
で、マイクプロセッサ１は、次のスイッチ・データをこ
のときに使用しなかった第２のスイッチ・データ・バッ
ファ回路５２に格納すれば良く、直ぐに、スイッチ状態
を読み込みにい（ことができる。

キャラクタ・スイッチがオンでなく（Ｎ）、エンター・
スイッチがオンでなく（Ｎ）、ファンクション・スイッ
チがオンの場合、前回使用されなかった（開いている測
の）第２のスイッチ・データ・バッファ回路５２を選択
してファンクション・スイッチ・データを格納する。そ
して、第２のス、イッチ・データ・バッファ回路５２を
指定し、割り込み発生を行なう。このとき、マイクロプ
ロセッサ１は次のスイッチ・データを第１のスイッチ・
データ・バッファ回路５Ｉに格納すれば良い。また、第
１のスイッチ・データ・バッファ回路　５１にファンク
ション・スイッチ・データが格納されて割り込み発生中
であっても、次のスイッチ・データの処理は上記と同様
に、第２のスイッチ・データ・バフフッ回路５２を用い
れば良い。

このように、スイッチ・データの状態を検出して常に開
いている側のスイッチ・データ・バッファ回路にデータ
を格納するので、スイッチ・データをスイッチ・データ
・バッファ回路とデータ格納エリアとに受は渡しする必
要がなく、スイッチ・データ・バッファ回路が空になる
まで持つことなくこの間のスイッチ操作データを児逃寸
ことはない。

〈発明の効果〉本発明のスイッチ・データ処理回路は、第１゜第２のス
イッチ・データ・バッファ回路をバッファ切酔部により
交互に用い、常に開いている側のスイッチ・データ・バ
ッファ回路にスイッチ・データを格納し、スイッチ・デ
ータの転送操作を行なわないので、外部スイッチ・ユニ
ットのスイッチ・データ処理を簡単にし、処理時間を短
縮し、スイッチ操作を見逃すことがなく、与えられたス
、イッチ・データに対して高速かつ正確な処理を行なう
ことができる。

【図面の簡単な説明】

第１図は本発明を大浦したスイッチ・データ処理回路の
構成ブロック図、第２図は本発明のスイッチ・データ処
理回路の動作を表わす７０−チャート、第３図は従来の
スイッチ・データ処理回路の構成ブロック図、第４．５
図は従来のスイッチ・データ処理回路の動作を表わすフ
ローチャートである。１・・・マイクロプロセッサ、２・・・ＲＯＭ、３・・
・外部スイッチ・ユニット、４・・・スイッチ・インタ
ーフェイス部、５・・・スイッチ・データ・バッファ回
路、５Ｉ・・・第１のスイッチ・データ・バッファ回路
、５２・・・第２のスイッチ・データ・バッファ回路、
６・・・割り込み発生回路、７・・・出力部、８・・・
受信部、９・・・データ・バッフ７回路、１０・・・バ
ッファ・アドレス作成回路、１１・・・データ格納エリ
ア、１２・・・バッファ１特回路。第１図第２図第３図第４図第５図

Claims

【特許請求の範囲】

マイクロプロセッサを有し、外部のスイッチ・データを
読み込んで外部にこのスイッチ・データを出力するスイ
ッチ・データ処理回路において、前記外部のスイッチ・
データを格納する第１、第２のスイッチ・データ・バッ
ファ回路と、この第１、第２のスイッチ・データ・バッ
ファ回路を切替えるバッファ切替部とを備えることを特
徴とするスイッチ・データ処理回路。