JPS62244173A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS62244173A
JPS62244173A JP61088921A JP8892186A JPS62244173A JP S62244173 A JPS62244173 A JP S62244173A JP 61088921 A JP61088921 A JP 61088921A JP 8892186 A JP8892186 A JP 8892186A JP S62244173 A JPS62244173 A JP S62244173A
Authority
JP
Japan
Prior art keywords
transistor
emitter
stage
transistors
darlington
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61088921A
Other languages
Japanese (ja)
Other versions
JPH0760828B2 (en
Inventor
Norihiro Shigeta
重田 典博
Michimaro Koike
小池 理麿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61088921A priority Critical patent/JPH0760828B2/en
Publication of JPS62244173A publication Critical patent/JPS62244173A/en
Publication of JPH0760828B2 publication Critical patent/JPH0760828B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve the current capacity of a transistor and to attain high breakdown withstanding voltage by forming the number of lattices of the emitter of a transistor of previous stage more than that of the emitter of a transistor of rear stage to accelerate transistors connected in a Darlington. CONSTITUTION:The number of lattices of a transistor 3 of previous stage in a semiconductor device 1 having transistors 3, 9 including a latticelike emitter structure connected in Darlington transistors is increased more than that of the transistor 9 of rear stage. For example, the transistor 3 of the previous stage has an N-type epitaxial layer 2 operating as a collector, a P<-> type base region 4, and an N<+> type mesh emitter region 5, and many multibase regions 6,.., 6 are disposed insularly in the region 5. The transistor 9 of the rear stage is also similarly formed, and integrated so that the pectinated second emitter electrode 8 of the previous stage are electrically connected with the pectinated second base electrode 7' of rear stage.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体基板内に複数のトランジスタを形成し、
これをダーリントン接続して形成した半導体装置に関す
るものであり、特にダーリントン接続した時の動作速度
及び電流容量を改善した半導体装置に関するものである
Detailed Description of the Invention (a) Industrial Application Field The present invention forms a plurality of transistors in a semiconductor substrate,
This invention relates to a semiconductor device formed by Darlington connection, and particularly relates to a semiconductor device with improved operating speed and current capacity when Darlington connection is made.

(ロ)従来の技術 ダーリントン・トランジスタはトランジスタの電流増幅
率が高いために大電流のスイッチング等に使用される。
(b) Prior Art Darlington transistors have a high current amplification factor and are therefore used for switching large currents.

一般にダーリントン・トランジスタは特公昭59−25
390号公報(第2図・第3図)の如く、前段のトラン
ジスタ(21)(ドライバ・トランジスタ)のコレクタ
・エミッタ間に後段のトランジスタ(22)(出力トラ
ンジスタ)のコレクタ・ベースを接続し、前段のトラン
ジスタ(21)(7)ベース・エミッタ間および後段の
トランジスタ(22)のベース・エミッタ間にそれぞれ
拡散抵抗を形成してダーリントン接続していた。
In general, the Darlington transistor
As in Publication No. 390 (Figures 2 and 3), the collector and base of the transistor (22) (output transistor) in the subsequent stage are connected between the collector and emitter of the transistor (21) (driver transistor) in the previous stage, Diffused resistors were formed between the bases and emitters of the transistors (21) and (7) at the front stage and between the base and emitter of the transistor (22) at the rear stage, respectively, and Darlington connections were made.

(ハ)発明が解決しようとする問題点 上述の如きダーリントン・トランジスタに於いて、更に
高電流を流す半導体が必要となる。またこの高電流の半
導体装置においてスイッチング・スピードの高速化、破
壊耐量の向上が要求される。
(c) Problems to be Solved by the Invention In the above-mentioned Darlington transistor, a semiconductor capable of passing a higher current is required. In addition, high-current semiconductor devices are required to have higher switching speeds and improved breakdown resistance.

(ニ)問題点を解決するための手段 本発明は層上の如き問題点に鑑みてなされ、ダーリント
ン・トランジスタ接続された格子状のエミッタ構造を有
するトランジスタ(3)(9)を備えた半導体装置(1
)に於いて、前記前段のトランジスタ(3)の格子本数
を後段のトランジスタ(9)の格子本数より多く形成す
ることで解決するものである。
(d) Means for Solving the Problems The present invention has been made in view of the problems such as layer structure, and is a semiconductor device equipped with transistors (3) and (9) having a grid-like emitter structure connected to Darlington transistors. (1
) is solved by forming the number of lattices of the transistor (3) at the front stage to be larger than the number of lattices of the transistor (9) at the rear stage.

(*)作用 前述の如き格子状のエミッタ構造を有すると、多数の島
状ベース領域(6)・・・(6)とエミッタ領域(5)
とのユニットにより構成されることとなり、このユニッ
ト・トランジスタが並列に動作することになり大電流を
流すことができる。
(*) Effect With the lattice-like emitter structure as described above, there are many island-like base regions (6)...(6) and emitter regions (5).
The unit transistors operate in parallel, allowing a large current to flow.

また前段の格子状のエミッタ構造、ここでは格。Also, the lattice-like emitter structure in the previous stage, here it is a case.

子本数を多くすることでエミッタ領域(5)の寸法(ユ
ニット・トランジスタの寸法)を小さくすると、少数キ
ャリアの走行距離が短くなり、スイッチング・スピード
を速くすることができる。従って次段のトランジスタを
速<ON状態にすることができる。更に前段のトランジ
スタ(3)のユニット・トランジスタの寸法を小さくす
ることにより、前段に従来より多数のユニット・トラン
ジスタを配置できるので、エミッタ周辺長が従来より長
くなり、電流容量が向上する。
If the dimensions of the emitter region (5) (the dimensions of the unit transistor) are made smaller by increasing the number of children, the traveling distance of the minority carriers becomes shorter and the switching speed can be increased. Therefore, the transistor in the next stage can be brought into a fast<ON state. Furthermore, by reducing the size of the unit transistor of the transistor (3) in the previous stage, a larger number of unit transistors can be arranged in the previous stage than before, so the emitter peripheral length becomes longer than before and the current capacity improves.

また後段のトランジスタ(9)はユニット・トランジス
タの寸法が大きいためにスイッチング・スピードが遅い
が、電流集中が起こりにくい。またベースコンタクトよ
りエミッタ・ベース接合間に発生する抵抗が大きい等の
理由により破壊耐量は向上する。
Furthermore, the switching speed of the subsequent transistor (9) is slow due to the large size of the unit transistor, but current concentration is less likely to occur. Furthermore, the resistance to breakdown is improved due to the fact that the resistance generated between the emitter and base junction is greater than that between the base contact and the like.

(へ)実施例 以下に本発明の一実施例を第1図を参照しながら説明す
る。
(F) Example An example of the present invention will be described below with reference to FIG.

本発明に依るダーリントン・トランジスタ接続きれたト
ランジスタ(1)はシリコン半導体基板(2)上に2段
以上のトランジスタが接続されて形成きれる。ここでは
第1図の如く2段で説明する。
The Darlington transistor connected transistor (1) according to the present invention can be formed by connecting two or more stages of transistors on a silicon semiconductor substrate (2). Here, the explanation will be made in two stages as shown in FIG.

先ず前段のトランジスタ(3)の構成はN′″型のシリ
コン半導体基板と、該半導体基板上に被覆されたコレク
タとして働くN型のエピタキシャル層(2)と、該エピ
タキシャル層(2)に形成きれる点線で示したP−型の
ベース領域(4)と、前記ベース領域(4)表面に設け
たN0型のメツシュエミッタ領域(5)とを備え、前記
エミッタ領域(5)はベース領域(4)のほぼ全表面に
配置され、マルチベース領域(6〉・・・(6)は多数
島状にエミッタ領域(5)内に完全に囲まれて配置され
ている。
First, the structure of the transistor (3) at the front stage is formed by an N''' type silicon semiconductor substrate, an N type epitaxial layer (2) covering the semiconductor substrate and serving as a collector, and the epitaxial layer (2). The emitter region (5) includes a P-type base region (4) shown by a dotted line and an N0-type mesh emitter region (5) provided on the surface of the base region (4). ), and the multi-base regions (6>...(6) are arranged in the form of multiple islands completely surrounded by the emitter region (5).

次に前記基板(2)表面のシリコン酸化膜上には、第1
図では省略する、一層目の第1ベース電極と第1エミツ
タ電極が形成され、前記第1のベース電極はマルチベー
ス領域(6)・・・(6)に夫々オーミックコンタクト
をなし、第1エミツタ電極はメツシュエミッタ領域(5
)のほぼ全表面とオーミックコンタクトしてメツシュ形
状を成している。続いて前記第1ベース電極および第1
エミツタ電極はシリコン窒化膜やポリイミド等の層間絶
縁膜で被覆され、前記層間絶縁膜上には第1図の実線で
示す如く二層目の第2ベース電極(7)および第2エミ
ツタ電極(8)が形成される。第2ベース電極(7)は
島状に散在した多数の第1ベース電極に夫々オーミック
コンタクトして櫛歯状に一方向に延在きれて形成されて
いる。また第2エミツタ電極(8)はメツシュ状の第1
エミツタ電極とオーミックコンタクトし、前記第2ベー
ス電極(7)と同様に櫛歯状に延在されている。
Next, on the silicon oxide film on the surface of the substrate (2), a first
A first base electrode and a first emitter electrode of the first layer, which are omitted in the figure, are formed, and the first base electrode makes ohmic contact with the multi-base regions (6)...(6), respectively, and the first emitter electrode The electrode is located in the mesh emitter region (5
) and forms a mesh shape by making ohmic contact with almost the entire surface of the surface. Subsequently, the first base electrode and the first
The emitter electrode is covered with an interlayer insulating film such as a silicon nitride film or polyimide, and on the interlayer insulating film there is a second base electrode (7) in the second layer and a second emitter electrode (8) as shown by the solid line in FIG. ) is formed. The second base electrodes (7) are formed to extend in one direction in a comb-teeth shape, making ohmic contact with each of the first base electrodes scattered in an island shape. Further, the second emitter electrode (8) is a mesh-like first emitter electrode (8).
It makes ohmic contact with the emitter electrode, and extends in a comb-teeth shape like the second base electrode (7).

−劣後段のトランジスタも前段のトランジスタと同様に
形成されており、更には前段の櫛歯状の第2エミツタ電
極(8)と、後段の櫛歯状の第2ベース電極(7゛)と
が電気的に接続されるよう第1図の如く蒸着で一体化き
れて形成きれている。また前段のトランジスタのベース
領域(4)を後段のトランジスタのベース領域(4′)
は一体化されており、はぼにずつの領域を使用している
- The transistor in the subordinate stage is formed in the same way as the transistor in the previous stage, and furthermore, the comb-shaped second emitter electrode (8) in the former stage and the comb-shaped second base electrode (7゛) in the latter stage are formed. As shown in FIG. 1, they are integrally formed by vapor deposition so as to be electrically connected. Also, the base region (4) of the transistor in the previous stage is replaced by the base region (4') of the transistor in the latter stage.
are integrated and use separate areas.

本構成は本発明の第1の特徴とするところであり、前述
の如く格子状のエミッタ構造を有すると、多数の島状ベ
ース領域(6)・・・(6)、(6′)・・・(6′)
とエミッタ領域(5)とのユニットにより構成されるた
め、このユニット・トランジスタが並列に動作すること
になり、本発明のダーリントン・トランジスタ接続され
たトランジスタは大電流を流すことができる。
This configuration is the first feature of the present invention, and as described above, having the lattice-like emitter structure has a large number of island-like base regions (6)...(6), (6')... (6')
and an emitter region (5), the unit transistors operate in parallel, and the Darlington transistor-connected transistor of the present invention can conduct a large current.

次に前段のトランジスタ(3)は後段のトランジスタ(
9)のエミッタ(5゛)寸法より小さい寸法のエミッタ
(5)構造を格子本数を多くすることで形成している。
Next, the former stage transistor (3) is replaced by the latter stage transistor (3).
The emitter (5) structure having a smaller size than the emitter (5') size of 9) is formed by increasing the number of gratings.

本構成は本発明の第2の特徴とするところであり、前段
のトランジスタ(3)のエミッタ(5)寸法(ユニット
・トランジスタの寸法)を後段のトランジスタ(9〉の
エミッタ(5′)寸法(ユニット・トランジスタの寸法
)より小さくすることにある。
This configuration is the second feature of the present invention, in which the dimensions of the emitter (5) of the transistor (3) in the previous stage (dimensions of the unit transistor) are the dimensions of the emitter (5') of the transistor (9) in the subsequent stage (unit transistor).・Transistor dimensions)

例えばここではセル寸法を273〜1/4とする。つま
り少数キャリアの走行距離が短かくなり、スイッチング
・スピードを速くすることができる。従って次段のトラ
ンジスタを速<ON状態にできる。
For example, here, the cell size is 273 to 1/4. In other words, the traveling distance of the minority carriers becomes shorter, and the switching speed can be increased. Therefore, the transistor in the next stage can be brought into a fast<ON state.

更に前段のユニット・トランジスタの寸法が小さくなる
ことにより、前段に従来より数多くのユニット・トラン
ジスタを配置できるので、エミッタ周辺長が長くなり、
電流容量が向上する。前段の電流容量が向上したことに
よりダーリントン・トランジスタの電流容量も向上する
。一方後段のトランジスタ(9)はユニット・トランジ
スタの寸法が大きいためにスイッチング・スピードは遅
くなるが、電流集中が起こりにくい。またベースコンタ
クトよりエミッタ・ベース接合間に発生する抵抗が大き
い等の理由により破壊耐量は向上する。ダーリントン・
トランジスタの破壊耐量は王に、大電流の流れる後段の
破壊耐量により決まるのでダーリントン・トランジスタ
としての破壊耐量は向上する。またトランジスタの縦の
プロファイルを前段および後段ともに同一で形成するた
めに一回の工穆で形成できるので、工程数を従来と同じ
にできる。
Furthermore, by reducing the dimensions of the unit transistor in the front stage, more unit transistors can be placed in the front stage than before, which increases the emitter peripheral length.
Improves current capacity. By improving the current capacity of the previous stage, the current capacity of the Darlington transistor also improves. On the other hand, since the unit transistor size of the subsequent transistor (9) is large, the switching speed is slow, but current concentration is less likely to occur. In addition, the breakdown resistance is improved because the resistance generated between the emitter and base junction is greater than that between the base contact and the like. Darlington
The breakdown capability of a transistor is determined primarily by the breakdown capability of the subsequent stage through which a large current flows, so the breakdown capability of a Darlington transistor is improved. Furthermore, since the vertical profile of the transistor is the same in both the front and rear stages, it can be formed in one process, so the number of steps can be kept the same as in the past.

(ト)発明の効果 以上の説明からも明らかな如く前段のトランジスタ(3
)の格子状のエミッタ領域(5)の寸法を後段のトラン
ジスタ(9)の格子状のエミッタ領域(5′)の寸法(
ユニット・トランジスタの寸法)より小さくすることで
、ダーリントン・トランジスタ接続されたトランジスタ
を高速化でき、更には電流容量の向上や高破壊耐量を可
能とする。
(g) Effect of the invention As is clear from the above explanation, the transistor in the previous stage (3
) is the size of the lattice-shaped emitter region (5') of the subsequent transistor (9) (
By making the size of the unit transistor smaller, the speed of Darlington-connected transistors can be increased, and further, the current capacity and breakdown resistance can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例でありダーリントン・トラン
ジスタ接続された半導体装置の平面図、第2図は従来の
ダーリントン・トランジスタ接続された半導体装置の平
面図、第3図はダーリントン・トランジスタ接続された
半導体装置の等価回路図である。 (1)はダーリントン・トランジスタ接続されたトラン
ジスタ、り2)はシリコン半導体基板、(3)は前段の
トランジスタ、 (4)はベース領域、(5)はエミッ
タ領域、(6)はマルチベース領域、(7)は第2ベー
ス電極、 (8)は第2エミツタ電極、(9)は後段の
トランジスタである。
FIG. 1 is a plan view of a semiconductor device connected with Darlington transistors, which is an embodiment of the present invention, FIG. 2 is a plan view of a conventional semiconductor device connected with Darlington transistors, and FIG. 3 is a plan view of a semiconductor device connected with Darlington transistors. FIG. (1) is a Darlington transistor connected transistor, 2) is a silicon semiconductor substrate, (3) is a previous stage transistor, (4) is a base region, (5) is an emitter region, (6) is a multi-base region, (7) is a second base electrode, (8) is a second emitter electrode, and (9) is a subsequent transistor.

Claims (1)

【特許請求の範囲】[Claims] (1)ダーリントン・トランジスタ接続された格子状の
エミッタ構造を有するトランジスタを備えた半導体装置
に於いて、前記前段のトランジスタの格子本数を後段の
トランジスタの格子本数より多く形成することを特徴と
した半導体装置。
(1) A semiconductor device including a transistor having a lattice-like emitter structure connected to a Darlington transistor, characterized in that the number of lattices of the preceding transistor is greater than the number of lattices of the subsequent transistor. Device.
JP61088921A 1986-04-17 1986-04-17 Semiconductor device Expired - Lifetime JPH0760828B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61088921A JPH0760828B2 (en) 1986-04-17 1986-04-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61088921A JPH0760828B2 (en) 1986-04-17 1986-04-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS62244173A true JPS62244173A (en) 1987-10-24
JPH0760828B2 JPH0760828B2 (en) 1995-06-28

Family

ID=13956377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61088921A Expired - Lifetime JPH0760828B2 (en) 1986-04-17 1986-04-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0760828B2 (en)

Also Published As

Publication number Publication date
JPH0760828B2 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
JP2635044B2 (en) Semiconductor device
US4069494A (en) Inverter circuit arrangements
JPH049378B2 (en)
JPS62244173A (en) Semiconductor device
JPS6153863B2 (en)
JPS62295455A (en) Semiconductor device
JPS59215772A (en) Multi-emitter type transistor
JPS6018148B2 (en) Method of manufacturing semiconductor memory device
JP2528559B2 (en) Method for manufacturing lateral bipolar transistor
JPS62176163A (en) Manufacture of transistor
JPS584468B2 (en) thyristor
JP3149913B2 (en) Method for manufacturing transistor
JP3128958B2 (en) Semiconductor integrated circuit
JPH0442918Y2 (en)
JPS6174369A (en) Semiconductor device
JPS62244170A (en) Transistor
JPS62216365A (en) Transistor
JP2002246587A (en) Semiconductor device and manufacturing method thereof
JP2692292B2 (en) Vertical bipolar transistor for integrated circuit devices
JPS6174362A (en) Semiconductor device
JPS62216366A (en) Transistor
JPH0587136B2 (en)
JP2518373B2 (en) Bipolar transistor
JPH0460339B2 (en)
JPS59215771A (en) Comb-shaped emitter transistor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term