JPS6223869B2 - - Google Patents
Info
- Publication number
- JPS6223869B2 JPS6223869B2 JP54039217A JP3921779A JPS6223869B2 JP S6223869 B2 JPS6223869 B2 JP S6223869B2 JP 54039217 A JP54039217 A JP 54039217A JP 3921779 A JP3921779 A JP 3921779A JP S6223869 B2 JPS6223869 B2 JP S6223869B2
- Authority
- JP
- Japan
- Prior art keywords
- year
- logic circuit
- years
- leap
- ending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
本発明は、年を含む時刻表示、時間計算に関
し、特に、暦、年号の種類にかかわらずうるう年
の判定を行う装置に関する。 従来のうるう年を判定する方法は、西暦の場合
はその年数が4で割り切れることを利用し、判定
すべき年数を4が割り、割り切れるか余りが出る
かにより判定していた。また、わが国の元号の場
合には、うるう年の基準年を設定し判定すべき年
数との差を求め、その差が4で割り切れるか否か
により判定していた。また別の方法として、基準
年を4で割りその余りの数(0乃至3)を記憶し
ておき、判定すべき年数を4で割つたときの余り
と一致するかどうかによりうるうを判定してい
た。このように従来のいずれの方法によつても割
算処理を必要し、しかも年号が改まればプログラ
ムを改造しなければならない欠点があつた。 本発明は割算処理を全く行わず、4つの系列の
いずれか一つを選択するだけで、暦、年号の種類
にかかわらずうるう年に関する情報処理を行うこ
とができるうるう年判定装置を提供することを目
的としている。 うるう年は基本的に4年に1回ある。そこで、
年数を下2桁で表わすこととし、下2桁のすべて
の数値00から99までを表1に示すようにグループ
1乃至グループ4に分類する。
し、特に、暦、年号の種類にかかわらずうるう年
の判定を行う装置に関する。 従来のうるう年を判定する方法は、西暦の場合
はその年数が4で割り切れることを利用し、判定
すべき年数を4が割り、割り切れるか余りが出る
かにより判定していた。また、わが国の元号の場
合には、うるう年の基準年を設定し判定すべき年
数との差を求め、その差が4で割り切れるか否か
により判定していた。また別の方法として、基準
年を4で割りその余りの数(0乃至3)を記憶し
ておき、判定すべき年数を4で割つたときの余り
と一致するかどうかによりうるうを判定してい
た。このように従来のいずれの方法によつても割
算処理を必要し、しかも年号が改まればプログラ
ムを改造しなければならない欠点があつた。 本発明は割算処理を全く行わず、4つの系列の
いずれか一つを選択するだけで、暦、年号の種類
にかかわらずうるう年に関する情報処理を行うこ
とができるうるう年判定装置を提供することを目
的としている。 うるう年は基本的に4年に1回ある。そこで、
年数を下2桁で表わすこととし、下2桁のすべて
の数値00から99までを表1に示すようにグループ
1乃至グループ4に分類する。
【表】
このように4グループに分類すれば、西暦はグ
ループ1に該当し、昭和はグループ4に該当す
る。従つて2桁の数値情報からその数値がどのグ
ループに属するかを判定することができれば、割
算、減算等の計算処理を行うことなく、また多く
のメモリを用いることなくうるう年の判定を行う
ことができる。 数値情報をデイジタルICで処理する場合、通
常は表2に示すコードのBCDコード(2進化10
進コード)が用いられている。
ループ1に該当し、昭和はグループ4に該当す
る。従つて2桁の数値情報からその数値がどのグ
ループに属するかを判定することができれば、割
算、減算等の計算処理を行うことなく、また多く
のメモリを用いることなくうるう年の判定を行う
ことができる。 数値情報をデイジタルICで処理する場合、通
常は表2に示すコードのBCDコード(2進化10
進コード)が用いられている。
【表】
この表2に示すBCDコードを用いて表わされ
た8ビツト構成の年数と、上位ビツトから順に
H4,H3,H2,H1,L4,L3,L2,L1なる記号で表
わすものとする。 グループ1に属する数列は、2桁目が偶数のと
きはその1桁目が必ず0,4,8のいずれかであ
る。 これをコードで表わすときはH1が0のとき
L2,L1は共に0であり、従つて、1・1・2=
1が成立する。また2桁目が奇数のときはその1
桁目が必ず2か6である。これをコードで表わす
ときはH1が1のときL2が1で且つL1が0であ
り、従つて、H1・1・L2=1が成立する。故
に、グループ1に属する数列を検出する装置は、 1・1・2+H1・1・L2=1 ……(1) を検出する論理回路により実現することが出来
る。同様にしてグループ2に属する数列を検出す
る装置は、 1・L1・2+H1・L1・L2=1 ……(2) グループ3に属する数列を検出する装置は、 1・1・L2+H1・1・2=1 ……(3) グループ4に属する数列を検出する装置は、 1・L1・L2+H1・L1・2=1 ……(4) とそれぞれ検出する論理回路により実現すること
が出来る。 そこで本発明は、グループ1,2,3,4のい
ずれかを指定するための例えば切換えスイツチ、
キーボード、マークリーダ、プログラム等の指定
手段と、年数を2進化10進コードで記憶するため
の例えばシフトレジスタ、メモリ等の置数器と、
上記(1)式、(2)式、(3)式及び(4)式に示す論理を検出
するため、AND回路、OR回路、NOT回路より成
る論理回路と、上記置数器の内容のうちH1,
L1,L2の3ビツトを導出して上記論理回路の入
力に導入する回路から構成される。上記指定手段
は、上記4種の論理回路の各検出信号のうちの一
つを指定するよう構成することが好ましい。この
場合には、例えば元号「昭和」で年数を表わし、
グループ4を指定したとき、(4)式の論理回路の検
出信号が“1”であればうるう年、“0”であれ
ば平年と判断される。また指定手段の他の実施態
様として、4種の論理回路のいずれの検出信号が
“1”であるかを判別するよう構成することもで
きる。この場合は、指定された論理回路の検出信
号が“1”であればプログラムステツプをmに進
ませ、指定されていない論理回路の検出信号が
“1”であればプログラムステツプをnに進ませ
るなどの使用態様がある。 以下、図面に基づいて本発明の実施例を説明す
る。 まず基準年(うるう年)を設定するために基準
年設定手段1を押圧し、アンドゲート2を動作状
態とすると共にインバータ3を介してアンドゲー
ト4の動作を禁止する。 次に数値情報を入力する入力手段5より基準年
情報をバツフア6に入力する。このバツフア6に
入力された基準年情報は前記アンドゲート2を介
してこの年情報が記憶手段7に記憶されている第
1〜第4のグループのどのグループに属するか判
定するために判定手段8に入力し、順次判定しも
し、いずれかのグループと一致すれば該判定手段
8の出力端より高レベル信号を導出しアンドゲー
ト9を動作させ該アンドゲート9を介して、その
グループの特徴情報をバツフア10に入力記憶す
る。 この様に基準年の特徴情報をバツフア10に記
憶させておいて、操作者は基準年設定手段1の状
態を解除し、アンドゲート2の動作を禁止すると
共にインバータ3を介してアンドゲート4を動作
状態とする。 続いて操作者が判定しない年情報を入力手段5
よりバツフア6に入力し前記アンドゲート4を介
して該情報を判定手段11に入力し、先にバツフ
ア10に記憶しているうるう年の特徴情報と比較
判定し、もし、その判定結果が一致すれば報知手
段12よりその年がうるう年であることを操作者
に報知する。 上述の様にして入力手段5より入力される年情
報を順次判定し、うるう年か否かを報知する。な
お、判定手段8,11は同一機能を有するものと
する。 本発明によれば、従来方式のように割算、減算
等の演算処理を全く行うことなく、論理回路だけ
で構成されるので、タイミング信号発生器、演算
用レジスタなどを必要とせず構成が非常に簡単に
なる。また、西暦、昭和に限らず、あらゆる種類
の年号に対応することができる。
た8ビツト構成の年数と、上位ビツトから順に
H4,H3,H2,H1,L4,L3,L2,L1なる記号で表
わすものとする。 グループ1に属する数列は、2桁目が偶数のと
きはその1桁目が必ず0,4,8のいずれかであ
る。 これをコードで表わすときはH1が0のとき
L2,L1は共に0であり、従つて、1・1・2=
1が成立する。また2桁目が奇数のときはその1
桁目が必ず2か6である。これをコードで表わす
ときはH1が1のときL2が1で且つL1が0であ
り、従つて、H1・1・L2=1が成立する。故
に、グループ1に属する数列を検出する装置は、 1・1・2+H1・1・L2=1 ……(1) を検出する論理回路により実現することが出来
る。同様にしてグループ2に属する数列を検出す
る装置は、 1・L1・2+H1・L1・L2=1 ……(2) グループ3に属する数列を検出する装置は、 1・1・L2+H1・1・2=1 ……(3) グループ4に属する数列を検出する装置は、 1・L1・L2+H1・L1・2=1 ……(4) とそれぞれ検出する論理回路により実現すること
が出来る。 そこで本発明は、グループ1,2,3,4のい
ずれかを指定するための例えば切換えスイツチ、
キーボード、マークリーダ、プログラム等の指定
手段と、年数を2進化10進コードで記憶するため
の例えばシフトレジスタ、メモリ等の置数器と、
上記(1)式、(2)式、(3)式及び(4)式に示す論理を検出
するため、AND回路、OR回路、NOT回路より成
る論理回路と、上記置数器の内容のうちH1,
L1,L2の3ビツトを導出して上記論理回路の入
力に導入する回路から構成される。上記指定手段
は、上記4種の論理回路の各検出信号のうちの一
つを指定するよう構成することが好ましい。この
場合には、例えば元号「昭和」で年数を表わし、
グループ4を指定したとき、(4)式の論理回路の検
出信号が“1”であればうるう年、“0”であれ
ば平年と判断される。また指定手段の他の実施態
様として、4種の論理回路のいずれの検出信号が
“1”であるかを判別するよう構成することもで
きる。この場合は、指定された論理回路の検出信
号が“1”であればプログラムステツプをmに進
ませ、指定されていない論理回路の検出信号が
“1”であればプログラムステツプをnに進ませ
るなどの使用態様がある。 以下、図面に基づいて本発明の実施例を説明す
る。 まず基準年(うるう年)を設定するために基準
年設定手段1を押圧し、アンドゲート2を動作状
態とすると共にインバータ3を介してアンドゲー
ト4の動作を禁止する。 次に数値情報を入力する入力手段5より基準年
情報をバツフア6に入力する。このバツフア6に
入力された基準年情報は前記アンドゲート2を介
してこの年情報が記憶手段7に記憶されている第
1〜第4のグループのどのグループに属するか判
定するために判定手段8に入力し、順次判定しも
し、いずれかのグループと一致すれば該判定手段
8の出力端より高レベル信号を導出しアンドゲー
ト9を動作させ該アンドゲート9を介して、その
グループの特徴情報をバツフア10に入力記憶す
る。 この様に基準年の特徴情報をバツフア10に記
憶させておいて、操作者は基準年設定手段1の状
態を解除し、アンドゲート2の動作を禁止すると
共にインバータ3を介してアンドゲート4を動作
状態とする。 続いて操作者が判定しない年情報を入力手段5
よりバツフア6に入力し前記アンドゲート4を介
して該情報を判定手段11に入力し、先にバツフ
ア10に記憶しているうるう年の特徴情報と比較
判定し、もし、その判定結果が一致すれば報知手
段12よりその年がうるう年であることを操作者
に報知する。 上述の様にして入力手段5より入力される年情
報を順次判定し、うるう年か否かを報知する。な
お、判定手段8,11は同一機能を有するものと
する。 本発明によれば、従来方式のように割算、減算
等の演算処理を全く行うことなく、論理回路だけ
で構成されるので、タイミング信号発生器、演算
用レジスタなどを必要とせず構成が非常に簡単に
なる。また、西暦、昭和に限らず、あらゆる種類
の年号に対応することができる。
図面は本発明の実施例を示す回路ブロツク図で
ある。
ある。
Claims (1)
- 1 初項00から始まり96で終る公差4の等差数列
のビツト情報を検出する第1の論理回路と、初項
01から始まる97で終る公差4の等差数列のビツト
情報を検出する第2の論理回路と、初項02から始
まり98で終る公差4の等差数列のビツト情報を検
出する第3の論理回路と、初項03から始まり99で
終る公差4の等差数列のビツト情報を検出する第
4の論理回路と、上記4種の論理回路のうちの一
つを選択する指定手段を有するうるう年判定装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3921779A JPS55130572A (en) | 1979-03-30 | 1979-03-30 | Leap year judgment device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3921779A JPS55130572A (en) | 1979-03-30 | 1979-03-30 | Leap year judgment device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55130572A JPS55130572A (en) | 1980-10-09 |
JPS6223869B2 true JPS6223869B2 (ja) | 1987-05-26 |
Family
ID=12546963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3921779A Granted JPS55130572A (en) | 1979-03-30 | 1979-03-30 | Leap year judgment device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55130572A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5788380A (en) * | 1980-11-25 | 1982-06-02 | Nippo Tsushin Kogyo Kk | Decision circuit for leap year |
JPS63125883U (ja) * | 1987-02-10 | 1988-08-17 |
-
1979
- 1979-03-30 JP JP3921779A patent/JPS55130572A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS55130572A (en) | 1980-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5958558A (ja) | 並列周期的冗長チエツク回路 | |
KR890015121A (ko) | 나눗셈연산장치 | |
JPS5864844A (ja) | 同期検出方式 | |
US3762637A (en) | Dual-function keys for sign change and correction of erroneous entries | |
US3537073A (en) | Number display system eliminating futile zeros | |
JPS6223869B2 (ja) | ||
US3063636A (en) | Matrix arithmetic system with input and output error checking circuits | |
US3786480A (en) | Digital display system of floating point representation | |
US3028086A (en) | Division system | |
US3319057A (en) | Parallel division with separate carry storage | |
US4458325A (en) | Calculator capable of calculating with additional externally instructed units | |
US3426185A (en) | Accumulator for performing arithmetic operations | |
US3500383A (en) | Binary to binary coded decimal conversion apparatus | |
US4141077A (en) | Method for dividing two numbers and device for effecting same | |
US3044702A (en) | Parity checking apparatus for digital computer | |
US3244865A (en) | Asynchronous binary computer system using ternary components | |
US3624375A (en) | Binary coded decimal to binary conversion apparatus | |
JP2752220B2 (ja) | 文字列処理装置 | |
JP4141971B2 (ja) | 周波数検出装置 | |
SU598102A1 (ru) | Устройство дл индикации | |
SU809149A2 (ru) | Преобразователь двоичного кода сме-шАННыХ чиСЕл B дВОичНО-дЕС ТичНый КОд | |
JPS6225208B2 (ja) | ||
SU942141A2 (ru) | Запоминающее устройство | |
SU696455A1 (ru) | Устройство дл формировани адресов датчиков многоканальной измерительной системы | |
JPH0211939B2 (ja) |