JPS622364A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS622364A JPS622364A JP14096085A JP14096085A JPS622364A JP S622364 A JPS622364 A JP S622364A JP 14096085 A JP14096085 A JP 14096085A JP 14096085 A JP14096085 A JP 14096085A JP S622364 A JPS622364 A JP S622364A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- scalar
- arithmetic
- unit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトル演算部とスカラー演算部とを持つ演算
装置に関し、特に漸化式演算等に適した演算装置に関す
る。
装置に関し、特に漸化式演算等に適した演算装置に関す
る。
第５図は従来の演算装置の構成を示すブロック図であり
、複数の要素データを格納するベクトルレジスタ１２０
〜１２５と、ベクトルレジスタ１２０〜１２５から要素
データを取り出すベクトルレジスタ続出し手段１３５と
、ベクトルレジスタ続出し手段１３５によって取り出さ
れた要素データに対し演算を行なう演算ユニット１４１
〜１４２と、演算ユニット１４０〜１４２の演算結果を
ベクトルレジスタ１２０〜１２５に書き込むベクトルレ
ジスタ書込み手段１１５とを備える。このような演算装
置では、Ｖ Ｏ（ｉ） ＝ Ｖ Ｏ（ｉ−１） Ｘ
Ｖ （ｉ） ＋ Ｖ ２ （ｉ）のような漸化式演算
は、次のようなステップ１）〜３）を繰り返すことによ
り実行される。
、複数の要素データを格納するベクトルレジスタ１２０
〜１２５と、ベクトルレジスタ１２０〜１２５から要素
データを取り出すベクトルレジスタ続出し手段１３５と
、ベクトルレジスタ続出し手段１３５によって取り出さ
れた要素データに対し演算を行なう演算ユニット１４１
〜１４２と、演算ユニット１４０〜１４２の演算結果を
ベクトルレジスタ１２０〜１２５に書き込むベクトルレ
ジスタ書込み手段１１５とを備える。このような演算装
置では、Ｖ Ｏ（ｉ） ＝ Ｖ Ｏ（ｉ−１） Ｘ
Ｖ （ｉ） ＋ Ｖ ２ （ｉ）のような漸化式演算
は、次のようなステップ１）〜３）を繰り返すことによ
り実行される。
１ ） Ｖ ３ （＋）←Ｖ Ｏ（ｉ−１） Ｘ Ｖ
１ （ｉ）２） ＶＯ（ｉ）＝Ｖ３（＋）＋Ｖ２（
ｉ）３）ｉ ４− ｉ＋１ これを更に詳しく説明すると、第５図において、ＶＯ（
ｉ）、Ｖｌ（ｉ）、Ｖ２（ｉ）、Ｖ３（ｉ）がベクトル
レジスタ１２０〜１２５に格納され、演算ユニット１４
０が乗算器として働き、演算ユニ７ト１４１が加算器と
して働き、ベクトルレジスタ書込み手段１１５およびベ
クトルレジスタ読出し手段１３５の動作時間に１マシン
サイクル（以下ＩＴと称す）要し、乗算および加算の実
行にそれぞれ５Ｔ、６Ｔ要するとすると、上記（１）の
漸化式演算は第６図のタイムチャートに示すように、先
ずベクトルレジ７’、 夕１２０および１２１からＶＯ
（０）及びＶ １ （１）がＩＴで取り出されて演算ユ
ニット１４０に供給され、ここで５Ｔかかって乗算結果
ＶＯ（０）ＸＶＩ（１）が求められ、その乗算結果がベ
クトルレジスタ１２３のＶ ３ （１）にＩＴかけて格
納される。次に、ベクトルレジスタ１２２及び１２３か
らＶ ２ （１）およびＶ ３ （１）がｌＴで続出さ
れて演算ユニソ目４１に供給され、ここで６ＴかけてＶ
３（１）＋Ｖ２（１）が実行され、この加算結果がベク
トルレジスタ１２０のｖ Ｏ（１）にＩＴかけて格納さ
れる。次いで、ベクトルレジスタ１２０および１２１か
らＶ Ｏ（１）およびｖ ｌ （２）がＩＴで取り出さ
れて演算ユニット１４０に供給され、ｖＯ（１）ｘＶ
１（２） が５Ｔで実行され、その乗算結果がベクトル
レジスタ１２３の■３（２）に格納される。その次に、
ベクトルレジスタ１２２及び１２３からＶ ２ （２）
及びｖ ３ （２）がＩ Ｔテ読出されて演算器１４１
に供給され、ここで６Ｔかけ゛てＶ３（２）＋ｖ２（２
）が実行され、加算結果がベクトルレジスタ１２０のＶ
Ｏ（２）に格納される。
１ （ｉ）２） ＶＯ（ｉ）＝Ｖ３（＋）＋Ｖ２（
ｉ）３）ｉ ４− ｉ＋１ これを更に詳しく説明すると、第５図において、ＶＯ（
ｉ）、Ｖｌ（ｉ）、Ｖ２（ｉ）、Ｖ３（ｉ）がベクトル
レジスタ１２０〜１２５に格納され、演算ユニット１４
０が乗算器として働き、演算ユニ７ト１４１が加算器と
して働き、ベクトルレジスタ書込み手段１１５およびベ
クトルレジスタ読出し手段１３５の動作時間に１マシン
サイクル（以下ＩＴと称す）要し、乗算および加算の実
行にそれぞれ５Ｔ、６Ｔ要するとすると、上記（１）の
漸化式演算は第６図のタイムチャートに示すように、先
ずベクトルレジ７’、 夕１２０および１２１からＶＯ
（０）及びＶ １ （１）がＩＴで取り出されて演算ユ
ニット１４０に供給され、ここで５Ｔかかって乗算結果
ＶＯ（０）ＸＶＩ（１）が求められ、その乗算結果がベ
クトルレジスタ１２３のＶ ３ （１）にＩＴかけて格
納される。次に、ベクトルレジスタ１２２及び１２３か
らＶ ２ （１）およびＶ ３ （１）がｌＴで続出さ
れて演算ユニソ目４１に供給され、ここで６ＴかけてＶ
３（１）＋Ｖ２（１）が実行され、この加算結果がベク
トルレジスタ１２０のｖ Ｏ（１）にＩＴかけて格納さ
れる。次いで、ベクトルレジスタ１２０および１２１か
らＶ Ｏ（１）およびｖ ｌ （２）がＩＴで取り出さ
れて演算ユニット１４０に供給され、ｖＯ（１）ｘＶ
１（２） が５Ｔで実行され、その乗算結果がベクトル
レジスタ１２３の■３（２）に格納される。その次に、
ベクトルレジスタ１２２及び１２３からＶ ２ （２）
及びｖ ３ （２）がＩ Ｔテ読出されて演算器１４１
に供給され、ここで６Ｔかけ゛てＶ３（２）＋ｖ２（２
）が実行され、加算結果がベクトルレジスタ１２０のＶ
Ｏ（２）に格納される。
以下同様の繰り返しにより、前記漸化式演算が実行され
る。
る。
このように、上記漸化式演算の各繰り返しでは乗算およ
び加算に要する時間以外にベクトルレジスタへの要素デ
ータの格納およびベクトルレジスタからの要素データの
取り出しに要する時間が伴い、演算の繰り返し数が多く
なるとその分のオーバーヘッドが大きくなる。
び加算に要する時間以外にベクトルレジスタへの要素デ
ータの格納およびベクトルレジスタからの要素データの
取り出しに要する時間が伴い、演算の繰り返し数が多く
なるとその分のオーバーヘッドが大きくなる。
一般に漸化式演算では、前の演算結果が次の演算に使用
されるため、従来の演算装置で漸化式演算を行なうと、
漸化式演算の各繰り返し演算にベクトルレジスタへの要
素データの書込み及びベクトルレジスタからの要素デー
タの取り出しが伴い、演算の繰り返し数が多くなると、
実質的な漸化式演算の処理時間に比べ、極めて多大な処
理時間を費やすという欠点があった。
されるため、従来の演算装置で漸化式演算を行なうと、
漸化式演算の各繰り返し演算にベクトルレジスタへの要
素データの書込み及びベクトルレジスタからの要素デー
タの取り出しが伴い、演算の繰り返し数が多くなると、
実質的な漸化式演算の処理時間に比べ、極めて多大な処
理時間を費やすという欠点があった。
本発明はこのような従来の問題点を解決したもので、そ
の目的は、前述したような漸化式演算を高速で行ない得
るような演算装置を提供することにある。
の目的は、前述したような漸化式演算を高速で行ない得
るような演算装置を提供することにある。
本発明は上記問題点を解決するために、複数個の要素デ
ータを格納する複数のベクトルレジスタと該ベクトルレ
ジスタから出力される要素データに対し演算を行なう複
数の演算ユニ７）とを含むベクトルパイプを備えるベク
トル演算部および、スカラーオペランド用のスカラーレ
ジスタと複数の演算ユニットと該演算ユニットの出力か
ら前記スカラーオペランド用スカラーレジスタの入力を
選択する選択手段とを備えるスカラー演算部、並びに前
記ベクトル演算部と前記スカラー演算部を制御する制御
部を有する演算装置において、前記ベクトル演算部に、
ベクトル演算部内の演算ユニットの出力または前記スカ
ラー演算部内の演算ユニットの出力のうちから前記ベク
トルレジスタへ入力するデータを選択する選択手段を設
け、且つ、 前記スカラー演算部に、前記ベクトルレジスタの出力、
前記スカラーレジスタの出力または前記スカラー演算部
内の演算ユニットの出力のうちから前記スカラー演算部
内の演算ユニットへ入力するデータを選択する選択手段
を設ける。
ータを格納する複数のベクトルレジスタと該ベクトルレ
ジスタから出力される要素データに対し演算を行なう複
数の演算ユニ７）とを含むベクトルパイプを備えるベク
トル演算部および、スカラーオペランド用のスカラーレ
ジスタと複数の演算ユニットと該演算ユニットの出力か
ら前記スカラーオペランド用スカラーレジスタの入力を
選択する選択手段とを備えるスカラー演算部、並びに前
記ベクトル演算部と前記スカラー演算部を制御する制御
部を有する演算装置において、前記ベクトル演算部に、
ベクトル演算部内の演算ユニットの出力または前記スカ
ラー演算部内の演算ユニットの出力のうちから前記ベク
トルレジスタへ入力するデータを選択する選択手段を設
け、且つ、 前記スカラー演算部に、前記ベクトルレジスタの出力、
前記スカラーレジスタの出力または前記スカラー演算部
内の演算ユニットの出力のうちから前記スカラー演算部
内の演算ユニットへ入力するデータを選択する選択手段
を設ける。
ベクトルレジスタに格納されたデータに対する演算は、
ベクトル演算部内の演算ユニットで行なうことができる
と共に、スカラー演算部に設けた選択手段で選択するこ
とによりスカラー演算部の演算ユニットでも行なえ、そ
の演算結果とベクトルレジスタの他のデータとを同じタ
イミングでスカラー演算部の演算ユニットへ入力するこ
ともでき、また、スカラー演算部の演算ユニットの演算
結果はベクトル演算部に設けた選択手段により直接にベ
クトルレジスタに格納することもできる。
ベクトル演算部内の演算ユニットで行なうことができる
と共に、スカラー演算部に設けた選択手段で選択するこ
とによりスカラー演算部の演算ユニットでも行なえ、そ
の演算結果とベクトルレジスタの他のデータとを同じタ
イミングでスカラー演算部の演算ユニットへ入力するこ
ともでき、また、スカラー演算部の演算ユニットの演算
結果はベクトル演算部に設けた選択手段により直接にベ
クトルレジスタに格納することもできる。
第１図は本発明の実施例のブロック図であり、２個のベ
クトルパイプＰＬ、Ｐ２を有するベクトル演算部１００
と、スカラー演算部３００と、ベクトル演算部１００お
よびスカラー演算部３００の制御を行なう演算制御手段
４００とで構成された演算装置を示す。
クトルパイプＰＬ、Ｐ２を有するベクトル演算部１００
と、スカラー演算部３００と、ベクトル演算部１００お
よびスカラー演算部３００の制御を行なう演算制御手段
４００とで構成された演算装置を示す。
同図において、ベクトル演算部１００の各ベクトルバイ
ブＰＩ、Ｐ２は、複数個の要素データを格納するベクト
ルレジスタ１２０〜１２３，２２０〜２２３と、ベクト
ルレジスタ１２０〜１２３，２２０〜２２３から出力さ
れる要素データに対し演算を行なう演算ユニット１４０
，１４１，２４０，２４１ と、ベクトルレジスタ１２
０〜１２３．２２０〜２２３の入力データを演算ユニッ
ト１４ｏ。
ブＰＩ、Ｐ２は、複数個の要素データを格納するベクト
ルレジスタ１２０〜１２３，２２０〜２２３と、ベクト
ルレジスタ１２０〜１２３，２２０〜２２３から出力さ
れる要素データに対し演算を行なう演算ユニット１４０
，１４１，２４０，２４１ と、ベクトルレジスタ１２
０〜１２３．２２０〜２２３の入力データを演算ユニッ
ト１４ｏ。
１４１．２４０，２４１ ノ出力またはスカラー演算部
３ｏｏノ演算ユニｙ ）３４０．３４１の出力から選ぶ
選択手段１１ｏ。
３ｏｏノ演算ユニｙ ）３４０．３４１の出力から選ぶ
選択手段１１ｏ。
２１０とを含む。
また、スカラー演算部３００は、第１オペランド用のス
カラーレジスタ３２０と、第２オペランド用のスカラー
レジスタ３２１と、演算ユニット３４０．３４１と、演
算ユニット３４０，３４１の入力データをスカラーレジ
スタ３２０，３２１の出力データ、ベクトルレジスタ１
２０〜１２３，２２０〜２２３の出力または演算ユニソ
）３４０．３４１の演算結果から選ぶ選択手段３３０と
、スカラーレジスタ３２０．３２１の入力データを演算
ユニット３４０．３４１の演算結果から選ぶ選択手段３
１０とを含む。
カラーレジスタ３２０と、第２オペランド用のスカラー
レジスタ３２１と、演算ユニット３４０．３４１と、演
算ユニット３４０，３４１の入力データをスカラーレジ
スタ３２０，３２１の出力データ、ベクトルレジスタ１
２０〜１２３，２２０〜２２３の出力または演算ユニソ
）３４０．３４１の演算結果から選ぶ選択手段３３０と
、スカラーレジスタ３２０．３２１の入力データを演算
ユニット３４０．３４１の演算結果から選ぶ選択手段３
１０とを含む。
更に、演算制御手段４００は、ベクトル演算部１００の
みを使用したベクトル演算の制御、スカラー演算部３０
０のみを使用したスカラー演算の制御以外に、再演算部
１００．３００を有機的に使用して漸化式演算等を行な
わせるのに必要な制御機能とを合わせ持っている。演算
制御手段４００からベクトル演算部１００へは、選択手
段１１０．２１０の選択制御信号。
みを使用したベクトル演算の制御、スカラー演算部３０
０のみを使用したスカラー演算の制御以外に、再演算部
１００．３００を有機的に使用して漸化式演算等を行な
わせるのに必要な制御機能とを合わせ持っている。演算
制御手段４００からベクトル演算部１００へは、選択手
段１１０．２１０の選択制御信号。
ベクトルレジスタ１２０〜１２３．２２０〜２２３のア
ドレス、読出し書込み制御信号、演算ユニット１４０，
１４１゜２４０．２４１の演算開始、終了信号等が図示
しない信号線により送出され、またスカラー演算部３０
０へは選択手段３１０．３３０の選択制御信号、スカラ
ーレジスタ３２０．３２１のアドレス、読出し書込み制
御信号１演算ユニント３４０，３４１の演算開始、終了
信号等が送出される。
ドレス、読出し書込み制御信号、演算ユニット１４０，
１４１゜２４０．２４１の演算開始、終了信号等が図示
しない信号線により送出され、またスカラー演算部３０
０へは選択手段３１０．３３０の選択制御信号、スカラ
ーレジスタ３２０．３２１のアドレス、読出し書込み制
御信号１演算ユニント３４０，３４１の演算開始、終了
信号等が送出される。
本実施例は上述した構成を有することから、ベクトルレ
ジスタに格納されたデータを選択手段３３０によってス
カラー演算部３００の演算ユニット３４０゜３４１に入
力でき、また演算ユニット３４０．３４１の演算結果も
選択手段３３０によって演算ユニッ）３４０゜３４１に
直接戻すことができ、更に演算ユニｙ ）３４０゜３４
１で得られた演算結果を選択手段１１０，２１６によっ
てベクトルレジスタに直接格納することができ、然もそ
れらを同じタイミングで行なうことができる。従って、
ベクトルレジスタに格納されたデータを用いる漸化式演
算の実行を高速に行なうことが可能となる。
ジスタに格納されたデータを選択手段３３０によってス
カラー演算部３００の演算ユニット３４０゜３４１に入
力でき、また演算ユニット３４０．３４１の演算結果も
選択手段３３０によって演算ユニッ）３４０゜３４１に
直接戻すことができ、更に演算ユニｙ ）３４０゜３４
１で得られた演算結果を選択手段１１０，２１６によっ
てベクトルレジスタに直接格納することができ、然もそ
れらを同じタイミングで行なうことができる。従って、
ベクトルレジスタに格納されたデータを用いる漸化式演
算の実行を高速に行なうことが可能となる。
次に、前述の（１）に示した漸化式演算が第１図の演算
装置で高速に行なわれる例について第２図のタイムチャ
ートを参照しながら説明する。なお、Ｖ Ｏ（ｉ） 、
Ｖ １ （ｉ） 、 Ｖ ２ （ｉ）はそれぞれベク
トルレジスタ１２０．１２１．１２２とベクトルレジス
タ２２０□２２１．２２２に第３図に示すように順次格
納されており、ベクトルレジスタへの要素データの書込
みおよびベクトルレジスタがらの要素データの取り出し
にＩＴを要し、乗算および加算にそれぞれ５Ｔおよび６
Ｔ要するものとする。
装置で高速に行なわれる例について第２図のタイムチャ
ートを参照しながら説明する。なお、Ｖ Ｏ（ｉ） 、
Ｖ １ （ｉ） 、 Ｖ ２ （ｉ）はそれぞれベク
トルレジスタ１２０．１２１．１２２とベクトルレジス
タ２２０□２２１．２２２に第３図に示すように順次格
納されており、ベクトルレジスタへの要素データの書込
みおよびベクトルレジスタがらの要素データの取り出し
にＩＴを要し、乗算および加算にそれぞれ５Ｔおよび６
Ｔ要するものとする。
（１）式の漸化式演算の命令が与えられると、演算制御
装置４００は、先ずベクトルレジスタ１２０からＶＯ（
０）、ベクトルレジスタ２２１からＶ １ （１）をそ
れぞれ同時に取り出してスカラー演算部３００の選択手
段３３０を介して乗算を行なう演算ユニット３４０に同
時に入力する。これにはＩＴの時間を要する。次に、演
算制御装置４００は、演算器３４０に選択手段３３０の
出力データに対しＶＯ（０）ｘＶｌ（１）なる演算を５
Ｔかけて実行させる。そして次に、その演算結果Ａ（１
）が選択手段３３０に入力されるタイミングと同じタイ
ミング（即ちＶ ｌ （１）の取り出゛しの後５Ｔ後）
でベクトルレジスタレジスタ２２２から取り出したＶ
２ （１）を選択手段３３０に入力させ、加算器として
働く演算ユニット３４１で、選択手段３３０の出力デー
タに対しＡ （１） ＋ Ｖ ２（１）なる演算を６Ｔ
かけて行なわせる。
装置４００は、先ずベクトルレジスタ１２０からＶＯ（
０）、ベクトルレジスタ２２１からＶ １ （１）をそ
れぞれ同時に取り出してスカラー演算部３００の選択手
段３３０を介して乗算を行なう演算ユニット３４０に同
時に入力する。これにはＩＴの時間を要する。次に、演
算制御装置４００は、演算器３４０に選択手段３３０の
出力データに対しＶＯ（０）ｘＶｌ（１）なる演算を５
Ｔかけて実行させる。そして次に、その演算結果Ａ（１
）が選択手段３３０に入力されるタイミングと同じタイ
ミング（即ちＶ ｌ （１）の取り出゛しの後５Ｔ後）
でベクトルレジスタレジスタ２２２から取り出したＶ
２ （１）を選択手段３３０に入力させ、加算器として
働く演算ユニット３４１で、選択手段３３０の出力デー
タに対しＡ （１） ＋ Ｖ ２（１）なる演算を６Ｔ
かけて行なわせる。
演算制御装置４００は、演算ユニフ）３４１からの演算
結果Ｖ Ｏ（１）が選択手段３３０に入力される直前の
ＩＴでベクトルレジスタ１２１から取り出したＶ １
（２）を選択手段３３０に入力し、その後のＩＴで演算
結果ｖ Ｏ（１）とｖ １ （２）を同時に演算ユニッ
ト３４０に加えると共に、演算結果ｖ ｏ （１）を選
択手段２１０を通してベクトルレジスタ２２０にＩＴか
けて格納させる。
結果Ｖ Ｏ（１）が選択手段３３０に入力される直前の
ＩＴでベクトルレジスタ１２１から取り出したＶ １
（２）を選択手段３３０に入力し、その後のＩＴで演算
結果ｖ Ｏ（１）とｖ １ （２）を同時に演算ユニッ
ト３４０に加えると共に、演算結果ｖ ｏ （１）を選
択手段２１０を通してベクトルレジスタ２２０にＩＴか
けて格納させる。
演算ユニット３４０では、選択手段３３０の出力データ
ニ対しＶ Ｏ（１） ｘ Ｖ １ （２）なる演算が一
５Ｔで行なわれるが、その演算結果Ａ（２）が選択手段
３３０に入力される直前のＩＴで演算制御装置４００は
、ベクトルレジスタ１２２から取り出したＶ ２ （２
）を演算結果Ａ（２）と同じタイミングで選択手段３３
０に入力させる。
ニ対しＶ Ｏ（１） ｘ Ｖ １ （２）なる演算が一
５Ｔで行なわれるが、その演算結果Ａ（２）が選択手段
３３０に入力される直前のＩＴで演算制御装置４００は
、ベクトルレジスタ１２２から取り出したＶ ２ （２
）を演算結果Ａ（２）と同じタイミングで選択手段３３
０に入力させる。
次に、演算制御装置４００は演算器３４１で選択手段３
３０の出力データに対しＡ（２１＋ Ｖ ２ （２）を
６Ｔかけて実行させ、その演算結果Ｖ Ｏ（２）が選択
手段３３０に入力されるタイミングと同じタイミングで
ベクトルレジスタ２２０から取り出したＶ １ （３）
を選択手段３３０に入力しておき、また演算結果ＶＯ（
２）を選択手段１１０を通してベクトルレジスタ１２０
にＩＴで格納させる。以下同様の繰り返しを所定の繰り
返し数だけ行なうことにより前記（１）の漸化式演算の
最終結果を得る。
３０の出力データに対しＡ（２１＋ Ｖ ２ （２）を
６Ｔかけて実行させ、その演算結果Ｖ Ｏ（２）が選択
手段３３０に入力されるタイミングと同じタイミングで
ベクトルレジスタ２２０から取り出したＶ １ （３）
を選択手段３３０に入力しておき、また演算結果ＶＯ（
２）を選択手段１１０を通してベクトルレジスタ１２０
にＩＴで格納させる。以下同様の繰り返しを所定の繰り
返し数だけ行なうことにより前記（１）の漸化式演算の
最終結果を得る。
このように、ベクトルレジスタからの要素データの取り
出し及びベクトルレジスタへの要素データの格納が乗算
および加算とオーバーラツプして実行できるので、それ
によってオーバーヘッドを極めて少なくすることが可能
であり高速に漸化式演算を行なうことができる。
出し及びベクトルレジスタへの要素データの格納が乗算
および加算とオーバーラツプして実行できるので、それ
によってオーバーヘッドを極めて少なくすることが可能
であり高速に漸化式演算を行なうことができる。
第４図は演算制御装置４００の実施例の要部ブロック図
であり、命令制御部４０１ と、ベクトル演算制御部４
０２と、スカラー演算制御部４０３とを含む。
であり、命令制御部４０１ と、ベクトル演算制御部４
０２と、スカラー演算制御部４０３とを含む。
同図において、命令制御部４０１は、与えられた演算命
令を解読し、それが第１図のベクトル演算部１００のみ
を用いるベクトル演算命令或いはスカラー演算部３００
を用いるベクトル演算命令のときは必要な情報と共に制
御を解読部４１１に与え、スカラー演算部３００のみを
用いるスカラー演算命令のときは必要な情報と共に制御
をスカラー演算制御部４０３に渡す。スカラー演算制御
部４０３の制御は従来と同様であり、第１図の選択器３
１０，３３０の選択制御信号、スカラーレジスタ３２０
，３２１の書き込み、読出し制御信号、演算ユニット３
４０．３４１の演算の開始、終了信号をそれぞれセレク
タ４０４を介してスカラー演算部３００に送出する。
令を解読し、それが第１図のベクトル演算部１００のみ
を用いるベクトル演算命令或いはスカラー演算部３００
を用いるベクトル演算命令のときは必要な情報と共に制
御を解読部４１１に与え、スカラー演算部３００のみを
用いるスカラー演算命令のときは必要な情報と共に制御
をスカラー演算制御部４０３に渡す。スカラー演算制御
部４０３の制御は従来と同様であり、第１図の選択器３
１０，３３０の選択制御信号、スカラーレジスタ３２０
，３２１の書き込み、読出し制御信号、演算ユニット３
４０．３４１の演算の開始、終了信号をそれぞれセレク
タ４０４を介してスカラー演算部３００に送出する。
解読部４１１は、受信した情報がベクトル演算部１００
のみを用いるベクトル演算命令であるときは、ベクトル
長をベクトル長レジスタ４１１にセットした後、演算器
制御部４０６とタイミング制御部４０７を起動し、セレ
クタ４１０をタイミング制御部４０７側に切り換える。
のみを用いるベクトル演算命令であるときは、ベクトル
長をベクトル長レジスタ４１１にセットした後、演算器
制御部４０６とタイミング制御部４０７を起動し、セレ
クタ４１０をタイミング制御部４０７側に切り換える。
これにより、演算制御部４０６はベクトル演算部１００
の各演算器の開始、終了制御を開始し、タイミング制御
部４０７はベクトル演算部１００内の選択手段、ベクト
ルレジスタ等の制御を開始し、ベクトル演算部１００の
みを用いる従来と同様な制御が実行される。
の各演算器の開始、終了制御を開始し、タイミング制御
部４０７はベクトル演算部１００内の選択手段、ベクト
ルレジスタ等の制御を開始し、ベクトル演算部１００の
みを用いる従来と同様な制御が実行される。
一方、解読部４１１は、受信した情報が前述したスカラ
ー演算部３００の演算ユニットを使用したベクトル演算
命令であるときは、ベクトル長をベクトル長レジスタ４
０５にセントした後、演算器制御部４０９とタイミング
制御部４０８を起動し、セレクタ４１０をタイミング制
御部４０８側に切り換える。
ー演算部３００の演算ユニットを使用したベクトル演算
命令であるときは、ベクトル長をベクトル長レジスタ４
０５にセントした後、演算器制御部４０９とタイミング
制御部４０８を起動し、セレクタ４１０をタイミング制
御部４０８側に切り換える。
これにより、演算制御部４０９からスカラー演算制御部
４０３に対しベクトル演算が使用している演算ユニット
を使用しないよう通知が発せられると共に、セレクタ４
０４がベクトル演算制御部４０２側に切換えられ、演算
制御部４０９からセレクタ４０４を介してスカラー演算
部３００の演算ユニット３４０，３４１の演算の開始、
終了制御信号等が送出され、また、タイミング制御部４
０８からセレクタ４１０を介してベクトル演算部１００
にベクトルレジスタの書込み、読出し制御信号１選択手
段の選択信号等が送出されると共にセレクタ４０４を介
してスカラー演算部３００の選択手段の選択信号が送出
される。
４０３に対しベクトル演算が使用している演算ユニット
を使用しないよう通知が発せられると共に、セレクタ４
０４がベクトル演算制御部４０２側に切換えられ、演算
制御部４０９からセレクタ４０４を介してスカラー演算
部３００の演算ユニット３４０，３４１の演算の開始、
終了制御信号等が送出され、また、タイミング制御部４
０８からセレクタ４１０を介してベクトル演算部１００
にベクトルレジスタの書込み、読出し制御信号１選択手
段の選択信号等が送出されると共にセレクタ４０４を介
してスカラー演算部３００の選択手段の選択信号が送出
される。
以上説明したように、本発明では、スカラ一部の演算ユ
ニットの入力データとしてスカラーレジスタの出力以外
に、ベクトルレジスタの出力およびスカラー演算部の演
算ユニットの出力を使用でき、また、スカラー演算部の
演算ユニットの出力をベクトル演算部に設けた選択手段
によってベクトルレジスタに直接格納することができる
ので、従来の演算装置で必要となっていた漸化式演算に
おけるベクトルレジスタへのアクセスによるオーバーヘ
ッドを除去した高速の漸化式演算も実行可能となる効果
がある。
ニットの入力データとしてスカラーレジスタの出力以外
に、ベクトルレジスタの出力およびスカラー演算部の演
算ユニットの出力を使用でき、また、スカラー演算部の
演算ユニットの出力をベクトル演算部に設けた選択手段
によってベクトルレジスタに直接格納することができる
ので、従来の演算装置で必要となっていた漸化式演算に
おけるベクトルレジスタへのアクセスによるオーバーヘ
ッドを除去した高速の漸化式演算も実行可能となる効果
がある。
第１図は本発明の実施例のブロック図、第２図および第
３図は第１図に示した演算装置の動作説明図、 第４図は演算制御装置４００の実施例のブロック図にお
いて、１００はベクトル演算部、１１０，２１０゜３１
０．３３０は選択手段、１２０〜１２５．２２０〜２２
３はへクトルレジスタ、１４０〜１４２，２４０，２４
１，３４０，３４１は演算ユニット、３２０，３２１
はスカラーレジスタ、４００は演算制御装置である。 ′、−一ン ■０リード に９（０） ｖｌ、、−、； 、Ｑ（１） Ｖｌ（２）
Ｖｌ（３）Ｍｕｒ ｔ １ｖＯ（０）ｘＶｌ（１
）−八（１） ＶＯ（ｉ）ｘＶｌ（２）’（２）ＶＯ（
２）ｘＶｌ（３）Ｖ２１Ｊ−ド ｖ２（１）
Ｖ２（２） ｖ２（３）Ｎ− Ａｄｄ Δ（１）＋Ｖ２（１）−ＶＯ（１）
Ａ（２）＋Ｖ２（２）＝ＶＯ（２）一一− ＶＯＭ） ＶＯ
（１） ＶＯ（２）第１図の動
作説明図 第２図 第１図の動作説明図 第３図 ３００へ 演算制御装置４００の実施例のブロック図第４図 従来例の説明図 第５図 、。、、−、、ｖ！？（０） Ｖ（Ｘｉ）
ＶＣＫ２）ｖｉ ＋７ 、、 Ｖｌ
（１） Ｖｌ（２）
Ｖｌ（３）Ｈ１＋ Ｍｕｌｔｉ ＶＯ（０）ＸＶＩ（１） Ｖ
Ｏ（１）ＸＶｉ（２）Ｖ３フイ、 Ｖ３（１）
Ｖ３（２）Ｖ２．、−、−
Ｖ２（１）
Ｖ２（２）Ｖ３１ノード Ｖ３（１）
Ｖ３（２）Ａｄｄｖ３（１
）＋Ｖ２（１） Ｖ３（２）＋Ｖ２（２）ｖ
ｏウィト ＶＯ（
１） ＶＯ（２）従来
例の動作説明図 手続補正書輸発）
３図は第１図に示した演算装置の動作説明図、 第４図は演算制御装置４００の実施例のブロック図にお
いて、１００はベクトル演算部、１１０，２１０゜３１
０．３３０は選択手段、１２０〜１２５．２２０〜２２
３はへクトルレジスタ、１４０〜１４２，２４０，２４
１，３４０，３４１は演算ユニット、３２０，３２１
はスカラーレジスタ、４００は演算制御装置である。 ′、−一ン ■０リード に９（０） ｖｌ、、−、； 、Ｑ（１） Ｖｌ（２）
Ｖｌ（３）Ｍｕｒ ｔ １ｖＯ（０）ｘＶｌ（１
）−八（１） ＶＯ（ｉ）ｘＶｌ（２）’（２）ＶＯ（
２）ｘＶｌ（３）Ｖ２１Ｊ−ド ｖ２（１）
Ｖ２（２） ｖ２（３）Ｎ− Ａｄｄ Δ（１）＋Ｖ２（１）−ＶＯ（１）
Ａ（２）＋Ｖ２（２）＝ＶＯ（２）一一− ＶＯＭ） ＶＯ
（１） ＶＯ（２）第１図の動
作説明図 第２図 第１図の動作説明図 第３図 ３００へ 演算制御装置４００の実施例のブロック図第４図 従来例の説明図 第５図 、。、、−、、ｖ！？（０） Ｖ（Ｘｉ）
ＶＣＫ２）ｖｉ ＋７ 、、 Ｖｌ
（１） Ｖｌ（２）
Ｖｌ（３）Ｈ１＋ Ｍｕｌｔｉ ＶＯ（０）ＸＶＩ（１） Ｖ
Ｏ（１）ＸＶｉ（２）Ｖ３フイ、 Ｖ３（１）
Ｖ３（２）Ｖ２．、−、−
Ｖ２（１）
Ｖ２（２）Ｖ３１ノード Ｖ３（１）
Ｖ３（２）Ａｄｄｖ３（１
）＋Ｖ２（１） Ｖ３（２）＋Ｖ２（２）ｖ
ｏウィト ＶＯ（
１） ＶＯ（２）従来
例の動作説明図 手続補正書輸発）
Claims (1)
- 【特許請求の範囲】 複数個の要素データを格納する複数のベクトルレジスタ
と該ベクトルレジスタから出力される要素データに対し
演算を行なう複数の演算ユニットとを含むベクトルパイ
プを備えるベクトル演算部および、スカラーオペランド
用のスカラーレジスタと複数の演算ユニットと該演算ユ
ニットの出力から前記スカラーオペランド用スカラーレ
ジスタの入力を選択する選択手段とを備えるスカラー演
算部、並びに前記ベクトル演算部と前記スカラー演算部
を制御する制御部を有する演算装置において、 前記ベクトル演算部に、ベクトル演算部内の演算ユニッ
トの出力または前記スカラー演算部内の演算ユニットの
出力のうちから前記ベクトルレジスタへ入力するデータ
を選択する選択手段を設け、且つ、 前記スカラー演算部に、前記ベクトルレジスタの出力、
前記スカラーレジスタの出力または前記スカラー演算部
内の演算ユニットの出力のうちから前記スカラー演算部
内の演算ユニットへ入力するデータを選択する選択手段
を設けたことを特徴とする演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14096085A JPS622364A (ja) | 1985-06-27 | 1985-06-27 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14096085A JPS622364A (ja) | 1985-06-27 | 1985-06-27 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622364A true JPS622364A (ja) | 1987-01-08 |
Family
ID=15280816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14096085A Pending JPS622364A (ja) | 1985-06-27 | 1985-06-27 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622364A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319118A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 磁気ヘッド装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181165A (ja) * | 1982-04-16 | 1983-10-22 | Hitachi Ltd | ベクトル演算プロセツサ |
| JPS59114677A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | ベクトル処理装置 |
-
1985
- 1985-06-27 JP JP14096085A patent/JPS622364A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181165A (ja) * | 1982-04-16 | 1983-10-22 | Hitachi Ltd | ベクトル演算プロセツサ |
| JPS59114677A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | ベクトル処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319118A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 磁気ヘッド装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0185215A2 (en) | Forth-like language microprocessor | |
| US4037213A (en) | Data processor using a four section instruction format for control of multi-operation functions by a single instruction | |
| US4491932A (en) | Associative processor particularly useful for tomographic image reconstruction | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JP3237858B2 (ja) | 演算装置 | |
| US5363322A (en) | Data processor with an integer multiplication function on a fractional multiplier | |
| US4598358A (en) | Pipelined digital signal processor using a common data and control bus | |
| US3001708A (en) | Central control circuit for computers | |
| US4812970A (en) | Microprogram control system | |
| US4849926A (en) | Data processing circuit for calculating either a total sum or a total product of a series of data at a high speed | |
| JPS622364A (ja) | 演算装置 | |
| JPH0363092B2 (ja) | ||
| JPH06223166A (ja) | 画像処理用汎用プロセッサ | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPS6260755B2 (ja) | ||
| US4611273A (en) | Synchronized microsequencer for a microprocessor | |
| JP2885197B2 (ja) | 演算処理装置及び演算処理方法 | |
| JPS6162174A (ja) | 情報婦理装置 | |
| CA1106978A (en) | Simple flexible indexing method for ros storage microcomputers | |
| JP3441847B2 (ja) | データメモリを有するプロセッサ | |
| JPH05165875A (ja) | ベクトル演算処理装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JP3088956B2 (ja) | 演算装置 | |
| JPH027139A (ja) | ストアデータレジスタ選択方式 |