JPS62235847A - デ−タ分岐装置 - Google Patents
デ−タ分岐装置Info
- Publication number
- JPS62235847A JPS62235847A JP61078363A JP7836386A JPS62235847A JP S62235847 A JPS62235847 A JP S62235847A JP 61078363 A JP61078363 A JP 61078363A JP 7836386 A JP7836386 A JP 7836386A JP S62235847 A JPS62235847 A JP S62235847A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- data
- circuit
- chn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 239000000872 buffer Substances 0.000 claims abstract description 11
- 230000003139 buffering effect Effects 0.000 abstract description 2
- SDIXRDNYIMOKSG-UHFFFAOYSA-L disodium methyl arsenate Chemical compound [Na+].[Na+].C[As]([O-])([O-])=O SDIXRDNYIMOKSG-UHFFFAOYSA-L 0.000 abstract 1
- 230000001419 dependent effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信におけるポーリングシステムに使
用されるCCITT V24の直流信号を分岐・結合
するデータ分岐装置に関するものである。
用されるCCITT V24の直流信号を分岐・結合
するデータ分岐装置に関するものである。
C従来の技術〕
従来、この種のデータ分岐装置は、第3図に示すデータ
通信システムに使用されていた。第3図において、1は
ホストコンピュータ、2.3はモデム、4はデータ分岐
装置、5,6は端末である。
通信システムに使用されていた。第3図において、1は
ホストコンピュータ、2.3はモデム、4はデータ分岐
装置、5,6は端末である。
ホストコンピュータlからの信号は、モデム2.3を経
由してデータ分岐装置4へ入力され、端末5.6へ分配
される。また、端末5又は端末6よりの信号は、データ
分岐装置4により結合され、モデム2.3を経由してホ
ストコンピュータlへ伝送される。
由してデータ分岐装置4へ入力され、端末5.6へ分配
される。また、端末5又は端末6よりの信号は、データ
分岐装置4により結合され、モデム2.3を経由してホ
ストコンピュータlへ伝送される。
従来のデータ分岐装置は、第3図のシステムに対応して
第2図に示すような構成となっていた。
第2図に示すような構成となっていた。
第2図において、11〜13.C1〜Cnはアンドゲー
ト、A1〜An、Bl〜Bnはオアゲートであり、オア
ゲートAl−An、Bl〜Bnは選択出力回路であり、
アンドゲートC1〜Cnは分配回路、アンドゲート13
は送信要求出力回路である。第2図のデータ分岐装置は
、端末(CHI〜CHn)よりの信号を結合し、モデム
およびホストコンピュータへ結合した信号を伝送する機
能を有するものである。
ト、A1〜An、Bl〜Bnはオアゲートであり、オア
ゲートAl−An、Bl〜Bnは選択出力回路であり、
アンドゲートC1〜Cnは分配回路、アンドゲート13
は送信要求出力回路である。第2図のデータ分岐装置は
、端末(CHI〜CHn)よりの信号を結合し、モデム
およびホストコンピュータへ結合した信号を伝送する機
能を有するものである。
第2図において、端末CHI〜CHnは、ポーリングシ
ステムの為、どれか1つの端末のみしかホストコンピュ
ータと通信することができない。
ステムの為、どれか1つの端末のみしかホストコンピュ
ータと通信することができない。
つまり送信要求(以下rR3Jという)信号は、端末C
HI〜CHnの内の1つの端末のみがオン信号(論理レ
ベル「0」)であり、他の端末のR8信号はすべてオフ
信号(論理レベル「1」)である。また、送信データ(
以下rSD信号」という)および第1送信タイミング(
以下rsTIJという)信号に関しては、端末から何ら
かの信号がオアゲートAl〜AnおよびB1〜Bnに入
力されている。
HI〜CHnの内の1つの端末のみがオン信号(論理レ
ベル「0」)であり、他の端末のR8信号はすべてオフ
信号(論理レベル「1」)である。また、送信データ(
以下rSD信号」という)および第1送信タイミング(
以下rsTIJという)信号に関しては、端末から何ら
かの信号がオアゲートAl〜AnおよびB1〜Bnに入
力されている。
以上より、R3信号がオン信号の端末のみSD傷信号よ
びSTl信号が選択され、各種信号(ST1信号、SD
傷信号RS信号)がメインチャネル(以下単に「メイン
」という)側つまりモデム3へ入力される。また、第2
送信タイミング(以下rST2Jという)信号は、同一
信号がアンドゲートC1〜Cnを経由して各端末CHI
〜CHnへ分配される。
びSTl信号が選択され、各種信号(ST1信号、SD
傷信号RS信号)がメインチャネル(以下単に「メイン
」という)側つまりモデム3へ入力される。また、第2
送信タイミング(以下rST2Jという)信号は、同一
信号がアンドゲートC1〜Cnを経由して各端末CHI
〜CHnへ分配される。
第3図のシステムの場合、一般に同期システムは従属同
期網の構成をとる。つまり、モデム2がマスク側となり
モデム3がスレーブ側となる。このため、データ分岐装
置4および端末5.6においてはST2信号が選択され
る。
期網の構成をとる。つまり、モデム2がマスク側となり
モデム3がスレーブ側となる。このため、データ分岐装
置4および端末5.6においてはST2信号が選択され
る。
しかし、データ通信システムの拡張性のため、第4図に
示すシステム構成がつくられる場合がある。第4図にお
いて、7はデータ分岐装置、8は゛デジタルデータ網、
9.10はモデムであり、第4図において第3図と同一
部分又は相当部分には同一符号が付しである。第4図の
デジタルデータ網8は、すべて網内は従属同期網の構成
をしている。このため、第3図のシステムとは異なり、
モデム2はスレーブ側、モデム3はマスク側、またモデ
ム9はマスク側、モデム10はスレーブ側となる。つま
りデジタルデータ網8がマスクになる。
示すシステム構成がつくられる場合がある。第4図にお
いて、7はデータ分岐装置、8は゛デジタルデータ網、
9.10はモデムであり、第4図において第3図と同一
部分又は相当部分には同一符号が付しである。第4図の
デジタルデータ網8は、すべて網内は従属同期網の構成
をしている。このため、第3図のシステムとは異なり、
モデム2はスレーブ側、モデム3はマスク側、またモデ
ム9はマスク側、モデム10はスレーブ側となる。つま
りデジタルデータ網8がマスクになる。
これにより、第3図のシステムのデータ分岐装置4はS
T2モ′−ドであったが、データ分岐装置7はSTIモ
ードとなる。
T2モ′−ドであったが、データ分岐装置7はSTIモ
ードとなる。
しかし、第3図の従来のデータ分岐装置4では、メイン
側すなわちモデム3側のSTl信号は、ある時は端末C
HIのSTl信号、ある時は端末CHnのSTl信号と
なり、端末CHIのSTl信号と端末CHnのSTl信
号は異なる信号であるため、切替時にSTl信号に不連
続が発生してしまい、データ誤りが発生したり、端末側
のR3信号がすべてオフの場合はメイン側のSTl信号
が存在しなくなり、モデム3およびモデム2のデータ同
期網が確立できないという欠点があった。
側すなわちモデム3側のSTl信号は、ある時は端末C
HIのSTl信号、ある時は端末CHnのSTl信号と
なり、端末CHIのSTl信号と端末CHnのSTl信
号は異なる信号であるため、切替時にSTl信号に不連
続が発生してしまい、データ誤りが発生したり、端末側
のR3信号がすべてオフの場合はメイン側のSTl信号
が存在しなくなり、モデム3およびモデム2のデータ同
期網が確立できないという欠点があった。
c問題点を解決するための手段〕
このような欠点を除去するために本発明は、複数の第1
送信タイミング信号および複数の送信データ信号を送信
要求信号により選択出力する選択出力回路と第2送信タ
イミング信号を分配する分配回路と送信要求信号を出力
する送信要求出力回路とを備えたデータ分岐装置におい
て、特定チャネルの第1送信タイミング信号のみを出力
する選択回路と、送信データ信号を特定チャネルの第1
送信タイミング信号にてバッファするバッファメモリ回
路とを備えるようにしたものである。
送信タイミング信号および複数の送信データ信号を送信
要求信号により選択出力する選択出力回路と第2送信タ
イミング信号を分配する分配回路と送信要求信号を出力
する送信要求出力回路とを備えたデータ分岐装置におい
て、特定チャネルの第1送信タイミング信号のみを出力
する選択回路と、送信データ信号を特定チャネルの第1
送信タイミング信号にてバッファするバッファメモリ回
路とを備えるようにしたものである。
本発明においては、データ分岐装置側を従属同期網のマ
スク側にすることができる。
スク側にすることができる。
本発明に係わるデータ分岐装置の一実施例を第1図に示
す。
す。
従来の装置は、STl信号およびSD傷信号R8信号に
より選択するアンドゲート141選択出力回路を構成す
るオアゲートAl−Anおよびアンドゲート172選択
出力回路を構成するオアゲートB1.B2〜Bnと、R
3信号を結合する送信要求出力回路としてのアンドゲー
ト18と、S ゛T2信号を分配する分配回路として
のアントゲ−)C1〜Cnとから構成され、データ分岐
・結合を行なうものである。
より選択するアンドゲート141選択出力回路を構成す
るオアゲートAl−Anおよびアンドゲート172選択
出力回路を構成するオアゲートB1.B2〜Bnと、R
3信号を結合する送信要求出力回路としてのアンドゲー
ト18と、S ゛T2信号を分配する分配回路として
のアントゲ−)C1〜Cnとから構成され、データ分岐
・結合を行なうものである。
本装置の場合は、従来の装置に加えて、選択回路15と
バッファメモリ回路16を有する。選択回路15は、特
定のチャネルとしての端末CHIのST1信号をそのま
まメインのSTI信号として出力可能とするものである
。この選択回路における選択は、データ分岐装置7が第
3図、第4図のシステムのいずれに使用されるかによっ
て決定される。
バッファメモリ回路16を有する。選択回路15は、特
定のチャネルとしての端末CHIのST1信号をそのま
まメインのSTI信号として出力可能とするものである
。この選択回路における選択は、データ分岐装置7が第
3図、第4図のシステムのいずれに使用されるかによっ
て決定される。
第3図のシステムにデータ分岐装置7を使用した場合は
アンドゲート14の出力が選択され、この出力がメイン
のST1信号となるが、第4図のシステムにデータ分岐
装置7を使用した場合は端末CHIのSTI信号が選択
され、メインのST1信号となる。
アンドゲート14の出力が選択され、この出力がメイン
のST1信号となるが、第4図のシステムにデータ分岐
装置7を使用した場合は端末CHIのSTI信号が選択
され、メインのST1信号となる。
なお、第4図のシステムに蓄いては、端末CH1のST
I信号と端末CHnのSTI信号とは、周波数は同一で
あるが位相は異なる信号となっている。また、STI信
号は常時送出されているので、メインのSTI信号は端
末CH1のSTI信号がそのまま出力され、モデム3の
STI信号となり、このことによりモデム2とモデ台3
の同期網が確立していることになる。また、SD倍信号
STI信号の位相関係を定めるSD倍信号サンプリング
については、CCITT V28に定義しているよう
に、STI信号のオンからオフへの変換点でSD倍信号
サンプリングするようにしている。
I信号と端末CHnのSTI信号とは、周波数は同一で
あるが位相は異なる信号となっている。また、STI信
号は常時送出されているので、メインのSTI信号は端
末CH1のSTI信号がそのまま出力され、モデム3の
STI信号となり、このことによりモデム2とモデ台3
の同期網が確立していることになる。また、SD倍信号
STI信号の位相関係を定めるSD倍信号サンプリング
については、CCITT V28に定義しているよう
に、STI信号のオンからオフへの変換点でSD倍信号
サンプリングするようにしている。
上述したように、端末CHIのSTI信号と端末CHn
のSTI信号は、周波数は同一であるが位相が異なる。
のSTI信号は、周波数は同一であるが位相が異なる。
また、メイン側のSTI信号として端末CHIのSTI
信号を選択すると、端末CHnのSD倍信号位相がずれ
ているため、モデム3において誤りが発生してしまう場
合がある。このため、バッファメモリ回路16において
、端末CHnのSD倍信号、まず端末CHnのSTI信
号によりメモリに蓄積され、次に端末CHIのST1信
号によりメモリをリードし、かつ、出力することにより
、端末CHnのSD倍信号端末CH1のSTI信号は正
しい位相関係となり、データ誤りの発生なくモデム3龜
おいてデータ伝送されることとなる。
信号を選択すると、端末CHnのSD倍信号位相がずれ
ているため、モデム3において誤りが発生してしまう場
合がある。このため、バッファメモリ回路16において
、端末CHnのSD倍信号、まず端末CHnのSTI信
号によりメモリに蓄積され、次に端末CHIのST1信
号によりメモリをリードし、かつ、出力することにより
、端末CHnのSD倍信号端末CH1のSTI信号は正
しい位相関係となり、データ誤りの発生なくモデム3龜
おいてデータ伝送されることとなる。
以上説明したように本発明は、特定のチャネルの第1送
信タイミング信号をそのまま出力する選択回路と、送信
データ信号をバッファするバッファメモリ回路とを設け
ることにより、データ分岐装置側を従属同期網のマスク
側とすることができるデータ分岐装置を得ることができ
る効果がある。
信タイミング信号をそのまま出力する選択回路と、送信
データ信号をバッファするバッファメモリ回路とを設け
ることにより、データ分岐装置側を従属同期網のマスク
側とすることができるデータ分岐装置を得ることができ
る効果がある。
第1図は本発明に係わるデータ分岐装置の一実施例を示
す回路図、第2図は従来のデータ分岐装置を示す回路図
、第3図、第4図はデータ通信システムを示す系統図で
ある。 1・・・・ホストコンピュータ、2.3.9゜lO・・
・・モデム、4.7・・・・データ分岐装置、5.6・
・・・端末、8・・・・デジタルデータ網、14.1?
、18.C1〜Cn・・・・アンドゲート、15・・・
・選択回路、16・・・・バッファメモリ回路、Al〜
An、Bl。 B2〜Bn・・・・オアゲート。
す回路図、第2図は従来のデータ分岐装置を示す回路図
、第3図、第4図はデータ通信システムを示す系統図で
ある。 1・・・・ホストコンピュータ、2.3.9゜lO・・
・・モデム、4.7・・・・データ分岐装置、5.6・
・・・端末、8・・・・デジタルデータ網、14.1?
、18.C1〜Cn・・・・アンドゲート、15・・・
・選択回路、16・・・・バッファメモリ回路、Al〜
An、Bl。 B2〜Bn・・・・オアゲート。
Claims (1)
- 複数の第1送信タイミング信号および複数の送信データ
信号を送信要求信号により選択出力する選択出力回路と
第2送信タイミング信号を分配する分配回路と送信要求
信号を出力する送信要求出力回路とを備えたデータ分岐
装置において、特定チャネルの第1送信タイミング信号
のみを出力する選択回路と、送信データ信号を特定チャ
ネルの第1送信タイミング信号にてバッファするバッフ
ァメモリ回路とを備えたことを特徴とするデータ分岐装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61078363A JPS62235847A (ja) | 1986-04-07 | 1986-04-07 | デ−タ分岐装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61078363A JPS62235847A (ja) | 1986-04-07 | 1986-04-07 | デ−タ分岐装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62235847A true JPS62235847A (ja) | 1987-10-16 |
Family
ID=13659916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61078363A Pending JPS62235847A (ja) | 1986-04-07 | 1986-04-07 | デ−タ分岐装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62235847A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158848A (ja) * | 1987-10-21 | 1989-06-21 | Advanced Micro Devicds Inc | データの伝送を同期化する方法およびシンクロナイザ |
-
1986
- 1986-04-07 JP JP61078363A patent/JPS62235847A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158848A (ja) * | 1987-10-21 | 1989-06-21 | Advanced Micro Devicds Inc | データの伝送を同期化する方法およびシンクロナイザ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7280550B1 (en) | Bandwidth optimization of ring topology through propagation delay compensation | |
US7958281B2 (en) | Method and apparatus for transmitting data in a flexray node | |
JPS62235847A (ja) | デ−タ分岐装置 | |
US4916717A (en) | Clock resynchronization mechanism | |
US5652758A (en) | Data resynchronization | |
US4048441A (en) | Error control for digital multipoint circuits | |
US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
US5414740A (en) | Synchronous communication system having multiplexed information transfer and transition phases | |
JPH07131504A (ja) | データ転送装置 | |
JP2786394B2 (ja) | 直流分岐装置 | |
JPS63120545A (ja) | デ−タ分岐装置 | |
JP3230308B2 (ja) | リング型lan | |
JPS59100651A (ja) | ル−プバスによるハンドシエイク伝送方式 | |
JPH05347630A (ja) | データ伝送システム | |
Zölzer et al. | FDDI-based digital audio interfaces | |
JP3001899B2 (ja) | 中継装置 | |
JPS6163127A (ja) | 時分割多重変換装置 | |
KR960027475A (ko) | 동기 및 루프스위칭회로 | |
GB2261800A (en) | Synchronisation on a communications bus | |
JPH10254828A (ja) | データ転送方式 | |
JPS62123541A (ja) | 受信デ−タバッファ制御方式 | |
JPS61107837A (ja) | 時分割多重通信装置 | |
JPH03133226A (ja) | フレーム位相同期回路 | |
JPH0263000B2 (ja) | ||
JPS6243299A (ja) | 回線設定方式 |