JPS62231338A - 優先順位決定方法および装置 - Google Patents
優先順位決定方法および装置Info
- Publication number
- JPS62231338A JPS62231338A JP61073499A JP7349986A JPS62231338A JP S62231338 A JPS62231338 A JP S62231338A JP 61073499 A JP61073499 A JP 61073499A JP 7349986 A JP7349986 A JP 7349986A JP S62231338 A JPS62231338 A JP S62231338A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- request signal
- request
- determining
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 71
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 13
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000012913 prioritisation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101000869488 Rhizobium radiobacter Aminoglycoside (3'') (9) adenylyltransferase Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
- G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は複数の要求信号のうちのどの要求信号から処理
を行うかを決定する優先順位決定方法および装置に関す
る。
を行うかを決定する優先順位決定方法および装置に関す
る。
（従来の技術）
従来の優先順位決定方式には大別して固定優先順位決定
方式と機会均等優先順位決定方式がある。
方式と機会均等優先順位決定方式がある。
第１２図に固定優先順位決定方式の優先順位決定回路を
示す。各要求信号ＲＥＱＯ〜ＲＥＱｎに対して優先順位
決定部ΔＯ〜Δｎが設けられている。各優先順位決定部
ＡＯ〜Ａｎには入力端ａ。
示す。各要求信号ＲＥＱＯ〜ＲＥＱｎに対して優先順位
決定部ΔＯ〜Δｎが設けられている。各優先順位決定部
ＡＯ〜Ａｎには入力端ａ。
ｂ、ｃ、出力端ｄ、ｅが設けられている。これら優先順
位決定部ＡＯ〜△ｎは入力端ａ、出力端ｄを介して直列
に接続され、入力端すには応答信号へ〇Ｋが入力し、入
力端Ｃにはそれぞれ要求信号ＲＥＱＯ−ＲＥＱｎが入力
している。出力端ｅからは各要求信号ＲＥＱＯ−ＲＥＱ
ｎが選択され１ｃか否かという要求選択信号ＲＳ Ｏ−
ＲＳ ｎが出力される。
位決定部ＡＯ〜△ｎは入力端ａ、出力端ｄを介して直列
に接続され、入力端すには応答信号へ〇Ｋが入力し、入
力端Ｃにはそれぞれ要求信号ＲＥＱＯ−ＲＥＱｎが入力
している。出力端ｅからは各要求信号ＲＥＱＯ−ＲＥＱ
ｎが選択され１ｃか否かという要求選択信号ＲＳ Ｏ−
ＲＳ ｎが出力される。
各優先順位決定部ＡＯ−Ａｎは第１２図（ｂ）に示すよ
うに要求入力保持部ａ１ど要求有無判定部ａ２とから構
成される。要求入力保持部ａ１は入力端Ｃからの要求信
号ＲＥＱＯ−ＲＥＱｎを入力端すからの応答信号へ〇Ｋ
に同期して入力保持し、要求有無判定部ａ２に出力する
。要求有無判定部ａ２は入ノｊ端ａから入力する」−位
の優先順位決定部の出力信号により上位の要求信号の有
無を判定し、上位の要求信号がな【ノれば、要求入力保
持部ａ１から選択信号を出力端ｄ、ｅに出力する。
うに要求入力保持部ａ１ど要求有無判定部ａ２とから構
成される。要求入力保持部ａ１は入力端Ｃからの要求信
号ＲＥＱＯ−ＲＥＱｎを入力端すからの応答信号へ〇Ｋ
に同期して入力保持し、要求有無判定部ａ２に出力する
。要求有無判定部ａ２は入ノｊ端ａから入力する」−位
の優先順位決定部の出力信号により上位の要求信号の有
無を判定し、上位の要求信号がな【ノれば、要求入力保
持部ａ１から選択信号を出力端ｄ、ｅに出力する。
要求入力保持部ａ１からの要求信号がなくとも、入力端
ａから上位の要求信号が選択されている場合には出力端
ｄから選択信号を出力する。
ａから上位の要求信号が選択されている場合には出力端
ｄから選択信号を出力する。
第１２図（ａ）では要求信号ＲＥＱＯが最高優先順位で
あり、以下要求信号ＲＥＱ１．ＲＥＱ２゜・・・の順で
優先順位が下がり、要求信号ＲＥＱｎが最低優先順位と
なる。したがって複数の要求信号ＲＥＱＯ−ＲＥＱｎが
同時に入力すると、優先順位の高い要求信号が選択され
、要求選択信号Ｒ８Ｏ〜Ｒ８ｎとして出力される。
あり、以下要求信号ＲＥＱ１．ＲＥＱ２゜・・・の順で
優先順位が下がり、要求信号ＲＥＱｎが最低優先順位と
なる。したがって複数の要求信号ＲＥＱＯ−ＲＥＱｎが
同時に入力すると、優先順位の高い要求信号が選択され
、要求選択信号Ｒ８Ｏ〜Ｒ８ｎとして出力される。
第１３図に機会均等優先順位決定方式の優先順位決定回
路を示す。各要求信号ＲＥＱＯ−ＲＥＱｎに対して優先
順位決定部ＢＯ−Ｂｎが設りられている。各優先順位決
定部８０〜３ｎには入力端ａ、ｂ、ｃ、出力端ｄ、ｅが
設りられている。これら優先順位決定部ＢＯ−Ｂｎは第
１３図（ａ）に示すように入力ＧＯ１出力ｆａ ｅを介
してリング状に接続されている。入力端ａには応答信号
ＡＣＫが入力し、入力端すにはそれぞれ要求信号ＲＥＱ
Ｏ〜ＲＥＱｎが入力する。出力ｒ４ ｄからは要求選択
信号Ｒ８０−Ｒ８ｎが出力される。
路を示す。各要求信号ＲＥＱＯ−ＲＥＱｎに対して優先
順位決定部ＢＯ−Ｂｎが設りられている。各優先順位決
定部８０〜３ｎには入力端ａ、ｂ、ｃ、出力端ｄ、ｅが
設りられている。これら優先順位決定部ＢＯ−Ｂｎは第
１３図（ａ）に示すように入力ＧＯ１出力ｆａ ｅを介
してリング状に接続されている。入力端ａには応答信号
ＡＣＫが入力し、入力端すにはそれぞれ要求信号ＲＥＱ
Ｏ〜ＲＥＱｎが入力する。出力ｒ４ ｄからは要求選択
信号Ｒ８０−Ｒ８ｎが出力される。
各優先順位決定部ＢＯ〜Ｂｎは第１３図（ｂ）。
（Ｃ）に示すように要求入力保持部ｂ４、優先度比較部
ｂ２、比較結果保持部ｂ３を有している。
ｂ２、比較結果保持部ｂ３を有している。
要求入力保持部ｂ１は入力端ａからの要求信号ＲＥＱＯ
〜ＲＥＱｎを、入力端Ｃからのイネーブル信号ＥＮＯ−
ＥＮｎに応じて入力保持し、優先度比較部ｂ２に出力す
る。優先度比較部ｂ２はこの要求入力保持部ｂ１からの
要求信号を応答信号ＡＣＫに同期して、比較結果保持部
ｂ３からの信号と比較し、比較結果保持部ｂ３に出力す
る。比較結果保持部ｂ３は比較結果を保持し、出力端ｄ
から要求選択信号Ｒ８０−Ｒ８ｎとして、出力端ｅから
イネーブル信号ＥＮＯ〜Ｉ三Ｎ ｎとして出力する。優
先順位決定部３ｎは更に初期設定部ｂ４を有している。
〜ＲＥＱｎを、入力端Ｃからのイネーブル信号ＥＮＯ−
ＥＮｎに応じて入力保持し、優先度比較部ｂ２に出力す
る。優先度比較部ｂ２はこの要求入力保持部ｂ１からの
要求信号を応答信号ＡＣＫに同期して、比較結果保持部
ｂ３からの信号と比較し、比較結果保持部ｂ３に出力す
る。比較結果保持部ｂ３は比較結果を保持し、出力端ｄ
から要求選択信号Ｒ８０−Ｒ８ｎとして、出力端ｅから
イネーブル信号ＥＮＯ〜Ｉ三Ｎ ｎとして出力する。優
先順位決定部３ｎは更に初期設定部ｂ４を有している。
この初期設定部ｂ４はクリア信号ＣＬＥＡＲにより、初
期的にこの優先順位決定部Ｂｎが最低優先度になるよう
に定める。
期的にこの優先順位決定部Ｂｎが最低優先度になるよう
に定める。
初期的に要求信号ＲＥＱｎが最低優先順位であり、以下
要求信号ＲＥＱ 、ＲＥＱ 、・・・のｎ−１
ｎ−２ 順で優先順位が上がり、要求信号ＲＥＱＯが最高優先順
位となる。したがって初期的に複数の要求信号ＲＥＱＯ
−ＲＥＱｎが入力すると優先順位の高い要求信号が選択
される。要求信号が選択されると、次はその選択された
要求信号が最低優先順位となり、以下接続順に優先順位
が定められる。
要求信号ＲＥＱ 、ＲＥＱ 、・・・のｎ−１
ｎ−２ 順で優先順位が上がり、要求信号ＲＥＱＯが最高優先順
位となる。したがって初期的に複数の要求信号ＲＥＱＯ
−ＲＥＱｎが入力すると優先順位の高い要求信号が選択
される。要求信号が選択されると、次はその選択された
要求信号が最低優先順位となり、以下接続順に優先順位
が定められる。
例えば要求信号ＲＥＱ２が選択されたとすると、次は要
求信号ＲＥＱ２が最低順位となり、以下要求信号ＲＥＱ
１．ＲＥＱＯ，ＲＥＱｎ、 ・・・の順で優先順位が上
がり要求信号ＲＥＱ３が最高優先順位になる。これを繰
り返すことにより各要求信号ＲＥＱＯ〜ＲＥＱｎは均等
に選択されることになる。
求信号ＲＥＱ２が最低順位となり、以下要求信号ＲＥＱ
１．ＲＥＱＯ，ＲＥＱｎ、 ・・・の順で優先順位が上
がり要求信号ＲＥＱ３が最高優先順位になる。これを繰
り返すことにより各要求信号ＲＥＱＯ〜ＲＥＱｎは均等
に選択されることになる。
（発明が解決しようとする問題点）
このように従来の優先順位決定回路は、固定優先順位決
定方式を採用するにしろ、機会均等優先順位決定方式を
採用するにしろ、常にある決定方式のルールに基づいて
優先順位が決定される。しかしながら多種多様の機器か
らの要求信号を受【づつける場合には、ある要求信号に
対しては最優先で処理させる必要がある一方、ある要求
信号に対しては優先順位を定めないで均等に処理させる
必要があることがある。しかし、従来の優先順位決定回
路は常にひとつの決定方式でしか優先順位を決定できな
いためこのような要求に応えることができなかった。
定方式を採用するにしろ、機会均等優先順位決定方式を
採用するにしろ、常にある決定方式のルールに基づいて
優先順位が決定される。しかしながら多種多様の機器か
らの要求信号を受【づつける場合には、ある要求信号に
対しては最優先で処理させる必要がある一方、ある要求
信号に対しては優先順位を定めないで均等に処理させる
必要があることがある。しかし、従来の優先順位決定回
路は常にひとつの決定方式でしか優先順位を決定できな
いためこのような要求に応えることができなかった。
本発明は上記事情を考慮してなされたもので複数種類の
優先順位決定方式に基づいて優先順位を決定することが
できる優先順位決定方法および装置を提供することを目
的とする。
優先順位決定方式に基づいて優先順位を決定することが
できる優先順位決定方法および装置を提供することを目
的とする。
（発明の構成〕
（問題点を解決するための手段）
本発明の目的は、少なくともひとつの要求信号群は複数
の要求信号を有する複数の要求信号群を受けつけ、各要
求信号群内の要求信号を第１種の優先順位決定方式によ
り比較し優先順位の高い優先要求信号を決定し、各要求
信号群の優先要求信号を第２種の優先順位決定方式によ
り比較し優先順位の最も高い最優先要求信号を決定する
ことを特徴とする優先順位決定方法によって達成される
。
の要求信号を有する複数の要求信号群を受けつけ、各要
求信号群内の要求信号を第１種の優先順位決定方式によ
り比較し優先順位の高い優先要求信号を決定し、各要求
信号群の優先要求信号を第２種の優先順位決定方式によ
り比較し優先順位の最も高い最優先要求信号を決定する
ことを特徴とする優先順位決定方法によって達成される
。
また本発明の目的は、少なくともひとつの要求信号群は
複数の要求信号を有する複数の要求信号群を受けつけ、
各要求信号群内の要求信号を第１種の優先順位決定方式
により比較し優先順位の高い優先要求信号を決定しする
複数の第１種優先順位決定手段と、これら第１種優先順
位決定手段により決定された各要求信号群の優先要求信
号を第２種の優先順位決定方式にＪ、り比較し優先順位
の最も高い最優先要求信号を決定する第２種優先順位決
定手段とを備えたことをことを特徴とりる優先順位決定
装置によって達成される。
複数の要求信号を有する複数の要求信号群を受けつけ、
各要求信号群内の要求信号を第１種の優先順位決定方式
により比較し優先順位の高い優先要求信号を決定しする
複数の第１種優先順位決定手段と、これら第１種優先順
位決定手段により決定された各要求信号群の優先要求信
号を第２種の優先順位決定方式にＪ、り比較し優先順位
の最も高い最優先要求信号を決定する第２種優先順位決
定手段とを備えたことをことを特徴とりる優先順位決定
装置によって達成される。
（作 用）
本発明は以上のように構成したので箕なる複数の優先順
位決定方式を複合した決定方式により優先順位が決定さ
れる。
位決定方式を複合した決定方式により優先順位が決定さ
れる。
（実施例）
本発明の第１の実施例による優先順位決定装置を第１図
を示す。この優先順位決定装置は、２つの優先順位決定
部１０Ａ、ＩＯＢを有し、これに優先順位決定部１０Ａ
、１０８間が別の優先順位決定部２０により連結されて
いる。優先順位決定部１０Ａ、１０Ｂは機会均等優先順
位決定方式により優先順位を決定し、優先順位決定部２
ｏは固定優先順位決定方式により優先順位を決定する。
を示す。この優先順位決定装置は、２つの優先順位決定
部１０Ａ、ＩＯＢを有し、これに優先順位決定部１０Ａ
、１０８間が別の優先順位決定部２０により連結されて
いる。優先順位決定部１０Ａ、１０Ｂは機会均等優先順
位決定方式により優先順位を決定し、優先順位決定部２
ｏは固定優先順位決定方式により優先順位を決定する。
機会均等優先順位決定部１０Ａ、ＩＯＢはそれぞれ要求
入力部１１Ａ、ＩＩＢ、優先度比較部１２Ａ、１２Ｂ、
比較結果保持部１３Ａ、１４Ａ。
入力部１１Ａ、ＩＩＢ、優先度比較部１２Ａ、１２Ｂ、
比較結果保持部１３Ａ、１４Ａ。
１３Ｂ、１４Ｂ、要求入力禁止部１５Δ、１６Ａ。
１５Ｂ、１６Ｂを有している。
要求入力部１１Ａ、１１Ｂには要求信号ＲＥＱＯ，１，
２，３が人力される。本実施例では要求入力部１１Ａに
２つの要求信号ＲＥＱ０．１が入力し、要求入力部１１
Ｂに２つの要求信号ＲＥＱ２．３が入力する。要求入力
部１ｊＡ、１１Ｂは要求入力禁止部１５Ａ、１６Δ、１
５Ｂ、１６Ｂからの禁止信号がなければ、要求信号ＲＥ
Ｑ０゜１．２．３を出力する。
２，３が人力される。本実施例では要求入力部１１Ａに
２つの要求信号ＲＥＱ０．１が入力し、要求入力部１１
Ｂに２つの要求信号ＲＥＱ２．３が入力する。要求入力
部１ｊＡ、１１Ｂは要求入力禁止部１５Ａ、１６Δ、１
５Ｂ、１６Ｂからの禁止信号がなければ、要求信号ＲＥ
Ｑ０゜１．２．３を出力する。
優先順位決定部１０Ａの優先度比較部１２Ａは、入力し
た要求信号ＲＥＱ０，１の優先度を比較し、その比較結
果を要求信号ＲＥＱ０．１別に比較結果保持部１３Ａ、
１４−Ａに出力する。比較結果保持部１３Ａ、１４Ａは
それぞれ比較結果、すなわち要求信号ＲＥＱ０，１が選
択されたか否を保持する。この保持され比較結果は優先
度比較部１２Ａに入力される。優先度比較部１２Ａは要
求信号ＲＥＱ０，１を比較結果保持部１３Ａ、１４Ａか
らの前回の比較結果を考慮して比較し、優先順位の高い
方を選択する。ずなわち前回選択されなかったという比
較結果の要求信号の方が優先的に選択される。この新た
な比較結果は比較結果保持部１３Ａ、１４Ａに保持され
、次回は、今回選択されたなかった要求信号の方が優先
的に選択される。
た要求信号ＲＥＱ０，１の優先度を比較し、その比較結
果を要求信号ＲＥＱ０．１別に比較結果保持部１３Ａ、
１４−Ａに出力する。比較結果保持部１３Ａ、１４Ａは
それぞれ比較結果、すなわち要求信号ＲＥＱ０，１が選
択されたか否を保持する。この保持され比較結果は優先
度比較部１２Ａに入力される。優先度比較部１２Ａは要
求信号ＲＥＱ０，１を比較結果保持部１３Ａ、１４Ａか
らの前回の比較結果を考慮して比較し、優先順位の高い
方を選択する。ずなわち前回選択されなかったという比
較結果の要求信号の方が優先的に選択される。この新た
な比較結果は比較結果保持部１３Ａ、１４Ａに保持され
、次回は、今回選択されたなかった要求信号の方が優先
的に選択される。
このようにこの優先度比較部１２Ａは、要求信号ＲＥＱ
Ｏ，ＲＥＱ１を機会均等に選択することになる。
Ｏ，ＲＥＱ１を機会均等に選択することになる。
また優先度比較部１２Ａにはソフト優先度信号５ＰＲＡ
が入力している。このソフト優先度信号５ＰＲＡはプロ
グラムによりこの優先度比較部１２Ａの優先順位決定方
式を変更づ゛るためのものである。すなわち、所定のソ
フト優先度信号５ＰＲＡが入力すると、ハードウェアの
構成としては機会均等優先順位決定方式であっても、強
制的に例えば要求信号ＲＥＱＯが常に優先順位の高い固
定優先順位決定方式に変更することができる。
が入力している。このソフト優先度信号５ＰＲＡはプロ
グラムによりこの優先度比較部１２Ａの優先順位決定方
式を変更づ゛るためのものである。すなわち、所定のソ
フト優先度信号５ＰＲＡが入力すると、ハードウェアの
構成としては機会均等優先順位決定方式であっても、強
制的に例えば要求信号ＲＥＱＯが常に優先順位の高い固
定優先順位決定方式に変更することができる。
一時的に優先順位決定方式を変更したときに用いられる
。
。
比較結果保持部１３Ａ、１４Ａに保持された比較結果は
要求選択信号Ｒ８０，１として出力される一方、要求入
力禁止部１５Ａ、１６Ａに入力される。要求入力禁止部
１５Ａ、１６Ａにはそれぞれオペレションスタート信号
０ＰＳＴＡＲＴ、オペレーションエンド信号０ＰＥＮＤ
が入力される。
要求選択信号Ｒ８０，１として出力される一方、要求入
力禁止部１５Ａ、１６Ａに入力される。要求入力禁止部
１５Ａ、１６Ａにはそれぞれオペレションスタート信号
０ＰＳＴＡＲＴ、オペレーションエンド信号０ＰＥＮＤ
が入力される。
要求入力禁止部１５Ａ、１６Ａは、要求信号ＲＥＱ０．
１が選択されたという比較結果が入力された場合、要求
信号ＲＥＱ０．１の要求処理期間中に、要求入力部１１
Ａへ禁止信号を出力する。
１が選択されたという比較結果が入力された場合、要求
信号ＲＥＱ０．１の要求処理期間中に、要求入力部１１
Ａへ禁止信号を出力する。
これによりオペレーション期間中に要求信号ＲＥＱＯ，
ＲＥＱＩが変化してもオペレーション開始前の要求選択
信号Ｒ８Ｏ，Ｒ８１が保持される。
ＲＥＱＩが変化してもオペレーション開始前の要求選択
信号Ｒ８Ｏ，Ｒ８１が保持される。
優先順位決定部１０Ｂの優先度比較部１２Ｂ、比較結果
保持部１３Ｂ、１４．Ｂ、要求入力禁止部１５Ｂ、”１
６Ｂの構成も基本的には優先順位決定部１０Ａのものと
同じである。ただし優先度比較部１２Ｂには、優先順位
決定部２０の上位ブロック要求有無判定部２１からの信
号が人力している点が異なる。上位ブロック要求有無判
定部２１は、優先順位決定部１０△の要求入力部１１Ａ
からの信号を入力し、要求信号Ｒ［ＥＱｏ、１が入力し
たか否かを判定する。いずれかの要求信号が入力してい
る場合は、上位ブロック要求信号を優先度比較部１２Ｂ
に出力する。優先度比較部１２Ｂはこの上位ブロック要
求信号が入力すると、要求信号ＲＥＱ２．３が入力して
も、比較動作を強制的に停止させる。したがって優先順
位決定部２０は、要求信号ＲＥＱ０，１の優先順位を要
求信号ＲＥＱ２．３に対して常に高くする固定優先順位
決定方式を採用していることなる。
保持部１３Ｂ、１４．Ｂ、要求入力禁止部１５Ｂ、”１
６Ｂの構成も基本的には優先順位決定部１０Ａのものと
同じである。ただし優先度比較部１２Ｂには、優先順位
決定部２０の上位ブロック要求有無判定部２１からの信
号が人力している点が異なる。上位ブロック要求有無判
定部２１は、優先順位決定部１０△の要求入力部１１Ａ
からの信号を入力し、要求信号Ｒ［ＥＱｏ、１が入力し
たか否かを判定する。いずれかの要求信号が入力してい
る場合は、上位ブロック要求信号を優先度比較部１２Ｂ
に出力する。優先度比較部１２Ｂはこの上位ブロック要
求信号が入力すると、要求信号ＲＥＱ２．３が入力して
も、比較動作を強制的に停止させる。したがって優先順
位決定部２０は、要求信号ＲＥＱ０，１の優先順位を要
求信号ＲＥＱ２．３に対して常に高くする固定優先順位
決定方式を採用していることなる。
次に動作を説明する。まず４つの要求信号ＲＥＱ０，１
，２．３全てが入力したとすると、優先順位決定部２０
により要求信“号ＲＥＱ２，３に対する優先順位決定部
１０Ｂの動作が停止させられる。そして要求信号ＲＥＱ
０．１が交互に選択されサービスを受１プる。要求信号
ＲＥＱ０．１が入力しなくなると、優先順位決定部１０
Ｂにより要求信号ＲＥＱ２，３が交Ｈに選択される。再
び要求信号ＲＥＱ０，１のいずれかが入力すると優先順
位決定部１０Ｂは停止さ［られ、優先順位決定部１０Ａ
により決定された要求信号が選択される。
，２．３全てが入力したとすると、優先順位決定部２０
により要求信“号ＲＥＱ２，３に対する優先順位決定部
１０Ｂの動作が停止させられる。そして要求信号ＲＥＱ
０．１が交互に選択されサービスを受１プる。要求信号
ＲＥＱ０．１が入力しなくなると、優先順位決定部１０
Ｂにより要求信号ＲＥＱ２，３が交Ｈに選択される。再
び要求信号ＲＥＱ０，１のいずれかが入力すると優先順
位決定部１０Ｂは停止さ［られ、優先順位決定部１０Ａ
により決定された要求信号が選択される。
このように本実施例によればある要求信号間では機会均
等であるが、ある要求信号間では一方が優先して選択さ
れることになり、多種多様の要求信号に対応することが
できる。
等であるが、ある要求信号間では一方が優先して選択さ
れることになり、多種多様の要求信号に対応することが
できる。
本発明の第２の実施例にＪ：る優先順位決定装置を第２
図に示す。以下同じ構成要素には同一番号を付し説明を
省略する。この優先順位決定装置も、第１の実施例と同
様に２つの優先順位決定部１０Ａ、ＩＯＢを有し、これ
に優先順位決定部１０Ａ。
図に示す。以下同じ構成要素には同一番号を付し説明を
省略する。この優先順位決定装置も、第１の実施例と同
様に２つの優先順位決定部１０Ａ、ＩＯＢを有し、これ
に優先順位決定部１０Ａ。
１０Ｂ間が別の優先順位決定部２０により連結されてい
る。優先順位決定部１０△、１０Ｂは機会均等優先順位
決定方式により優先順位を決定し、優先順位決定部２０
は固定優先順位決定方式により優先順位決定する。
る。優先順位決定部１０△、１０Ｂは機会均等優先順位
決定方式により優先順位を決定し、優先順位決定部２０
は固定優先順位決定方式により優先順位決定する。
機会均等優先順位決定部１０Δ、１０Ｂはそれぞれ要求
入力部１１Ａ、１１Ｂ、優先度比較部１２Ａ、１２Ｂ、
比較結果保持部１３Ａ、１３Ｂを有している。
入力部１１Ａ、１１Ｂ、優先度比較部１２Ａ、１２Ｂ、
比較結果保持部１３Ａ、１３Ｂを有している。
本実施例の要求入力部１１Δ、１１ＢはそれぞれＮ 個
の要求信号群ＲＥＱＡ、ＮＢ個の要求信号群ＲＥＱＢを
入力している。優先順位決定部１０Ａ１優先度比較部１
２Δは要求入力部１１ΔからのＮ、ビットの出力信号と
比較結果保持部１３ＡからのｎＡビットの比較結果信号
とを入）ｊし、前回選択されなかった要求信号を選択す
る。
の要求信号群ＲＥＱＡ、ＮＢ個の要求信号群ＲＥＱＢを
入力している。優先順位決定部１０Ａ１優先度比較部１
２Δは要求入力部１１ΔからのＮ、ビットの出力信号と
比較結果保持部１３ＡからのｎＡビットの比較結果信号
とを入）ｊし、前回選択されなかった要求信号を選択す
る。
比較結果保持部１３Ａはひとつにまとめられ比較結果信
号を選択された要求信号の番号で示すようにしているの
で、要求信号群ＲＥＱＡの数Ｎ、より少ないビット数ｎ
Ａであられずことができる。
号を選択された要求信号の番号で示すようにしているの
で、要求信号群ＲＥＱＡの数Ｎ、より少ないビット数ｎ
Ａであられずことができる。
優先順位決定部１０Ｂについても、要求信号群ＲＥＱＢ
の数ＮＢと、比較結果保持部１３Ｂをひとつにし、比較
結果信号をＮ８より少ないビット数ｎ８であられすよう
にした点を除いては第１の実施例とほぼ同様である。
の数ＮＢと、比較結果保持部１３Ｂをひとつにし、比較
結果信号をＮ８より少ないビット数ｎ８であられすよう
にした点を除いては第１の実施例とほぼ同様である。
優先順位決定部２０も、優先順位決定部１０Ａの要求入
力部１１Δからの信号数がＮＡまである点を除いては第
１の実施例と同様である。
力部１１Δからの信号数がＮＡまである点を除いては第
１の実施例と同様である。
本実施例では、第１の実施例においては各優先順位決定
部１０Ａ、１０Ｂにあった要求入力禁止部１５Ａ、１６
Ａ、１５Ｂ、１６Ｂをひとつの要求入力禁止部３０にま
とめている。この要求入力禁止部３ｏにはオペレーショ
ンスタート信号０ＰＳＴＡＲＴとオペレーションエンド
信号０ＰＥＮＤのみが入力している。オペレーション期
間中には要求信号ＲＥＱＡ、ＲＥＱＢの有無にかかわら
ずすべての要求信号ＲＥＱＡ、ＲＥＱＢの入力を禁止す
る。
部１０Ａ、１０Ｂにあった要求入力禁止部１５Ａ、１６
Ａ、１５Ｂ、１６Ｂをひとつの要求入力禁止部３０にま
とめている。この要求入力禁止部３ｏにはオペレーショ
ンスタート信号０ＰＳＴＡＲＴとオペレーションエンド
信号０ＰＥＮＤのみが入力している。オペレーション期
間中には要求信号ＲＥＱＡ、ＲＥＱＢの有無にかかわら
ずすべての要求信号ＲＥＱＡ、ＲＥＱＢの入力を禁止す
る。
なお、要求入力部１１Ａ、１１Ｂを省略し、要求信号群
ＲＥＱＡ、ＲＥＱＢを優先度比較部１２Δ、１２Ｂに直
接入力させるようにしてもよい。
ＲＥＱＡ、ＲＥＱＢを優先度比較部１２Δ、１２Ｂに直
接入力させるようにしてもよい。
この場合には要求入力禁止部３０から禁止信号は優先度
比較部１２Ａ、１２Ｂに入力される。禁止信号が入力す
ると優先度比較部１２△、１２Ｂは比較動作をしないよ
うにする。
比較部１２Ａ、１２Ｂに入力される。禁止信号が入力す
ると優先度比較部１２△、１２Ｂは比較動作をしないよ
うにする。
このように本実施例によれば多数の要求信号に対して簡
単な回路構成で優先順位決定ができる。
単な回路構成で優先順位決定ができる。
本発明の第３の実施例による優先順位決定装置を第３図
に示す。本実施例は、優先度の高い優先順位決定部１０
Ａへの要求信号ＲＥＱＡがひとつの場合である。この場
合には優先順位決定部１０Ａ内で優先度比較する必要が
ないので、優先度比較部１２Ａ１化較結果保持部１３Ａ
は設【プられていない。要求入力部１１Ａの出力がその
まま要求選択信号Ｒ３Ａとして出力される。
に示す。本実施例は、優先度の高い優先順位決定部１０
Ａへの要求信号ＲＥＱＡがひとつの場合である。この場
合には優先順位決定部１０Ａ内で優先度比較する必要が
ないので、優先度比較部１２Ａ１化較結果保持部１３Ａ
は設【プられていない。要求入力部１１Ａの出力がその
まま要求選択信号Ｒ３Ａとして出力される。
本実施例ではＮ８個の要求信号１！Ｙ ＲＥ Ｑ Ｂの
要求信号間では機会均等で要求信号が選択されるが、要
求信号ＲＥＱＡが入力すると常に最優先に選択される。
要求信号間では機会均等で要求信号が選択されるが、要
求信号ＲＥＱＡが入力すると常に最優先に選択される。
本発明の第４の実施例にＪ：る優先順位比較装置を第４
図に示づ。本実施例は優先順位決定部１０Ｂの要求信号
ＲＥＱＢがひとつの場合である。比較結果保持部１３Ｂ
【よ不要であるが優先度比較部１２Ｂは必要である。優
先順位決定部１０Ｂが下位であるため、上位の優先順位
決定部１０Ａの要求信号群ＲＥＱＡの有無を示づ一上位
ブロック要求有無判定部２１の出ノ〕信号と比較する必
要があるからである。
図に示づ。本実施例は優先順位決定部１０Ｂの要求信号
ＲＥＱＢがひとつの場合である。比較結果保持部１３Ｂ
【よ不要であるが優先度比較部１２Ｂは必要である。優
先順位決定部１０Ｂが下位であるため、上位の優先順位
決定部１０Ａの要求信号群ＲＥＱＡの有無を示づ一上位
ブロック要求有無判定部２１の出ノ〕信号と比較する必
要があるからである。
１９一
本実施例ではＮ４個の要求信号群ＲＥＱＡ内では機会均
等で選択されるが、要求イ＝号ＲＥＱＢは要求信号群Ｒ
ＥＱＡが全く入力しない場合のみ選択される。
等で選択されるが、要求イ＝号ＲＥＱＢは要求信号群Ｒ
ＥＱＡが全く入力しない場合のみ選択される。
本発明の第５の実施例による優先順位決定装置を第５図
に示づ−０この優先順位決定装置は、３つの優先順位決
定部１０Ａ、ＩＯ８，１０Ｇを有し、これら優先順位決
定部１０Ａ、ＩＯＢ、ＩＯＣ間が別の優先順位決定部２
ＯＡ、２０Ｂにより連結されている。優先順位決定部１
０Ａ、１０Ｂ。
に示づ−０この優先順位決定装置は、３つの優先順位決
定部１０Ａ、ＩＯ８，１０Ｇを有し、これら優先順位決
定部１０Ａ、ＩＯＢ、ＩＯＣ間が別の優先順位決定部２
ＯＡ、２０Ｂにより連結されている。優先順位決定部１
０Ａ、１０Ｂ。
１０Ｃは機会均等優先順位決定方式により優先順位を決
定し、優先順位決定部２ＯＡ、２０Ｂは固定優先順位決
定方式により優先順位を決定する。
定し、優先順位決定部２ＯＡ、２０Ｂは固定優先順位決
定方式により優先順位を決定する。
優先順位決定部１０Ａ、１０Ｂ、１０Ｃは第２の実施例
と同様の要求入力部１１Ａ、１１Ｂ。
と同様の要求入力部１１Ａ、１１Ｂ。
１１Ｃ１優先度比較部１２Ａ、１２Ｂ、１２Ｇ。
比較結果保持部１３Ａ、１３Ｂ、１３Ｃを有している。
固定の優先順位決定部２ＯＡ、２０Ｂも第２の実施例と
同様の上位ブロック要求有無判定部２１Ａ、２１Ｂを有
している。これら優先順位決室部２ＯＡ、２０Ｂにより
、優先順位決定部１０Ａの要求信号群ＲＥＱＡが優先順
位が最も高く、次が優先順位決定部１０Ｂの要求信号群
ＲＥＱＢであり、最も優先順位の低い優先順位決定部１
０Ｃの要求信号群ＲＥＱＣである。
同様の上位ブロック要求有無判定部２１Ａ、２１Ｂを有
している。これら優先順位決室部２ＯＡ、２０Ｂにより
、優先順位決定部１０Ａの要求信号群ＲＥＱＡが優先順
位が最も高く、次が優先順位決定部１０Ｂの要求信号群
ＲＥＱＢであり、最も優先順位の低い優先順位決定部１
０Ｃの要求信号群ＲＥＱＣである。
本実施例では要求信号群ＲＥＱＡ、ＲＥＱＢ。
ＲＥＱＣ内では機会均等に要求が選択され、要求信号群
ＲＥＱＡ、ＲＥＱＢ、ＲＥＱＣ間では固定優先順位で要
求が選択される。
ＲＥＱＡ、ＲＥＱＢ、ＲＥＱＣ間では固定優先順位で要
求が選択される。
本発明の第６の実施例による優先順位決定装置を第６図
に示す。本実施例は第２の実施例における優先順位決定
部１０Ａ、１０Ｂの要求入力部１１Ａ、１１Ｂをひとつ
にまとめて共通の要求人力部３１としたものである。こ
の共通の要求入力部３１にはＮ ＋Ｎ６個の要求信号
群ＲＥＱＡ。
に示す。本実施例は第２の実施例における優先順位決定
部１０Ａ、１０Ｂの要求入力部１１Ａ、１１Ｂをひとつ
にまとめて共通の要求人力部３１としたものである。こ
の共通の要求入力部３１にはＮ ＋Ｎ６個の要求信号
群ＲＥＱＡ。
＾
ＲＥＱＢが入力し、出力は要求信号群ＲＥＱＡとＲＥＱ
Ｂで分かれている。優先順位決定部２０はこれら分かれ
た要求信号３１の一方の出力信号線に接続され、その出
力は優先順位決定部１０Ｂの優先度比較部１１Ｂに入力
している。
Ｂで分かれている。優先順位決定部２０はこれら分かれ
た要求信号３１の一方の出力信号線に接続され、その出
力は優先順位決定部１０Ｂの優先度比較部１１Ｂに入力
している。
本発明の第７のの実施例ににる優先順位決定装置を第７
図に示す。本実施例は、第６の実施例と同様に、第５の
実施例における優先順位決定部１０Ａ、ＩＯＢ、１０Ｃ
の要求入力部１１Δ。
図に示す。本実施例は、第６の実施例と同様に、第５の
実施例における優先順位決定部１０Ａ、ＩＯＢ、１０Ｃ
の要求入力部１１Δ。
１１Ｂ、１１Ｇをひとつにまとめて共通の要求入力部３
１としたものである。この共通の要求入力部３１にはＮ
Ａ＋ Ｎ ｏ ＋ Ｎ Ｃｌｌ１ｉ１の要求信号群Ｒ
ＥＱＡ、ＲＥＱＢ、ＲＥＱＣが入力し、要求信号群ＲＥ
ＱＡ、ＲＥＱＢ’、ＲＥＱＣごとに別々に出力される。
１としたものである。この共通の要求入力部３１にはＮ
Ａ＋ Ｎ ｏ ＋ Ｎ Ｃｌｌ１ｉ１の要求信号群Ｒ
ＥＱＡ、ＲＥＱＢ、ＲＥＱＣが入力し、要求信号群ＲＥ
ＱＡ、ＲＥＱＢ’、ＲＥＱＣごとに別々に出力される。
本発明の第８の実施例による優先順位決定装置を第８図
に示す。この優先順位決定装置は固定優先順位決定方式
の２つの優先順位決定部４０Ａ。
に示す。この優先順位決定装置は固定優先順位決定方式
の２つの優先順位決定部４０Ａ。
４０Ｂと、これら優先順位決定部４．ＯＡ、４０Ｂ間を
連結する機会均等優先順位決定方式の優先順位決定部５
０とを備えている。
連結する機会均等優先順位決定方式の優先順位決定部５
０とを備えている。
固定優先順位決定部４０Ａ、４０Ｂは要求入力部４１Ａ
、４１Ｂ、優先度比較部４．２Ａ、４２Ｂ。
、４１Ｂ、優先度比較部４．２Ａ、４２Ｂ。
比較結果保持部４３Ａ、４．３Ｂを有している。
要求入力部４１Ａ、４１Ｂには要求信号群 ；ＲＥＱＡ
、ＲＥＱＢが入力されている。要求入力部４１Δ、４１
Ｂは要求入力禁止部６ｏがらの禁止信号がな【プれば要
求信号ｆｉＹ ＲＥ ＱΔ、ＲＥＱ［３を出力する。
、ＲＥＱＢが入力されている。要求入力部４１Δ、４１
Ｂは要求入力禁止部６ｏがらの禁止信号がな【プれば要
求信号ｆｉＹ ＲＥ ＱΔ、ＲＥＱ［３を出力する。
優先度比較部４２Ａ、４２Ｂは固定の優先順位決定方式
により要求信号ＲＦ’ ＱΔΔ、ＲＥＱ［３内で各要求
信号の優先順位を比較する。その比較結果は比較保持部
４．３Ａ、／１３Ｂへ出力される。
により要求信号ＲＦ’ ＱΔΔ、ＲＥＱ［３内で各要求
信号の優先順位を比較する。その比較結果は比較保持部
４．３Ａ、／１３Ｂへ出力される。
一方優先度比較部４２Δ、／１２Ｂからは、要求の有無
を示す信号が、優先順位決定部５０の優先度比較部５１
にそれぞれ入力する。優先度比較部５１は、各優先順位
決定部／１． ＯＡ、４．ＯＢの比較結果保持部４３Ａ
、４３Ｂからの前回の比較結果を考慮して比較し、優先
度の高い方を選択する。
を示す信号が、優先順位決定部５０の優先度比較部５１
にそれぞれ入力する。優先度比較部５１は、各優先順位
決定部／１． ＯＡ、４．ＯＢの比較結果保持部４３Ａ
、４３Ｂからの前回の比較結果を考慮して比較し、優先
度の高い方を選択する。
そしていずれか一方が選択されるとその旨の信号を比較
結果保持部４３Ａ又は４３ Ｂに出力し、比較結果保持
部４３Ａ又は４３ Ｂはこのとき、優先度比較部４２Ａ
又は４２Ｂからの比較結果を保持する。
結果保持部４３Ａ又は４３ Ｂに出力し、比較結果保持
部４３Ａ又は４３ Ｂはこのとき、優先度比較部４２Ａ
又は４２Ｂからの比較結果を保持する。
優先度比較部４２Ａ、４２Ｂ、５１にはそれぞが入力し
ており、優先順位や優先順位決定方式を外部からプログ
ラムにより変更できる。
ており、優先順位や優先順位決定方式を外部からプログ
ラムにより変更できる。
要求入力禁止部６０は共通であって、入力するオペレー
ションスター１へ信号０ＰＳＴＡＲＴ、オペレーション
エンド信号０ＰＥＮＤによりオペレーション期間中、要
求信号ＲＥＱΔ、ＲＥＱＢの入力を禁止する。
ションスター１へ信号０ＰＳＴＡＲＴ、オペレーション
エンド信号０ＰＥＮＤによりオペレーション期間中、要
求信号ＲＥＱΔ、ＲＥＱＢの入力を禁止する。
最終的な要求選択信号Ｒ８Δ、Ｒ３Ｂは比較結果保持部
４３Ａ、４．３Ｂから出）〕される。
４３Ａ、４．３Ｂから出）〕される。
次に動作を説明する。要求信Ｓｔ！ＹＲＥＱＡ。
ＲＥＱＢが入力すると、要求信号群ＲＥＱＡおよびＲＥ
ＱＢ内で最も優先順位の高い要求信号が優先度比較部４
．２Ａ、／１．３Ｂで選択される。次に優先度比較部５
１で前回選択されなかった方の要求信号ｆ！Ｙに属する
要求信号が選択され、その選択信号は比較結果保持部４
３Ａ、４３Ｂに保持され、要求選択信号Ｒ８Ａ、Ｒ８Ｂ
として出力される。
ＱＢ内で最も優先順位の高い要求信号が優先度比較部４
．２Ａ、／１．３Ｂで選択される。次に優先度比較部５
１で前回選択されなかった方の要求信号ｆ！Ｙに属する
要求信号が選択され、その選択信号は比較結果保持部４
３Ａ、４３Ｂに保持され、要求選択信号Ｒ８Ａ、Ｒ８Ｂ
として出力される。
したがって要求信号群ＲＥＱＡとＲＥＱＢ間では機会均
等に要求が選択される。
等に要求が選択される。
このように本実施例によればある要求群内では固定的に
一方が優先して選択されるが、要求群間では機会均等に
選択され、多種多様の要求信号に対応することができる
。
一方が優先して選択されるが、要求群間では機会均等に
選択され、多種多様の要求信号に対応することができる
。
本発明の第９の実施例による優先順位決定装置を第９図
に示す。本実施例は優先順位決定部４０Ａへの要求信号
ＲＥＱＡがひとつの場合である。
に示す。本実施例は優先順位決定部４０Ａへの要求信号
ＲＥＱＡがひとつの場合である。
この場合には優先順位決定部４０Ａ内で優先度比較をす
る必要がないので優先ｔＥｔ比較部／１．２△は設けら
れていない。要求入力部／１１Δの出力信号がそのまま
比較結果保持部４３Δと優先度比較部５１に出力される
。
る必要がないので優先ｔＥｔ比較部／１．２△は設けら
れていない。要求入力部／１１Δの出力信号がそのまま
比較結果保持部４３Δと優先度比較部５１に出力される
。
本実施例ではＮ８個の要求信号群ＲＥＱＢの間では固定
優先順位決定方式で要求信号が決定されるが、要求信号
ＲＥＱＡとの間では機会均等で要求信号が選択される。
優先順位決定方式で要求信号が決定されるが、要求信号
ＲＥＱＡとの間では機会均等で要求信号が選択される。
本発明の第１０の実施例にＪ：る優先順位決定装置を第
１０図に示す。この優先順位決定装置は固定優先順位決
定方式の３つの優先順位決定部Ｉ！ＩＯＡ、４０Ｂ、４
０Ｃと、これら優先順位決定部４０△、４０Ｂ、４０Ｃ
間を連結する機会均等優先順位決定方式の優先順位決定
部５０とを備えている。
１０図に示す。この優先順位決定装置は固定優先順位決
定方式の３つの優先順位決定部Ｉ！ＩＯＡ、４０Ｂ、４
０Ｃと、これら優先順位決定部４０△、４０Ｂ、４０Ｃ
間を連結する機会均等優先順位決定方式の優先順位決定
部５０とを備えている。
優先順位決定部４０Ａ、４．ＯＢ、４０Ｇは第８の実施
例と同様、それぞれ要求入力部４１Ａ。
例と同様、それぞれ要求入力部４１Ａ。
４１Ｂ、４１Ｃ，優先度比較部４２Ａ、４２Ｂ。
４２Ｃ１比較結果保持部４３Ａ、４３Ｂ、４．３０を有
している。
している。
優先順位決定部５０の優先度比較部５１には、優先度比
較部４２Ａ、４．２Ｂ、４．２０からの要求の有無を示
す信号が入力され、優先度比較部５１は、比較結果保持
部４３Ａ、４．３Ｂ、４３Ｇからの前回の比較結果を考
慮して優先順位を比較し決定する。
較部４２Ａ、４．２Ｂ、４．２０からの要求の有無を示
す信号が入力され、優先度比較部５１は、比較結果保持
部４３Ａ、４．３Ｂ、４３Ｇからの前回の比較結果を考
慮して優先順位を比較し決定する。
本実施例では要求信号群ＲＥＱΔ、ＲＥＱＢ。
ＲＥＱＣ内では固定優先順位決定方式で優先順位が決定
され、要求信号＆￥ＲＥＱＡ、ＲＥＡＢ。
され、要求信号＆￥ＲＥＱＡ、ＲＥＡＢ。
ＲＥＡＣ間では機会均等に要求が選択される。
本発明の第１１の実施例による優先順位決定装置を第１
１図に示す。本実施例は、第７の実施例と同様に、第１
０の実施例における優先順位決定部４０Ａ、４０Ｂ、４
０Ｃの要求入力部４１Ａ。
１図に示す。本実施例は、第７の実施例と同様に、第１
０の実施例における優先順位決定部４０Ａ、４０Ｂ、４
０Ｃの要求入力部４１Ａ。
４１Ｂ、４．１０をひとつにまとめて共通の要求入力部
６１にはＮＡ→−ＮＢ 十Ｎ。個の要求信号群ＲＥＱＡ
、ＲＥＱＢ、ＲＥＱＣが入力し、要求信号群ＲＥＱＡ、
ＲＥＱＢ、ＲＥＱＣごとに別々に出力される。
６１にはＮＡ→−ＮＢ 十Ｎ。個の要求信号群ＲＥＱＡ
、ＲＥＱＢ、ＲＥＱＣが入力し、要求信号群ＲＥＱＡ、
ＲＥＱＢ、ＲＥＱＣごとに別々に出力される。
本発明は上記実施例に限らず種々の変形が可能である。
上記実施例では機会均等優先順位決定方式と固定優先順
位決定方式を複合させたが、伯の優先順位決定方式、例
えば固定優先順位が変動する固定変動優先順位決定方式
や、優先順位が巡回して機会均等となる巡回式機会均等
優先順位決定方式を採用してもよい。また第１種優先順
位決定部は３つ以上でもよい。
位決定方式を複合させたが、伯の優先順位決定方式、例
えば固定優先順位が変動する固定変動優先順位決定方式
や、優先順位が巡回して機会均等となる巡回式機会均等
優先順位決定方式を採用してもよい。また第１種優先順
位決定部は３つ以上でもよい。
以上の通り本発明によれば複数種類の優先順位決定方式
に基づいて優先順位を決定することができる。特にバス
アービタ、割込コントローラ、ダイレクトメモリアクセ
スコントローラに適用すると有効である。
に基づいて優先順位を決定することができる。特にバス
アービタ、割込コントローラ、ダイレクトメモリアクセ
スコントローラに適用すると有効である。
第１図は本発明の第１の実施例による優先順位決定装置
を示すブロック図、 第２図は本発明の第２の実施例による優先順位決定装置
を示すブロック図、 第３図は本発明の第３の実施例ににる優先順位決定装置
を示すブロック図、 第４図は本発明の第４の実施例による優先順位決定装置
を示すブロック図、 第５図は本発明の第５の実施例による優先順位決定装置
を示すブロック図、 第６図は本発明の第６の実施例による優先順位決定装置
を示すブロック図、 第７図は本発明の第７の実施例による優先順位決定装置
を示すブロック図、 第８図は本発明の第８の実施例による優先順位決定装置
を示すブロック図、 第９図は本発明の第９の実施例にＪ：る優先順位決定装
置を示すブロック図、 第１０図は本発明の第１０の実施例による優先順位決定
装置を示すブロック図、 第１１図は本発明の第１１の実施例による優先順位決定
装置を示すブロック図、 第１２図は従来の優先順位決定回路を示すブロック図、 第１３図は従来の優先順位決定回路を示すブロック図、 １０Ａ、１０Ｂ、ＩＯＣ・・・機会均等優先順位決定部
、 １１Ａ、１１Ｂ、１１Ｃ，３１・・・要求入力部、１２
Ａ、１２Ｂ、１２Ｃ・・・優先度比較部、１３Ａ、１３
８．１３Ｇ・・・比較結果保持部、１５Δ、１５Ｂ、１
５０．３０・・・要求入力禁止部、２０．２０Ａ、２０
Ｂ・・・固定優先順位決定部、２１．２１Ａ、２１Ｂ・
・・上位ブロック要求有無判定部、 ４０Ａ、４０Ｂ、４０Ｇ・・・固定優先順位決定部、４
１Ａ、４１Ｂ、４１Ｇ、６１・・・要求入力部、４２Ａ
、４２Ｂ、４２Ｃ・・・優先度比較部、４３Ａ、４３Ｂ
、４３Ｃ・・・比較結果保持部、５ｏ・・・機会均等優
先順位決定部、 ５１・・・優先度比較部、 ６０・・・要求入力禁止部、 ＲＥＱＯ，ＲＥＱｌ、ＲＥＱ２．ＲＥＱ３・・・要求信
号、 ＲＥＱＡ、ＲＥＱＢ、ＲＥＱＣ・・・要求信号群、ＳＰ
Ｒ，５ＰＲＡ、５ＰＲＢ、５ＰＲＣ・・・ソフト優先度
信号、 ０ＰＳＴＡＲＴ・・・オペレーションスタート信号、０
ＰＥＮＤ・・・オペレーションエンド信号、Ｒ８Ｏ，Ｒ
８１，Ｒ３２，Ｒ８３，Ｒ８Ａ、Ｒ８Ｂ、Ｒ２Ｏ・・・
要求選択信号。 出願人代理人 佐 藤 −雄 （ａ、） Ｂｏ、〜ｆ３ｔＬ −７ 第１３図 手続補正書 昭和６１年４月２４日
を示すブロック図、 第２図は本発明の第２の実施例による優先順位決定装置
を示すブロック図、 第３図は本発明の第３の実施例ににる優先順位決定装置
を示すブロック図、 第４図は本発明の第４の実施例による優先順位決定装置
を示すブロック図、 第５図は本発明の第５の実施例による優先順位決定装置
を示すブロック図、 第６図は本発明の第６の実施例による優先順位決定装置
を示すブロック図、 第７図は本発明の第７の実施例による優先順位決定装置
を示すブロック図、 第８図は本発明の第８の実施例による優先順位決定装置
を示すブロック図、 第９図は本発明の第９の実施例にＪ：る優先順位決定装
置を示すブロック図、 第１０図は本発明の第１０の実施例による優先順位決定
装置を示すブロック図、 第１１図は本発明の第１１の実施例による優先順位決定
装置を示すブロック図、 第１２図は従来の優先順位決定回路を示すブロック図、 第１３図は従来の優先順位決定回路を示すブロック図、 １０Ａ、１０Ｂ、ＩＯＣ・・・機会均等優先順位決定部
、 １１Ａ、１１Ｂ、１１Ｃ，３１・・・要求入力部、１２
Ａ、１２Ｂ、１２Ｃ・・・優先度比較部、１３Ａ、１３
８．１３Ｇ・・・比較結果保持部、１５Δ、１５Ｂ、１
５０．３０・・・要求入力禁止部、２０．２０Ａ、２０
Ｂ・・・固定優先順位決定部、２１．２１Ａ、２１Ｂ・
・・上位ブロック要求有無判定部、 ４０Ａ、４０Ｂ、４０Ｇ・・・固定優先順位決定部、４
１Ａ、４１Ｂ、４１Ｇ、６１・・・要求入力部、４２Ａ
、４２Ｂ、４２Ｃ・・・優先度比較部、４３Ａ、４３Ｂ
、４３Ｃ・・・比較結果保持部、５ｏ・・・機会均等優
先順位決定部、 ５１・・・優先度比較部、 ６０・・・要求入力禁止部、 ＲＥＱＯ，ＲＥＱｌ、ＲＥＱ２．ＲＥＱ３・・・要求信
号、 ＲＥＱＡ、ＲＥＱＢ、ＲＥＱＣ・・・要求信号群、ＳＰ
Ｒ，５ＰＲＡ、５ＰＲＢ、５ＰＲＣ・・・ソフト優先度
信号、 ０ＰＳＴＡＲＴ・・・オペレーションスタート信号、０
ＰＥＮＤ・・・オペレーションエンド信号、Ｒ８Ｏ，Ｒ
８１，Ｒ３２，Ｒ８３，Ｒ８Ａ、Ｒ８Ｂ、Ｒ２Ｏ・・・
要求選択信号。 出願人代理人 佐 藤 −雄 （ａ、） Ｂｏ、〜ｆ３ｔＬ −７ 第１３図 手続補正書 昭和６１年４月２４日
Claims (1)
- 【特許請求の範囲】 １、少なくともひとつの要求信号群は複数の要求信号を
有する複数の要求信号群を受けつけ、各要求信号群内の
要求信号を第１種の優先順位決定方式により比較し優先
順位の高い優先要求信号を決定し、各要求信号群の優先
要求信号を第２種の優先順位決定方式により比較し優先
順位の最も高い最優先要求信号を決定することを特徴と
する優先順位決定方法。 ２、特許請求の範囲第１項記載の方法において、前記第
１種の優先順位決定方式は各要求信号の優先順位が均等
になるように各要求信号の優先順位を常に変更する機会
均等優先順位決定方式であり、前記第２種の優先順位決
定方式は各要求信号の優先順位が固定である固定優先順
位決定方式であることを特徴とする優先順位決定方法。 ３、特許請求の範囲第１項記載の方法において、前記第
１種の優先順位決定方式は各要求信号の優先順位が固定
である固定優先順位決定方式であり、前記第２種の優先
順位決定方式は各要求信号の優先順位を均等になるよう
に各要求信号の優先順位を常に変更する機会均等優先順
位決定方式であることを特徴とする優先順位決定方法。 ４、少なくともひとつの要求信号群は複数の要求信号を
有する複数の要求信号群を受けつけ、各要求信号群内の
要求信号を第１種の優先順位決定方式により比較し優先
順位の高い優先要求信号を決定する複数の第１種優先順
位決定手段と、これら第１種優先順位決定手段により決
定された各要求信号群の優先要求信号を第２種の優先順
位決定方式により比較し優先順位の最も高い最優先要求
信号を決定する第２種優先順位決定手段とを備えたこと
をことを特徴とする優先順位決定装置。 ５、特許請求の範囲第４項記載の装置において、前記第
１種の優先順位決定方式は各要求信号の優先順位が均等
になるように各要求信号の優先順位を常に変更する機会
均等優先順位決定方式であり、前記第２種の優先順位決
定方式は各要求信号の優先順位が固定である固定優先順
位決定方式であることを特徴とする優先順位決定装置。 ６、特許請求の範囲第４項記載の装置において、前記第
１種の優先順位決定方式は各要求信号の優先順位が固定
である固定優先順位決定方式であり、前記第２種の優先
順位決定方式は各要求信号の優先順位を均等になるよう
に各要求信号の優先順位を常に変更する機会均等優先順
位決定方式であることを特徴とする優先順位決定装置。 ７、特許請求の範囲第５項記載の装置において、前記第
１種優先順位決定手段は、 最後に選択された要求信号の選択結果を保持する選択結
果保持手段と、 前記要求信号群内の要求信号の優先度を、前記選択結果
に基づいて比較し決定する優先度比較手段とを有し、 前記第２種優先順位決定手段は、優先順位の高い第１種
優先順位決定手段への要求信号入力の有無を示す信号を
優先順位の低い第１種優先順位決定手段の優先度比較手
段に入力する要求有無判定手段を有することを特徴とす
る優先順位決定装置。 ８、特許請求の範囲第６項記載の装置において、前記第
１種優先順位決定手段は 前記要求信号の優先度を比較する第１の優先度比較手段
と、 この優先度比較手段による比較結果を保持する比較結果
保持手段とを有し、 前記第２種優先順位決定手段は、前記第１の優先度比較
手段からの比較結果の優先度を、前記比較結果保持手段
に保持された最後の比較結果に基づいて比較する第２の
優先度比較手段を有することを特徴とする優先順位決定
装置。 ９、特許請求の範囲第４項乃至第８項のいずれかに記載
の装置において、ある要求信号の要求処理期間中は要求
信号の入力を禁止する要求入力禁止手段を更に備えたこ
とを特徴とする優先順位決定装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073499A JPS62231338A (ja) | 1986-03-31 | 1986-03-31 | 優先順位決定方法および装置 |
| KR1019870002906A KR900007164B1 (ko) | 1986-03-31 | 1987-03-28 | 우선순위결정방법 및 그 장치 |
| DE3789914T DE3789914T2 (de) | 1986-03-31 | 1987-03-31 | Vorrichtung zur Bestimmung der Prioritätsordnung. |
| EP87104706A EP0239979B1 (en) | 1986-03-31 | 1987-03-31 | Priority order determination apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073499A JPS62231338A (ja) | 1986-03-31 | 1986-03-31 | 優先順位決定方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62231338A true JPS62231338A (ja) | 1987-10-09 |
Family
ID=13520005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61073499A Pending JPS62231338A (ja) | 1986-03-31 | 1986-03-31 | 優先順位決定方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0239979B1 (ja) |
| JP (1) | JPS62231338A (ja) |
| KR (1) | KR900007164B1 (ja) |
| DE (1) | DE3789914T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002351821A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 調停制御方法および回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924380A (en) * | 1988-06-20 | 1990-05-08 | Modular Computer Systems, Inc. (Florida Corporation) | Dual rotating priority arbitration method for a multiprocessor memory bus |
| US5203007A (en) * | 1988-12-30 | 1993-04-13 | International Business Machines Corporation | Overriding programmable priority and selective blocking in a computer system |
| US5311461A (en) * | 1988-12-30 | 1994-05-10 | International Business Machines Corp. | Programmable priority and selective blocking in a compute system |
| ES2099716T3 (es) * | 1991-01-31 | 1997-06-01 | Siemens Nixdorf Inf Syst | Procedimiento para la ordenacion cronologica de accesos de unidades de transmision y de proceso de datos a una zona multipuertos. |
| JP2625589B2 (ja) * | 1991-04-22 | 1997-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・システム |
| US5280591A (en) * | 1991-07-22 | 1994-01-18 | International Business Machines, Corporation | Centralized backplane bus arbiter for multiprocessor systems |
| EP0576764A1 (en) * | 1992-06-30 | 1994-01-05 | International Business Machines Corporation | Method and apparatus for managing the access to a resource by several users in a data processing system |
| EP0714192A1 (en) * | 1994-11-24 | 1996-05-29 | International Business Machines Corporation | Method for preempting connections in high speed packet switching networks |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4326250A (en) * | 1979-10-10 | 1982-04-20 | Magnuson Computer Systems, Inc. | Data processing apparatus with serial and parallel priority |
| FR2482331B1 (fr) * | 1980-05-06 | 1986-03-21 | Thomson Csf Mat Tel | Procede d'arbitration centralisee, et arbitreur centralise pour systeme multiprocesseur |
-
1986
- 1986-03-31 JP JP61073499A patent/JPS62231338A/ja active Pending
-
1987
- 1987-03-28 KR KR1019870002906A patent/KR900007164B1/ko not_active IP Right Cessation
- 1987-03-31 DE DE3789914T patent/DE3789914T2/de not_active Expired - Fee Related
- 1987-03-31 EP EP87104706A patent/EP0239979B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002351821A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 調停制御方法および回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3789914D1 (de) | 1994-07-07 |
| EP0239979B1 (en) | 1994-06-01 |
| EP0239979A3 (en) | 1989-11-02 |
| KR900007164B1 (ko) | 1990-09-29 |
| DE3789914T2 (de) | 1994-11-03 |
| KR870009299A (ko) | 1987-10-24 |
| EP0239979A2 (en) | 1987-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5564062A (en) | Resource arbitration system with resource checking and lockout avoidance | |
| US6920632B2 (en) | Dynamic multilevel task management method and apparatus | |
| JPH07105156A (ja) | 多重処理システム用のスケーラブル・システム割込み構造 | |
| EP0749072A2 (en) | Routing arbitration for shared resources | |
| US20060026596A1 (en) | Context scheduling | |
| JPS62231338A (ja) | 優先順位決定方法および装置 | |
| JPH07105031A (ja) | 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置 | |
| WO2010086906A1 (ja) | 調停装置 | |
| US7054970B2 (en) | Bus arbiter for integrated circuit systems | |
| KR100657256B1 (ko) | 중재기 및 그 중재기를 채용한 버스 시스템 | |
| EP0513829A2 (en) | Fuzzy reasoning processor and method, and rule setting apparatus and method | |
| JPH0352052A (ja) | マルチｃｐｕシステムのバス調停方式 | |
| JP3982077B2 (ja) | マルチプロセッサシステム | |
| JP2004038767A (ja) | バス調停装置 | |
| JP2008236653A (ja) | パケット転送順序保障方法、パケット転送順序保障装置及びパケット転送順序保障プログラム | |
| JP3110334B2 (ja) | アービトレーション制御装置 | |
| JPH0435540A (ja) | バス調停装置 | |
| EP0072613B1 (en) | Bid control circuit for time-shared bus | |
| JPH01161444A (ja) | 仮想計算機システム | |
| Prokopov et al. | Hardware implementation of strategies for servicing queues | |
| JPH07105124A (ja) | 割込み制御装置 | |
| JPH0520261A (ja) | 優先制御回路 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPH01206451A (ja) | 並列処理システム | |
| JPH0659912A (ja) | 優先度判別回路 |