JPS62210677A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62210677A JPS62210677A JP5256286A JP5256286A JPS62210677A JP S62210677 A JPS62210677 A JP S62210677A JP 5256286 A JP5256286 A JP 5256286A JP 5256286 A JP5256286 A JP 5256286A JP S62210677 A JPS62210677 A JP S62210677A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- semiconductor device
- source
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000005368 silicate glass Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 239000012298 atmosphere Substances 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- 239000002356 single layer Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 241000251730 Chondrichthyes Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法に関し、更に具体的には
ＬＤＤ構造の半導体装置の製造方法に間予る。
ＬＤＤ構造の半導体装置の製造方法に間予る。
（従来の技術）
ＬＤＤ構造半導体装置は１９８２年発行のアイトリプル
イージャーナルソリッドーステートサーキッツ、ボリュ
ームニスシー１７．ピービー−２６６（ＩＥＥＥ Ｊ、
５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ＋Ｖｏ
ｌ−ｓｃ −１７＋ｐｐ２２０−２２６．１９８２．）
に記載されている様に、Ｎ一層を設ける事により電界集
中を防ぎ特にホットエレクトロンに対して有効な手段と
して使われている。また高集積化を目ざす時よシ短いケ
゛−ト長が要求されるがこの時大きな効果を発揮する。
イージャーナルソリッドーステートサーキッツ、ボリュ
ームニスシー１７．ピービー−２６６（ＩＥＥＥ Ｊ、
５ｏｌｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ＋Ｖｏ
ｌ−ｓｃ −１７＋ｐｐ２２０−２２６．１９８２．）
に記載されている様に、Ｎ一層を設ける事により電界集
中を防ぎ特にホットエレクトロンに対して有効な手段と
して使われている。また高集積化を目ざす時よシ短いケ
゛−ト長が要求されるがこの時大きな効果を発揮する。
従来のＬＤＤ構造の半導体装置の製造方法を第２図（ａ
）〜（ａ）に断面図で示す。
）〜（ａ）に断面図で示す。
（ａ）はＰ型シリコン基板２０１に酸化膜２０２を形成
し、その上にポリシリコン２θ３を成長させ、半導体装
置におけるゲート電極を公知のホトリソエツチングで形
成し、ホ） ＩＪソ工程で形成したレジスト２０４をマ
スクにして、低濃度不純物リンによるＮ一層２０５をイ
ンプランテーションしたものである。
し、その上にポリシリコン２θ３を成長させ、半導体装
置におけるゲート電極を公知のホトリソエツチングで形
成し、ホ） ＩＪソ工程で形成したレジスト２０４をマ
スクにして、低濃度不純物リンによるＮ一層２０５をイ
ンプランテーションしたものである。
（ｂ）は酸化膜（ＮＳＣ） ２０６をＣＶＤ法（化学的
気相成長法）で成長させ、（ｃ）の様に、酸化膜（ＮＳ
Ｃ）２０６ｆドライエツチングする。このときのエツチ
ングでの異方性エッチを利用し、ポリシリコン両サイド
に酸化膜（ＮＳＣ） ２ ／／ ６を残す。（ｄ）は、
酸素雰囲気中で、熱処理分行い、表面に薄いマスク酸化
膜２０７を形成したものであり、このマスク酸化膜をマ
スクとして、半導体装置におけるソース・ドレインの形
成の為に高濃度不純物ヒ素（Ａｓ）をインプランテーシ
ョンしたものである。
気相成長法）で成長させ、（ｃ）の様に、酸化膜（ＮＳ
Ｃ）２０６ｆドライエツチングする。このときのエツチ
ングでの異方性エッチを利用し、ポリシリコン両サイド
に酸化膜（ＮＳＣ） ２ ／／ ６を残す。（ｄ）は、
酸素雰囲気中で、熱処理分行い、表面に薄いマスク酸化
膜２０７を形成したものであり、このマスク酸化膜をマ
スクとして、半導体装置におけるソース・ドレインの形
成の為に高濃度不純物ヒ素（Ａｓ）をインプランテーシ
ョンしたものである。
これに熱処理を行うことによシ、Ｎ＋領域２θ８を形成
し、（ａ）の様な半導体装置のＬＤＤ構造を形成してい
た。
し、（ａ）の様な半導体装置のＬＤＤ構造を形成してい
た。
（発明が解決しようとする問題点）
しかしながら、以上述べた方法によると、シリコン基板
上へ２度イオンインプラテーションするので、シリコン
中にインプラによるダメージがちシ半導体装置の特性に
悪影響を及はすことがある。
上へ２度イオンインプラテーションするので、シリコン
中にインプラによるダメージがちシ半導体装置の特性に
悪影響を及はすことがある。
又プロセス的にも、インプラ工程が増加し工程簡略化が
なかなか図れないという問題点がちった。
なかなか図れないという問題点がちった。
（問題点を解決しようとする手段）
本発明はＬＤＤ構造の半導体装置の製造プロセスで、Ｌ
ＤＤ構造を形成する時、低濃度の不純物を含むシリケー
トガラスを形成しこれを拡散源として熱処理することで
、ソース・ドレイン領域に不純物を拡散させＮ一層を形
成するとともに、このシリコンガラスをマスクとして高
濃度のイオンインプラテーションを行なうものである。
ＤＤ構造を形成する時、低濃度の不純物を含むシリケー
トガラスを形成しこれを拡散源として熱処理することで
、ソース・ドレイン領域に不純物を拡散させＮ一層を形
成するとともに、このシリコンガラスをマスクとして高
濃度のイオンインプラテーションを行なうものである。
（作 用）
本発明は、低濃度不純物層を形成する際に、ゲート電極
の周囲に形成された、不純物を含むシリケートガラスか
らなるサイドウオールを用いるので、イオンインプラテ
ーションの回数を減らすことができるとともに、このサ
イドウオールを高濃度不純物層を形成する際のマスクと
して用いるので工数を減少させることができるのである
。
の周囲に形成された、不純物を含むシリケートガラスか
らなるサイドウオールを用いるので、イオンインプラテ
ーションの回数を減らすことができるとともに、このサ
イドウオールを高濃度不純物層を形成する際のマスクと
して用いるので工数を減少させることができるのである
。
（実施例）
第１図（ａ）〜（ｄ）は、ＬＤＤ構造の半導体装置の一
実施例を説明するための断面図である。
実施例を説明するための断面図である。
（ａ）は、Ｐ型シリコン基板１０１に酸化膜（ゲート酸
化膜）１０２及びポリシリコン１０３を形成し、レジス
ト２０４をマスクとする公知の技術で半導体装置のゲー
ト電極を形成したものでおる。
化膜）１０２及びポリシリコン１０３を形成し、レジス
ト２０４をマスクとする公知の技術で半導体装置のゲー
ト電極を形成したものでおる。
（ｂ）はＣＶＤ法（化学的気相成長法）により ＰＳＧ
（ホスフォラスシリケートガラス）１ｏ９を成長させ
たものである。（ｃ）はＰＳＧ １０９を（ドライエツ
チングによる異方性エツチングを利用したエツチング方
法）をした後、酸素雰囲気中で熱処理を行い薄い酸化膜
（マスク酸化膜）１０７を成長させたものである。又こ
の時の熱処理を利用して、ＰＳＧ１０９のリンを拡散源
としてシリコン基板１０１中に拡散し、Ｎ一層１１０分
形成する。次工程でソース・ドレインのＮ層１０８を形
成する為にＡｓをインプランテーションし窒素雰囲気中
で熱処理を行うことにより、（ｄ）の様にＮ＋層１０８
を形成し、ＬＤＤ構造半導体装置を形成する。
（ホスフォラスシリケートガラス）１ｏ９を成長させ
たものである。（ｃ）はＰＳＧ １０９を（ドライエツ
チングによる異方性エツチングを利用したエツチング方
法）をした後、酸素雰囲気中で熱処理を行い薄い酸化膜
（マスク酸化膜）１０７を成長させたものである。又こ
の時の熱処理を利用して、ＰＳＧ１０９のリンを拡散源
としてシリコン基板１０１中に拡散し、Ｎ一層１１０分
形成する。次工程でソース・ドレインのＮ層１０８を形
成する為にＡｓをインプランテーションし窒素雰囲気中
で熱処理を行うことにより、（ｄ）の様にＮ＋層１０８
を形成し、ＬＤＤ構造半導体装置を形成する。
以上述べた様に、ＰＳＧ中の不純物を拡散源として拡散
することによシ、イングラ工程が削除される２ともＫ、
プロセスの簡略化が図れ、ＬＤＤ構造の半導体装置を製
造することができる様になる。
することによシ、イングラ工程が削除される２ともＫ、
プロセスの簡略化が図れ、ＬＤＤ構造の半導体装置を製
造することができる様になる。
以上の実施例ではＮ−チャネル型の半導体装置について
述べているが、応用としてＰ−チャネル型でＬＤＤ構造
を製造する時、ＢＳＧ中の不純物Ｂ（ポロン）を拡散源
としてＰ一層を形成しＣ−ＭＯＳ型のＬＤＤ構造を製造
する事も出来る。
述べているが、応用としてＰ−チャネル型でＬＤＤ構造
を製造する時、ＢＳＧ中の不純物Ｂ（ポロン）を拡散源
としてＰ一層を形成しＣ−ＭＯＳ型のＬＤＤ構造を製造
する事も出来る。
（発明の効果）
以上の様に、本発明の製造方法によれば、半導体装置に
おけるＬＤＤ構造の低濃度不純物層を形成する為にイン
プラのマスクとして用いるサイドウオールをシリケート
ガラスにしてこの中の不純物を拡散源として、熱処理を
行うことによシ、イオンインプランテーションのダメー
ジと不純物の濃度制御の困難さが回避できよりホットエ
レクトロンに強いＬＤＤ構造半導体装置を得る事ができ
るとともに従来高濃度不純物層からなるソースドレイン
を形成するために必要とされているマスク酸化膜形成時
に、この不純物を含むシリク−トガラスから低濃度不純
物を拡散する為工程も簡略化される。
おけるＬＤＤ構造の低濃度不純物層を形成する為にイン
プラのマスクとして用いるサイドウオールをシリケート
ガラスにしてこの中の不純物を拡散源として、熱処理を
行うことによシ、イオンインプランテーションのダメー
ジと不純物の濃度制御の困難さが回避できよりホットエ
レクトロンに強いＬＤＤ構造半導体装置を得る事ができ
るとともに従来高濃度不純物層からなるソースドレイン
を形成するために必要とされているマスク酸化膜形成時
に、この不純物を含むシリク−トガラスから低濃度不純
物を拡散する為工程も簡略化される。
第１図（ａ）〜（ｄ）は本発明の半導体装置の一実施例
を説明するための半導体装置の各製造工程の断面図、第
２図（ａ）〜（ｅ）は従来の半導体装置の製造方法を説
明するだめの半導体装置の各製造工程の断面図。 １０１・・・Ｐ型シリコン基板、１０２・・・ゲート酸
化膜、１０３・・・ポリシリコン、１０４・・・レノス
ト、１０７…マスク酸化膜、１０８・・・Ｎ十層、１０
９・・・ＰＳＧ、１１０・・・Ｎ一層。 特許出願人 沖電気工業株式会社 −叉ンン絆；イｆ’ｌ ｑ？１Ａｆｊ、、、’Ｆ ：１
ｎｌ！ｌｖ ｋ ｍ第１図 ｄｌ ｅ１ １、泉の製、１方法ｄ代ｉｆｉ 第２図 ２０１ Ｐ’２’ｔリゴ”−基１２０２ グー
Ｖ！ｌ餡Ｕ！ ２０３ ・ポリシリ〕） ２０４ レジ・・スト ２０５：Ｎ ！！ ２０６・紘化順（ＮＳＧＩ ２０７・マス７鮫イし餞
を説明するための半導体装置の各製造工程の断面図、第
２図（ａ）〜（ｅ）は従来の半導体装置の製造方法を説
明するだめの半導体装置の各製造工程の断面図。 １０１・・・Ｐ型シリコン基板、１０２・・・ゲート酸
化膜、１０３・・・ポリシリコン、１０４・・・レノス
ト、１０７…マスク酸化膜、１０８・・・Ｎ十層、１０
９・・・ＰＳＧ、１１０・・・Ｎ一層。 特許出願人 沖電気工業株式会社 −叉ンン絆；イｆ’ｌ ｑ？１Ａｆｊ、、、’Ｆ ：１
ｎｌ！ｌｖ ｋ ｍ第１図 ｄｌ ｅ１ １、泉の製、１方法ｄ代ｉｆｉ 第２図 ２０１ Ｐ’２’ｔリゴ”−基１２０２ グー
Ｖ！ｌ餡Ｕ！ ２０３ ・ポリシリ〕） ２０４ レジ・・スト ２０５：Ｎ ！！ ２０６・紘化順（ＮＳＧＩ ２０７・マス７鮫イし餞
Claims (1)
- 【特許請求の範囲】 （ａ）シリコン基板上にゲート酸化膜を介してゲート電
極を形成する工程と、 （ｂ）前記基板上に導電型を決定する不純物を含むシリ
ケートガラス膜を形成する工程と、 （ｃ）前記シリケートガラス膜を異方性エッチングして
前記ゲート電極の側面にサイドウォールを形成する工程
と、 （ｄ）前記サイドウォールのシリケートガラス膜中の不
純物を拡散源として前記基板に低濃度不純物層を形成す
る工程と、 （ｅ）前記サイドウォールをイオンインプラテーション
のマスクとして高濃度不純物層を形成する工程とを含む
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256286A JPS62210677A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256286A JPS62210677A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62210677A true JPS62210677A (ja) | 1987-09-16 |
Family
ID=12918242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5256286A Pending JPS62210677A (ja) | 1986-03-12 | 1986-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62210677A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432676A (en) * | 1987-07-29 | 1989-02-02 | Nec Corp | Manufacture of insulated-gate field-effect transistor |
| US5443994A (en) * | 1990-04-02 | 1995-08-22 | National Semiconductor Corporation | Method of fabricating a semiconductor device having a borosilicate glass spacer |
-
1986
- 1986-03-12 JP JP5256286A patent/JPS62210677A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432676A (en) * | 1987-07-29 | 1989-02-02 | Nec Corp | Manufacture of insulated-gate field-effect transistor |
| US5443994A (en) * | 1990-04-02 | 1995-08-22 | National Semiconductor Corporation | Method of fabricating a semiconductor device having a borosilicate glass spacer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5141882A (en) | Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor | |
| JPH0974072A (ja) | 半導体装置の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPS62210677A (ja) | 半導体装置の製造方法 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPS63185064A (ja) | 半導体装置の製造方法 | |
| JP2748854B2 (ja) | 半導体装置の製造方法 | |
| JPH0485968A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH05315617A (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JP3250298B2 (ja) | 半導体装置の製造方法 | |
| JPH09252127A (ja) | 半導体装置及びその製造方法 | |
| KR100239723B1 (ko) | 반도체소자 제조방법 | |
| JPS63307724A (ja) | 半導体集積回路の製造方法 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPH01117066A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2738327B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60119781A (ja) | 半導体装置の製造方法 | |
| JPH0410547A (ja) | 半導体装置の製造方法 | |
| JPH04139834A (ja) | 半導体装置の製造方法 | |
| JPH023915A (ja) | 半導体装置の製造方法 | |
| JPH01145849A (ja) | 半導体装置の製造方法 | |
| JPH03171740A (ja) | 半導体装置の製造方法 | |
| JPS61239669A (ja) | 半導体集積回路 | |
| JPS6376376A (ja) | Ｍｏｓ半導体装置の製造方法 |