JPS62209890A - Automatic wiring - Google Patents
Automatic wiringInfo
- Publication number
- JPS62209890A JPS62209890A JP61050621A JP5062186A JPS62209890A JP S62209890 A JPS62209890 A JP S62209890A JP 61050621 A JP61050621 A JP 61050621A JP 5062186 A JP5062186 A JP 5062186A JP S62209890 A JPS62209890 A JP S62209890A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- route
- pair
- signal lines
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000005452 bending Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電子回路印刷配線板の配線方法に係り、特に、
電子回路の平衡伝送路を形成する2本の信号線を同時に
、しかも平行パターンとなるように経路探索を行う自動
配線方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a wiring method for an electronic circuit printed wiring board, and in particular,
The present invention relates to an automatic wiring method for simultaneously searching for routes for two signal lines forming a balanced transmission path of an electronic circuit so as to form a parallel pattern.
(従来の技術)
従来、電子計算機による電子回路印刷配線板の自動配線
方法としては線分探索法及び迷路法が広く使われている
。(Prior Art) Conventionally, the line segment search method and the maze method have been widely used as automatic wiring methods for electronic circuit printed wiring boards using electronic computers.
第4図は従来の自動配線の対象となる電子回路図、第5
図は線分探索法の概念図、第6図は迷路法の概念図であ
る。Figure 4 is an electronic circuit diagram that is subject to conventional automatic wiring;
The figure is a conceptual diagram of the line segment search method, and FIG. 6 is a conceptual diagram of the maze method.
まず、線分探索(ラインサーチ)法について説明する。First, the line segment search method will be explained.
第4図に示されるように、ある1本の信号線12につい
て、信号1112の結線すべき始点13と終点14が与
えられた場合、例えば、第5図に示されるSは第4図の
始点13に、Eは終点14に相当するものとし、それぞ
れの点S及び点Eより障害物(或いは既配線領域) 3
0と接するまで水平方向の仮想線分20〜26及び垂直
方向の仮想線分27.28を交互に発生させ、それらの
仮想線分が交差した場合、例えば、線分20と線分28
とが交差した場合、結線が成功したものとして、交点2
9から点S及び点Eへの仮想線分を配線パターン(配線
経路)とするものである。なお、10は出力ゲート、1
1は入力ゲートである。As shown in FIG. 4, when a starting point 13 and an ending point 14 to which the signal 1112 should be connected are given for a certain signal line 12, for example, S shown in FIG. 5 is the starting point in FIG. 13, E corresponds to the end point 14, and there are obstacles (or existing wiring areas) from the respective points S and E.
Horizontal virtual line segments 20 to 26 and vertical virtual line segments 27 and 28 are alternately generated until they touch 0, and when these virtual line segments intersect, for example, line segment 20 and line segment 28
If they intersect, it is assumed that the connection was successful, and the intersection point 2
A virtual line segment from 9 to point S and point E is used as a wiring pattern (wiring route). Note that 10 is the output gate, 1
1 is an input gate.
次に、迷路法について説明する。Next, the maze method will be explained.
第6図においても点Sは第4図の始点13に相当し、点
Eは終点14に相当するものとする。迷路法とは、予め
定めた格子31を設け、点Sが属する格子36より隣接
する各格子32.33.34.35に同一の番号を付番
し、この付番を点Eまで順次繰り返すことによって、経
路を探索するものであり、ある番号がE点まで到達した
場合、例えば、格子38とは結線が成功したものとして
、この番号の逆順を配線パターン(配線経路)とするも
のである、つまり、点SからX、Y方向に波を立てて順
次広げていき、波が点Eに到達すると、今度は点Eから
格子内に記入された距離を示す数値を調べながら、点S
まで逆にたどれば、それが一つの配線経路となる。Also in FIG. 6, point S corresponds to starting point 13 in FIG. 4, and point E corresponds to ending point 14. The maze method is to provide a predetermined grid 31, assign the same number to each grid 32, 33, 34, 35 adjacent to the grid 36 to which point S belongs, and repeat this numbering sequentially up to point E. When a certain number reaches point E, for example, it is assumed that the connection with the grid 38 has been successful, and the reverse order of this number is used as the wiring pattern (wiring route). In other words, a wave is created from point S in the X and Y directions, and when the wave reaches point E, this time, while checking the numerical value indicating the distance written in the grid from point E, point S
If you trace it backwards, it becomes one wiring route.
(発明が解決しようとする問題点)
しかし、以上述べたいずれの方法であっても、信号線は
1本づつ取り扱かわれ、しかも2点間のみの経路探索で
あるため、電子回路の平衡伝送路を形成したい2本の信
号線のパターンを同時に平行に配線することはできない
。(Problem to be solved by the invention) However, in any of the methods described above, the signal lines are handled one by one, and the route search is only between two points, so the balance of the electronic circuit is It is not possible to simultaneously wire two signal line patterns in parallel to form a transmission path.
本発明は、上記問題点を除去し、電子計算機を用いて、
平衡伝送路を形成する2本の信号線のプリントパターン
を同時に、しかも平行なパターンを形成し得る自動配線
方法を提供することを目的とする。The present invention eliminates the above problems and uses an electronic computer to
It is an object of the present invention to provide an automatic wiring method capable of simultaneously forming parallel print patterns of two signal lines forming a balanced transmission path.
(問題点を解決するための手段)
本発明は、上記問題点を解決するために、電子回路印刷
配線板の自動配線方法において、任意の信号線の2つの
プリントパターンを同一の格子に収容できる最小格子を
予め設けておき、電子回路の平衡伝送路を形成する2本
の信号線をペア線として取り扱い、これらの各ペア線に
ついて、格子レベルでの概略経路を探索して概略配線を
行い、この概略経路内で当該ペア線の各信号線が交差し
ないようにこの概略経路の屈曲セルヘスルホールを割り
付け詳細配線を行うなうようにしたものである。(Means for Solving the Problems) In order to solve the above problems, the present invention provides an automatic wiring method for electronic circuit printed wiring boards, in which two printed patterns of arbitrary signal lines can be accommodated in the same grid. A minimum grid is prepared in advance, the two signal lines forming the balanced transmission path of the electronic circuit are handled as a pair of wires, and a rough route is searched for each of these pair wires at the grid level to perform rough wiring. Detailed wiring is performed by allocating bent cell hesle holes of this general route so that the signal lines of the pair of wires do not intersect within this general route.
(作用)
本発明によれば、電子回路印刷配線板の自動配線方法に
おいて、任意の信号線の2つのプリントパターンを同一
の格子に収容できるような最小の格子を予め設け、平衡
伝送路を形成する2本の信号線(以下、ペア線という)
を全信号線の中から全て抽出しておき、各ベア線毎に配
線すべき経路を格子レベルで概略決定した後、その概略
経路の範囲内で、当該ペア線の各信号線相互が交差しな
いように、概略経路が折れ曲がる格子へスルーホールを
割り付ける。従って、ベア線内の2本の信号線の経路が
自動的に平行パターンとなるため、人手を介入すること
な(極めて効率良く電子回路印刷配線板のプリントパタ
ーンを作成することができる。(Function) According to the present invention, in an automatic wiring method for an electronic circuit printed wiring board, a minimum lattice that can accommodate two printed patterns of arbitrary signal lines in the same lattice is provided in advance to form a balanced transmission path. Two signal wires (hereinafter referred to as pair wires)
After extracting all of the signal lines from among all the signal lines and roughly determining the route to be routed for each bare wire at the grid level, make sure that the signal lines of the pair of wires do not intersect each other within the range of the rough route. Assign through holes to grids whose approximate paths bend. Therefore, since the paths of the two signal lines within the bare wire automatically form a parallel pattern, a printed pattern for an electronic circuit printed wiring board can be created extremely efficiently without manual intervention.
(実施例)
以下、本発明の実施例について図面を参照しながら詳細
に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第1図は本発明に係る電子回路の自動配線方法の説明図
であり、第1図(a)はその概略配線の説明図、第1図
(b)はその経路形状タイプの説明図、第1図(c)は
その詳細配線の説明図、第2図はその自動配線の対象と
なる電子回路図である。FIG. 1 is an explanatory diagram of the automatic wiring method for electronic circuits according to the present invention, FIG. 1(a) is an explanatory diagram of the schematic wiring, FIG. FIG. 1(c) is an explanatory diagram of the detailed wiring, and FIG. 2 is an electronic circuit diagram targeted for the automatic wiring.
ここで、第2図に示されるように、一方の信号m40の
出力端子42は入力端子44と接続され、他方の信号線
41の出力端子43は入力端子45と接続され、ベア線
40.41の配線パターンの経路は平行にするものとす
る。Here, as shown in FIG. 2, the output terminal 42 of one signal line m40 is connected to the input terminal 44, the output terminal 43 of the other signal line 41 is connected to the input terminal 45, and the bare wire 40. The routes of the wiring patterns shall be parallel.
〔1〕概略配線
まず、第1図(a)に基づいて概略配線について説明す
る。[1] Schematic wiring First, the schematic wiring will be explained based on FIG. 1(a).
■第2図に示されるペア線40.41の出力端子42゜
43が属する格子50をS、入力端子44.45が属す
る格子51をEとし、第1図(b)に示される経路形状
タイプTOI、 TO2の基本形状とこれらの経路形状
タイプTOI、 TO2を組み合わせた形状の中からS
とEの位置関係より探索する経路形状タイプを選定する
。例えば、第1図(b)に示される岐路形状タイプTO
3を選定する。■ Let S be the grid 50 to which the output terminals 42 and 43 of the pair of wires 40 and 41 shown in Figure 2 belong, and E be the grid 51 to which the input terminals 44 and 45 belong, and the path shape type shown in Figure 1 (b). S from the basic shapes of TOI and TO2 and shapes that combine these route shape types TOI and TO2.
The route shape type to be searched is selected based on the positional relationship between and E. For example, the crossroad shape type TO shown in FIG. 1(b)
Select 3.
■ステップ■で決められた経路形状タイプに基づいて経
路候補1,2・・・1mを決定する。(2) Determine route candidates 1, 2, . . . 1m based on the route shape type determined in step (2).
■に=Oとおき、
■に=に+l、に5mの場合は次のステップへ進み、K
>mの場合は、未結線として、次のペア線を抽出し、ス
テップ■へ戻る。If ■ = O, ■ = = + l, and 5 m, proceed to the next step and K
> m, the next pair of wires is extracted as unconnected, and the process returns to step (2).
■に番目の経路52について、折れ曲がりを必要とする
全ての格子↑3.・・・T、 (以下、屈曲セルとい
う)でスルーホールが2個以上取れるか否かを調べる。■For route 52, all grids that require bends ↑3. ...T, (hereinafter referred to as a bending cell) to check whether two or more through holes can be made.
その結果、全ての屈曲セルTI+・・・T11でスルー
ホールが2個以上取れない場合はステップ■へ戻る。As a result, if two or more through holes cannot be obtained in all the bending cells TI+...T11, the process returns to step (2).
■に番目の経路52の各格子50.53.・・・+ T
I +・・・、T7゜・・・54.51について、順
次障害物のを無をチェックする。その結果、経路の途中
に障害物がある場合はステップ■へ戻る。経路の途中に
障害物がない場合はこの経路を配線すべきベア線40.
41の概略経路とする。■ Each grid 50.53 of the th path 52. ...+T
For I+..., T7°...54.51, the presence of obstacles is sequentially checked. As a result, if there is an obstacle on the route, return to step (3). If there is no obstacle on the route, bare wire 40 should be routed along this route.
41 general route.
〔2〕詳細配線
次に、第1図(C)に基づいて詳細配線について説明す
る。[2] Detailed wiring Next, detailed wiring will be explained based on FIG. 1(C).
■上記概略配線におけるステップ■で得られたに番目の
経路52上の屈曲セルをT、、 T、、・・・l Tl
lとし、S−T、区間、?+−Tt区間、・・・、?、
−E区間に分割する。■The bending cells on the second path 52 obtained in step (■) in the above schematic wiring are T,, T,...l Tl
Let l be S-T, interval, ? +-Tt section...? ,
- Divide into E sections.
@J−1とおき、
@S−T+区間において、屈曲セルT、でペアL% 4
0゜41の配線パターンが交差しないように、スルーホ
ール設置可能点の中から2個を選択し、スルーホールを
割り付ける。@J-1, in @S-T+ section, pair L% in bending cell T, 4
Select two points from among the points where through holes can be installed and allocate through holes so that the 0°41 wiring patterns do not intersect.
■j=j+1.j≧n+lになったら、ステップ[相]
へ行く。■j=j+1. When j≧n+l, step [phase]
go to
■TJ−1−TJ区間において、屈曲セルちてベア線4
0.41の配線パターンが交差しないようにスルーホー
ルを割り付ける。再度、ステップ[相]へ戻る。■In the TJ-1-TJ section, the bending cell and bare wire 4
Allocate through holes so that the 0.41 wiring patterns do not intersect. Return to step [phase] again.
@T、−E区間において、屈曲セル?、で決められたス
ルーホールとEとで配線し、配線パターンが交差するか
否かを調べる。その結果、交差しない場合はステップ[
相]へ行く。@T, in the -E section, is there a bending cell? , and check whether the wiring patterns intersect. As a result, if there is no intersection, step [
Go to Ai.
@j=j−1.j−0の時、概略配線部のステップ■へ
戻る。@j=j-1. When j-0, return to step ① of the general wiring section.
[相]バンクトラックを行い、Tj−I TJにお
いて屈曲セルTjにスルーホールの再割り付けを行う。[Phase] Perform bank track and reallocate through holes to bending cells Tj at Tj-I TJ.
その結果、取れる場合はステップ[相]へ戻る。As a result, if it can be obtained, return to step [phase].
取れない場合にはステップOへ戻る。If it cannot be removed, return to step O.
[相]この経路をペア線40.41の配線パターン(配
線経路)とする。[Phase] This route is the wiring pattern (wiring route) of the pair of wires 40 and 41.
第3図は上記した自動配線方法を用いて自動配線を行っ
たプリントパターンの一実施例を示す図である。FIG. 3 is a diagram showing an example of a printed pattern automatically wired using the above-described automatic wiring method.
図中、60は配線すべき始点A、 Bとなるペア線の出
力端子、61は配線すべき終点A’、B’となるペア線
の入力端子、62はスルーホール禁止点、63は障害物
、64は第1の配線パターン(表パターン)、65は第
1の屈曲セル、66は第1のスルーホール、67は第2
の配線パターン(裏パターン)、68は第2の屈曲セル
、69は第2のスルーホール、70は第3の配線パター
ン(表パターン)である。In the figure, 60 is the output terminal of the pair of wires that will be the starting points A and B for wiring, 61 is the input terminal of the pair of wires that will be the ending points of wiring A' and B', 62 is the point where through-holes are prohibited, and 63 is the obstacle. , 64 is the first wiring pattern (front pattern), 65 is the first bending cell, 66 is the first through hole, 67 is the second
68 is a second bent cell, 69 is a second through hole, and 70 is a third wiring pattern (front pattern).
上記した自動配線方法にしたがって、図に示されるよう
に、配線すべきペア線の一方は始点Aから始まり第1の
配線パターン(表パターン)64−屈曲セル65におけ
る第1のスルーホール66−第2の配線パターン(塩パ
ターン)67−第2の屈曲セル68における第2のスル
ーホール69−第3の配線パターン(表パターン)7〇
−終点A′に至る配線経路が得られる。According to the above-described automatic wiring method, as shown in the figure, one of the pair of wires to be wired starts from the starting point A and is connected to the first wiring pattern (front pattern) 64 - the first through hole 66 in the bending cell 65 - the first through hole 66 in the bending cell 65. A wiring route from the second wiring pattern (salt pattern) 67 to the second through hole 69 in the second bent cell 68 to the third wiring pattern (front pattern) 70 to the end point A' is obtained.
一方、配線すべきペア線の他方も同様に点Bから始まり
、第1の配線パターン(表パターン)64−屈曲セル6
5における第1のスルーホール66−第2の配線パター
ン(mパターン)67−第2の屈曲セル68における第
2のスルーホール69−第3の配線パターン(表パター
ン)7〇−終点B′に至る配線経路が得られる。On the other hand, the other pair of wires to be wired similarly starts from point B, and the first wiring pattern (front pattern) 64 - bending cell 6
5 - the second wiring pattern (m pattern) 67 - the second through hole 69 in the second bent cell 68 - the third wiring pattern (front pattern) 70 - to the end point B' You can get the wiring route to reach the destination.
このように構成することにより、印刷配線板に数多くの
スルーホール禁止点62や障害物(既配線部)63が存
在する場合でも、それらを考慮して、それらを巧みに避
けながら効率的な自動配線を行うことができ、しかもペ
ア線は屈曲箇所で交差することなく平行な配線を行うこ
とができる。With this configuration, even if there are many through-hole prohibited points 62 and obstacles (already wired parts) 63 on the printed wiring board, efficient automatic operation can be performed while taking these into consideration and skillfully avoiding them. It is possible to perform wiring, and moreover, the pair wires can be wired in parallel without crossing each other at bends.
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。Note that the present invention is not limited to the above embodiments,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
(発明の効果)
以上、詳細に説明したように、本発明によれば、電子回
路印刷配線板のプリントパターンの自動配線方法におい
て、(a)任意の信号線の2つのプリントパターンを同
一の格子に収容できる最小格子を設定し、(b)次に、
電子回路の平衡伝送路を形成する2本の信号線をペア線
として取り扱い、その各ペア線について格子レベルでの
概略経路を探索して概略配線を行い、(c)次に、該概
略経路内で当該ペア線の各信号線が交差しないように該
概略経路の屈曲セルヘスルホールを割り付け詳細配線を
行うなうようにしたので、
(1)印刷配線板に数多くのスルーホール禁止点や障害
物(既配線部)が存在する場合でも、それらを巧みに避
けながら効率的な自動配線を行うことができ、印刷配線
板の歩留りを向上させ、印刷配線板の有効利用を図るこ
とができる。(Effects of the Invention) As described in detail above, according to the present invention, in the automatic wiring method of printed patterns of an electronic circuit printed wiring board, (a) two printed patterns of arbitrary signal lines are arranged in the same grid. (b) Then,
Two signal lines forming a balanced transmission path of an electronic circuit are handled as a pair of wires, and a rough route is searched at the grid level for each pair of wires to perform rough wiring. (1) There are many through-hole prohibition points and obstacles on the printed wiring board. Even if existing wiring sections (existing wiring sections) exist, efficient automatic wiring can be performed while skillfully avoiding them, improving the yield of printed wiring boards and making effective use of printed wiring boards.
(2)ペア線内の2本の信号線の経路が自動的に平行パ
ターンとなるため、人手を介入することなく極めて効率
良く電子回路印刷配線板のプリントパターンの形成を行
うことができる。(2) Since the paths of the two signal lines in the pair automatically form a parallel pattern, the printed pattern of the electronic circuit printed wiring board can be formed extremely efficiently without manual intervention.
(3)シかも、プリントパターンを収容する格子のサイ
ズを変えることにより、2本を越える信号線の同経路探
索にも容品に適用可能である。(3) Furthermore, by changing the size of the grid that accommodates the printed pattern, it is also applicable to searching for the same route for more than two signal lines.
第1図は本発明の電子回路の自動配線方法の説明図、第
2図は本発明の自動配線の対象となる電子回路図、第3
図は本発明の自動配線を適用したプリントパターンの一
実施例を示す平面図、第4図は従来の自動配線の対象と
なる電子回路図、第5図は従来の線分探索法の概念図、
第6図は従来の迷路法の概念図である。
40、41・・・ペア線、42.43.60・・・出力
端子、44゜45、61・・・入力端子、50〜54・
・・格子、TOI 、 TO2。
TO3・・・経路形状タイプ、62・・・スルーホール
禁止点、63・・・障害物、64・・・第1の配線パタ
ーン(表パターン)、65・・・第1の屈曲セル、66
・・・第1のスルーホール、67・・・第2の配線パタ
ーン(裏パターン)、68・・・第2の屈曲セル、69
・・・第2のスルーホール、70・・・第3の配線パタ
ーン(表パターン)。FIG. 1 is an explanatory diagram of the automatic wiring method for electronic circuits of the present invention, FIG. 2 is a diagram of an electronic circuit that is subject to automatic wiring of the present invention, and FIG.
The figure is a plan view showing an example of a printed pattern to which the automatic wiring of the present invention is applied, Figure 4 is an electronic circuit diagram targeted by conventional automatic wiring, and Figure 5 is a conceptual diagram of the conventional line segment search method. ,
FIG. 6 is a conceptual diagram of the conventional maze method. 40, 41...Pair wire, 42.43.60...Output terminal, 44°45,61...Input terminal, 50-54.
... Lattice, TOI, TO2. TO3... Route shape type, 62... Through-hole prohibited point, 63... Obstacle, 64... First wiring pattern (front pattern), 65... First bending cell, 66
...First through hole, 67...Second wiring pattern (back pattern), 68...Second bending cell, 69
...Second through hole, 70...Third wiring pattern (front pattern).
Claims (2)
において、 (a)任意の信号線の2つのプリントパターンを同一の
格子に収容できる最小格子を設定し、 (b)次に、電子回路の平衡伝送路を形成する2本の信
号線をペア線として取り扱い、その各ペア線について格
子レベルでの概略経路を探索して概略配線を行い、 (c)次に、該概略経路内で当該ペア線の各信号線が交
差しないように該概略経路の屈曲セルへスルホールを割
り付け詳細配線を行うなうことを特徴とする自動配線方
法。(1) In an automatic wiring method for printed patterns of electronic circuit printed wiring boards, (a) a minimum grid that can accommodate two printed patterns of arbitrary signal lines in the same grid is set, (b) next, the electronic circuit Treat the two signal lines forming a balanced transmission path as a pair of wires, search for a rough route at the grid level for each pair of wires, and perform rough wiring. (c) Next, within the rough route, An automatic wiring method characterized in that detailed wiring is performed by allocating through holes to bent cells of the general route so that the signal lines of the pair do not intersect.
状タイプを使用することを特徴とする特許請求の範囲第
1項記載の自動配線方法。(2) The automatic wiring method according to claim 1, wherein a predetermined route shape type is used when searching for the general route.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61050621A JPH077424B2 (en) | 1986-03-10 | 1986-03-10 | Automatic wiring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61050621A JPH077424B2 (en) | 1986-03-10 | 1986-03-10 | Automatic wiring method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62209890A true JPS62209890A (en) | 1987-09-16 |
JPH077424B2 JPH077424B2 (en) | 1995-01-30 |
Family
ID=12864049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61050621A Expired - Fee Related JPH077424B2 (en) | 1986-03-10 | 1986-03-10 | Automatic wiring method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH077424B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05233743A (en) * | 1992-02-18 | 1993-09-10 | Hitoshi Nishimura | Automatic wiring diagram preparing device |
-
1986
- 1986-03-10 JP JP61050621A patent/JPH077424B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05233743A (en) * | 1992-02-18 | 1993-09-10 | Hitoshi Nishimura | Automatic wiring diagram preparing device |
Also Published As
Publication number | Publication date |
---|---|
JPH077424B2 (en) | 1995-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63225869A (en) | Wiring path search system | |
JPH10270563A (en) | Automatic general wiring method for integrated circuit | |
CN115329713A (en) | Layout module, method and device for generating wiring file and wiring | |
Marek-Sadowska et al. | The crossing distribution problem [IC layout] | |
JPS62209890A (en) | Automatic wiring | |
US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
JP2523702B2 (en) | Automatic wiring method for semiconductor integrated circuits | |
Venkateswaran et al. | A hexagonal array machine for multilayer wire routing | |
JP2752530B2 (en) | Automatic wiring method and device therefor | |
Wu et al. | A Bus Planning Algorithm for FPC Design in Complex Scenarios | |
CN115310401B (en) | Wiring method for integrated circuit layout meeting cross symmetry simulation constraint | |
CN117350234A (en) | Bus wiring method and device, computing device and storage medium | |
JPS58207694A (en) | Method of designing connection of printed board wiring | |
JP2751199B2 (en) | Wiring route search method and device | |
JP2566788B2 (en) | Printed circuit board wiring method | |
Tan | Algorithmic studies on PCB routing | |
JPH0652532B2 (en) | Circuit board wiring route search method by CAD | |
JP2914025B2 (en) | LSI automatic placement and routing processing method | |
JPH04290171A (en) | Automatic wiring system | |
JP2567985B2 (en) | Digital circuit path automatic selection method and digital circuit path automatic selection device | |
JP2652968B2 (en) | Automatic wiring method | |
JPH05216963A (en) | Wiring method | |
Kulkarni et al. | Ordering of Connections for Automated Routing | |
JPH09114876A (en) | Wiring pattern design method, wiring pattern design device and manufacture of multilayer wiring substrate | |
JPH0645443A (en) | Hierarchical wiring method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |