JP2536189B2 - Automatic wiring method - Google Patents

Automatic wiring method

Info

Publication number
JP2536189B2
JP2536189B2 JP1267808A JP26780889A JP2536189B2 JP 2536189 B2 JP2536189 B2 JP 2536189B2 JP 1267808 A JP1267808 A JP 1267808A JP 26780889 A JP26780889 A JP 26780889A JP 2536189 B2 JP2536189 B2 JP 2536189B2
Authority
JP
Japan
Prior art keywords
layer
line
wiring
search
escape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1267808A
Other languages
Japanese (ja)
Other versions
JPH03127852A (en
Inventor
宗 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1267808A priority Critical patent/JP2536189B2/en
Publication of JPH03127852A publication Critical patent/JPH03127852A/en
Application granted granted Critical
Publication of JP2536189B2 publication Critical patent/JP2536189B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路、プリント基板の自動配線方式に
関するものである。
TECHNICAL FIELD The present invention relates to an automatic wiring system for an integrated circuit and a printed circuit board.

〔従来の技術〕[Conventional technology]

従来の自動配線方法としては、配線領域を格子として
扱い、全ての格子を記憶領域に確保し、配線すべき端子
に相当する格子から波面伝搬に基づいて各格子にラベル
付けをし、その波面が目標とする端子にたどりついた
ら、ラベルを逆にたどって経路を完成させる「迷路法」
があり、配線領域の並列計算機を構成する各プロセッサ
に分担させて波面伝搬を並列に行なう方式がよく知られ
ている。
In the conventional automatic wiring method, the wiring area is treated as a grid, all the grids are secured in the storage area, each grid is labeled based on the wavefront propagation from the grid corresponding to the terminal to be wired, and the wavefront is When you reach the target terminal, follow the label backwards to complete the path "Maze method"
There is a well-known method in which the wavefront propagation is performed in parallel by the processors constituting the parallel computer in the wiring area.

この従来技術については、1986年情報処理学会論文誌
「並列ルーティングプロセッサの試作研究」に詳述され
ている。
This conventional technique is described in detail in the 1986 IPSJ journal "Parallel Routing Processor Prototype Research".

また、並列処理ではないが、従来の逐次型の自動配線
方式として、配線を行なう端子S、端子Dの双方から線
(探索線と呼ぶ)を出し、端子Sから出した探索線と端
子Dから出した探索線とが交差しなかったら、それらの
探索線と直交する線を新たな探索線として生成するとい
う操作を繰り返し、端子Sから由来した探索線と端子D
から由来した探索線が交差したら、経路をみつけたこと
になるという「線分探索法」がよく知られている(ディ
ー・ダブリュー・ハイタワー,‘ア・ソルーション・ト
ゥ・ラインルーティング、プロブレム・オン・ザ・コン
ティニュアス・プレーン’プロシージャ・シィックスス
・デイザイン・オートメーション・ワークショップ,ペ
ージ1−24,1969)(D.W.Hightower,‘A Solution to L
ine−Routing Problem on the Continuous Plane,'Pro
c.6th Design Automation Workshop,pp.1−24,1969)。
Also, although not parallel processing, as a conventional sequential automatic wiring system, lines (called search lines) are output from both the terminal S and the terminal D that perform wiring, and the search line and the terminal D output from the terminal S are output. If the generated search line does not intersect, the operation of generating a line orthogonal to those search lines as a new search line is repeated, and the search line derived from the terminal S and the terminal D
A well-known "line segment search method" is to find a route when the search lines derived from (Cross line) are found (D W High Tower, 'A Solution to Line Routing, Problem on The Continuous Plane'Procedure Sixth Day Automation Workshop, pages 1-24,1969 '(DWHightower,' A Solution to L
ine−Routing Problem on the Continuous Plane, 'Pro
c. 6th Design Automation Workshop, pp.1-24, 1969).

また、「線分探索法」を改善した「改良線分探索法」
というものもよく知られている。これは、障害物の角か
ら集積回路のデザイン・ルールを満たす距離だけ離れた
位置にコーナー・ポイントというものを生成し、そのコ
ーナー・ポイントを通るエスケープ・ラインを生成す
る。エスケープ・ラインを生成する際には、エスケープ
・ラインがデザイン・ルールを満たす様にその長さを定
める。即ち、コーナー・ポイントからエスケープ・ライ
ンを伸ばしていき、障害物に近付く許容範囲にまでたど
りついたら、そこで伸ばすのを止める。次に、配線を行
なう端子S、端子Dの双方から、線(探索線と呼ぶ)を
生成する。そして、端子Sから生成された探索線と交わ
るエスケープ・ラインを列挙して、新たな探索線とする
という操作を、端子Sに由来する探索線が端子Dに由来
する探索線にたどりつくまで繰り返し、たどりついたら
探索線を逆方向に追跡することで配線経路を完成させる
という方式である。
In addition, "Improved line search method" which improved "Line search method"
Is also well known. This generates a corner point at a distance from the corner of the obstacle that satisfies the design rule of the integrated circuit, and generates an escape line passing through the corner point. When generating an escape line, its length is determined so that the escape line satisfies the design rules. That is, extend the escape line from the corner point, and when you reach the allowable range to approach the obstacle, stop the extension there. Next, a line (referred to as a search line) is generated from both the terminal S and the terminal D for wiring. Then, an operation of enumerating escape lines intersecting with the search line generated from the terminal S and setting it as a new search line is repeated until the search line derived from the terminal S reaches the search line derived from the terminal D, When the route is reached, the search line is traced in the opposite direction to complete the wiring route.

この従来技術については、1988年電子情報通信学会技
報「ヒープ探索木を用いた改良線分探索法」に詳述され
ている。
This conventional technique is described in detail in the 1988 Technical Report of the Institute of Electronics, Information and Communication Engineers, "Improved line segment search method using heap search tree".

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

「迷路法」を並列化した方式においては、配線領域の
全ての格子を記憶領域に確保するために、記憶領域の消
費量が大きく、配線対象の集積回路の大規模化に対応す
るのは、困難である。また、細かなデザイン・ルールへ
の対応も難しい。
In the method in which the "maze method" is parallelized, in order to secure all the grids of the wiring area in the storage area, the consumption of the storage area is large, and it is necessary to cope with the large scale of the integrated circuit to be wired. Have difficulty. It is also difficult to respond to detailed design rules.

「線分探索法」は、記憶領域の消費量、デザイン・ル
ールへの対応については、問題が無いのであるが、並列
計算機による並列処理の例が無く、大規模な集積回路の
配線においては、莫大な配線時間を要する。
The "line segment search method" has no problem in terms of storage area consumption and design rule correspondence, but there is no example of parallel processing by a parallel computer, and in the wiring of a large-scale integrated circuit, It takes a huge amount of wiring time.

「改良線分探索法」は、記憶領域の消費量について
は、問題が無いが、多層配線への対応が不十分であり、
また、「線分探索法」と同様に、並列計算機による並列
処理の例が無く、大規模な集積回路の配線においては、
莫大な配線時間を要する。
The "improved line segment search method" has no problem with regard to the amount of storage area consumption, but it does not support multilayer wiring,
Also, similar to the "line segment search method", there is no example of parallel processing by a parallel computer, and in the wiring of a large-scale integrated circuit,
It takes a huge amount of wiring time.

これに対して本発明は、「改良線分探索法」を多層配
線に対応させ、さらに、並列処理を可能にすることによ
って、配線速度を向上させることを目的としている。
On the other hand, an object of the present invention is to improve the wiring speed by adapting the "improved line segment search method" to multilayer wiring and enabling parallel processing.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の自動配線方法の構成は、多層構造を持つ集積
回路、プリント基板の自動配線処理の際に、障害物の角
からデザイン・ルールを満たす距離だけ離れた位置及び
隣接層の同位置にコーナー・ポイントを生成し、そのコ
ーナー・ポイントを基準としてそのコーナー・ポイント
が属する層の配線方向に従って障害物を回避するエスケ
ープ・ラインを生成し、それらのエスケープ・ラインの
中から端子間を接続するための経路を探索することを特
徴とし、また、集積回路、プリント基板の自動配線処理
を、相互結合網で互いに接続された計算機で並列処理す
る際に、各々の計算機に配線領域を分割して受け持た
せ、各計算機は、自分の担当する配線領域に含まれる障
害物及び、障害物自体は隣りの領域に存在するがデザイ
ン・ルールによってその障害物が与える影響が自分の領
域に及ぶところの障害物の属性、位置を記憶し、それら
の障害物の角からデザイン・ルールを満たす距離だけ離
れた位置にコーナー・ポイントを生成し、そのコーヌー
・ポイントを基準としてその障害物を回避するエスケー
プ・ラインを生成し、それらのエスケープ・ラインの中
から端子間を接続するための経路を探索するという処理
を各々の計算機が並列に行なうことを特徴とする。
The structure of the automatic wiring method of the present invention is such that, in an automatic wiring process of an integrated circuit having a multi-layered structure and a printed circuit board, a corner is placed at a distance from a corner of an obstacle and a distance satisfying a design rule and at the same position of an adjacent layer.・ To generate points, generate escape lines that avoid obstacles according to the wiring direction of the layer to which the corner points belong, and connect the terminals from these escape lines. In addition, when a computer connected to each other by an interconnection network performs parallel processing for automatic wiring processing of integrated circuits and printed circuit boards, the wiring area is divided and received by each computer. Each computer has an obstacle included in the wiring area that it is in charge of, and the obstacle itself in the adjacent area. Memorize the attributes and positions of obstacles where the influence of obstacles reaches your own area, generate a corner point at a distance from the corners of those obstacles that satisfies the design rule, and then use that corner. -Each computer performs parallel processing to generate an escape line that avoids the obstacle based on the point and search for a route for connecting terminals between these escape lines And

〔作用〕 本発明においては、並列処理する計算機の台数をN台
とすると、各配線層毎に配線方向に合わせて配線領域を
N等分し、各計算機は、自分の担当する配線領域に含ま
れる障害物及び、障害物自体は隣の領域に存在するが、
デザイン・ルールによってその障害物が与える影響が自
分の領域に及ぶところの障害物の属性・位置を記憶す
る。
[Operation] In the present invention, assuming that the number of computers for parallel processing is N, the wiring area is divided into N equal parts according to the wiring direction for each wiring layer, and each computer is included in its own wiring area. The obstacles and the obstacles themselves exist in the adjacent area,
Memorize the attribute / position of the obstacle where the influence that the obstacle gives to your area according to the design rule.

そして、それらの障害物の伴うコーナー・ポイントの
生成、エスケープ・ラインの生成を各々の計算機が並列
に行なう。次に、接続する端子(端子S、端子D)を含
む領域を担当する計算機が、それらの端子から探索線を
生成し、端子Sから生成された探索線の位置、長さを他
の全ての計算機に送る。端子Dから生成された探索線
は、その探索線を生成した計算機のエスケープ・ライン
の集合に加えておく。
Then, the respective computers perform the generation of the corner points accompanying the obstacles and the escape lines in parallel. Next, the computer in charge of the area including the terminals to be connected (terminal S, terminal D) generates search lines from those terminals, and determines the position and length of the search line generated from terminal S to all other positions. Send to the calculator. The search line generated from the terminal D is added to a set of escape lines of the computer that generated the search line.

各計算機は、送られて来た探索線に関する情報に基づ
いて、その探索線と交差するエスケープ・ラインが自分
の担当する領域に存在するかを知らべ、列挙し、それら
を新たな探索線として、それらの位置、長さを他の全て
の計算機に送るという処理を繰り返す。そして、列挙し
たエスケープ・ラインの中に、端子2から生成された探
索線が含まれていたら、配線経路をみつけたことにな
る。
Each computer, on the basis of the information about the search line sent to it, finds out if there is an escape line that intersects with the search line in its area and enumerates them as a new search line. , And the process of sending those positions and lengths to all other computers is repeated. Then, if the search line generated from the terminal 2 is included in the listed escape lines, it means that the wiring route has been found.

さらに、交差しているエスケープ・ラインを端子Dの
側から、端子Sの側へ逆向きに追跡(バック・トレース
と呼ぶ)することにより、経路を完成させる。このバッ
ク・トレースは、それぞれのエスケープ・ラインを受け
持つ計算機によって行なわれる。
Further, the path is completed by tracing the crossing escape lines from the terminal D side to the terminal S side in the reverse direction (referred to as back trace). This back tracing is performed by a computer that handles each escape line.

〔実施例〕〔Example〕

次に、本発明の実施例について説明する。 Next, examples of the present invention will be described.

第1図は、本発明の一実施例の複数の計算機による配
線領域の分担状況を示す図で、配線領域は、2層であ
り、第1層はX軸方向の配線、第2層はY軸方向の配線
を行なうための層である。並列処理を行なう計算機(P
E)をn台とし、それぞれをPE0、PE1・・・PEn-1とす
る。
FIG. 1 is a diagram showing the distribution of wiring areas by a plurality of computers according to an embodiment of the present invention. The wiring area has two layers, the first layer is wiring in the X-axis direction, and the second layer is Y. It is a layer for wiring in the axial direction. A computer that performs parallel processing (P
E) is n units, and each is PE0, PE1 ... PE n-1 .

第2図は、前処理の様子を示す図である。計算機PE0
は、配線領域に関する情報の入力処理をし、障害物21、
端子24の位置に基づいて、それらを担当する計算機PEに
転送する。
FIG. 2 is a diagram showing a state of preprocessing. Calculator PE0
Performs the input processing of the information on the wiring area,
Based on the position of the terminals 24, transfer them to the computer PE in charge of them.

次に、各計算機PEは、計算機PE0から送られてきた障
害物21に関する情報に基づき、その障害物21の角からデ
ザイン・ルールの許容範囲だけ離れた位置にコーナー・
ポイントCP(22)を生成する。その際には、障害物21が
存在する層、及びその隣(上、下)の層の同一座標の点
にもコーナー・ポイントCP(22)を生成する。そして、
各計算機PEは、生成したコーナー・ポイントCP(22)が
障害物からデザイン・ルールの許容範囲以上離れた位置
にあるかどうかを調べ、それを守っていないコーナー・
ポイントCP(22)は取り除く。次に、各計算機PEは、コ
ーナー・ポイントCP(22)からエスケープ・ラインEL
(23)を生成する。これは、コーナー・ポイントCP(2
2)からその層の配線方向に沿って線を伸ばした時に最
初にぶつかる障害物から、デザイン・ルールの許容範囲
だけ離れた位置まで伸ばして生成する。
Next, each computer PE, based on the information about the obstacle 21 sent from the computer PE0, places a corner at a position away from the corner of the obstacle 21 by the design rule allowable range.
Generate point CP (22). At that time, a corner point CP (22) is also generated at the layer having the obstacle 21 and the points having the same coordinates (upper and lower) adjacent thereto. And
Each computer PE checks whether the generated corner point CP (22) is at a position that is more than the allowable range of the design rule from the obstacle, and the corner point CP (22) that does not follow it is checked.
Remove point CP (22). Next, each computer PE goes from the corner point CP (22) to the escape line EL.
Generate (23). This is the corner point CP (2
When the line is extended from 2) along the wiring direction of the layer, the obstacle that first hits is extended to a position separated by the design rule allowable range.

これらの、コーナー・ポイントCP(22)の生成、エス
ケープ・ラインEL(23)の生成の処理は、各計算機PEが
自分の担当する領域に関する情報のみを用いて行なうこ
とが出来るので、各計算機PE間の通信が全く不用であ
り、全ての計算機PEの処理が終ったところで各計算機PE
間の同期をとる。
The processing of generating the corner points CP (22) and the escape line EL (23) can be performed by each computer PE using only the information regarding the area in charge of each computer PE. Communication between computers is completely unnecessary, and when all computers PE have finished processing, each computer PE
Synchronize between

次に、これから配線する端子(端子S(31)、端子D
(32))に起因するコーナー・ポイントCPとエスケープ
・ラインELをその端子を担当する計算機PEが除去する
(第3図)。そして、端子S(31)と端子D(32)から
探索線41を生成する(第4図)。これは、端子の存在す
る層、及びその隣(上、下)の層の同一座標の点から、
その層の配線方向に沿って障害物からデザイン・ルール
の許容範囲だけ離れた点まで線を伸ばして探索線41とす
る。この処理も、その配線領域を担当する計算機PEによ
って行なわれ、端子S(31)から生成された探索線41は
計算機PE0に送られ、端子D(32)から生成された探索
線41は、それを担当する計算機PEのエスケープ・ライン
ELの集合に加えられる。
Next, the terminals to be wired (terminal S (31), terminal D)
The corner point CP and escape line EL caused by (32)) are removed by the computer PE in charge of the terminal (Fig. 3). Then, the search line 41 is generated from the terminal S (31) and the terminal D (32) (FIG. 4). This is from the point of the same coordinates of the layer where the terminal exists and the layer next to it (upper, lower),
A line is extended along the wiring direction of the layer to a point separated from the obstacle by the allowable range of the design rule to form a search line 41. This processing is also performed by the computer PE in charge of the wiring area, the search line 41 generated from the terminal S (31) is sent to the computer PE0, and the search line 41 generated from the terminal D (32) is Escape line of computer PE in charge of
Added to the EL set.

次に、端子S(31)から生成された探索線41の位置、
長さに関する情報の計算機PE0が他の全ての計算機PEに
転送し、それと交差するエスケープ・ラインELを各計算
機PEに探索させる。各計算機PE0は、各計算機PEから送
られて来たエスケープ・ラインELの集合(集合Aとす
る)の中に、端子D(32)から生成されたものがあるか
どうかを調べ、もし無い場合には、集合Aを再び各計算
機PEに転送し、それと交差するエスケープ・ラインELの
探索を各計算機PLに任せるという作業を端子Dから生成
されたエスケープ・ラインEL(23)にたどりつくまで繰
り返す。
Next, the position of the search line 41 generated from the terminal S (31),
The computer PE0 of length information transfers it to all other computers PE, and causes each computer PE to search for an escape line EL intersecting with it. Each computer PE0 checks whether or not there is one generated from the terminal D (32) in the set of escape lines EL (set A) sent from each computer PE, and if it does not exist. , The set A is transferred to each computer PE again, and the task of letting each computer PL search for the escape line EL intersecting with it is repeated until the escape line EL (23) generated from the terminal D is reached.

計算機PE0は、集合Aの中に端子Dから生成されたエ
スケープ・ラインELを発見したら、それから逆向きにそ
れと交差するエスケープ・ラインELをたどって経路51を
完成する(第5図)。前述の探索の際に、逆向きにたど
る時のためのポインタを張っておく。
When the computer PE0 finds the escape line EL generated from the terminal D in the set A, it then follows the escape line EL which intersects the escape line EL in the opposite direction to complete the path 51 (FIG. 5). At the time of the above-mentioned search, a pointer is provided for tracing back in the opposite direction.

新たに生成された経路51は、新たな障害物となるの
で、その経路51の周辺のエスケープ・ラインEL、コーナ
ー・ポイントCPを更新する必要がある(第6図)。計算
機PE0は、新たに生成した経路51を、その経路51が存在
する領域を担当する計算機PEに送り、経路51の情報を送
られた計算機PEは、その経路51の周辺の配線禁止領域に
含まれるコーナー・ポイントCPとそのコーナー・ポイン
トCPから生成されたエスケープ・ラインELを取り除き、
配線禁止領域(デザイン・ルールを満たす距離だけ離れ
ていない領域)にエスケープ・ラインELは含まれている
が、その基となるコーナー・ポイントCPは配線禁止領域
外である場合には、そのコーナー・ポイントCPからエス
ケープ・ラインELを生成し直す。また、経路の周りに
も、コーナー・ポイトCPとエスケープ・ラインELを生成
する。この操作は、最高で経路の折れ曲がり数だけの並
列度が出る。
Since the newly generated route 51 becomes a new obstacle, it is necessary to update the escape line EL and the corner point CP around the route 51 (Fig. 6). The computer PE0 sends the newly generated route 51 to the computer PE in charge of the area in which the route 51 exists, and the computer PE to which the information of the route 51 is sent is included in the wiring prohibited area around the route 51. Remove the corner point CP and the escape line EL generated from that corner point CP,
The escape line EL is included in the wiring prohibited area (area not separated by the distance satisfying the design rule), but if the corner point CP that is the basis of the escape line EL is outside the wiring prohibited area, that corner Regenerate escape line EL from point CP. It also creates corner point CP and escape line EL around the route. This operation has the maximum parallelism of the number of bends in the route.

配線領域のエスケープ・ラインEL、コーナー・ポイン
トCPの更新が終ったら、次の配線を行なう、ということ
を繰り返す。
When the escape line EL and corner point CP in the wiring area have been updated, the next wiring is repeated.

〔発明の効果〕〔The invention's effect〕

本発明では、配線領域を各計算機で分割して受け持つ
ので、「改良線分探索法」における処理時間のかなりの
部分を占める「エスケープ・ラインの生成」、「エスケ
ープ・ラインの交差チェック」の処理を並列化すること
が可能となり、配線処理の高速化が可能となり、また、
配線領域に存在する障害物に関する情報を各計算機で、
分担して記憶することになるので、配線領域が大規模化
しても、記憶領域不足になりにくい。また、多層配線に
対応させたので、より実用に適しているという効果があ
る。
In the present invention, since the wiring area is divided and handled by each computer, the processing of "escape line generation" and "escape line crossing check" processing that occupy a considerable part of the processing time in the "improved line segment search method" Can be parallelized, which enables faster wiring processing.
Information about obstacles existing in the wiring area is calculated by each computer.
Since the data is shared and stored, the storage area is unlikely to run short even if the wiring area is enlarged. Further, since it is adapted to the multi-layer wiring, there is an effect that it is more suitable for practical use.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例の複数の計算機による配線
領域の分担状況を示す2層の配線領域を各PEに分割して
いる様子を示す図、第2図は、前処理で障害物、端子の
周辺にコーナー・ポンイトCP、エスケープ・ラインELを
生成した様子をし示す図、第3図は、これから配線する
端子に起因するコーナー・ポイントCP、エスケープ・ラ
インELを除去した様子を示す図、第4図は、配線する端
子から、探索線を生成した様子を示す図、第5図は、配
線経路を完成した様子を示す図、第6図は、新たに生成
された経路の周辺のコーナー・ポイントCP、エスケープ
・ラインELを更新した様子を示す図である。 21……障害物、22……コーナー・ポイント、23……エス
ケープ・ライン、24……端子、31……端子S、32……端
子D、41……探索線、51……経路。
FIG. 1 is a diagram showing a state in which a wiring area is shared by a plurality of computers according to an embodiment of the present invention, in which a two-layer wiring area is divided into PEs, and FIG. Fig. 3 is a diagram showing how corner points CP and escape lines EL are generated around objects and terminals. Fig. 3 shows a state in which corner points CP and escape lines EL caused by terminals to be wired are removed. 4A and 4B are diagrams showing a state in which a search line is generated from terminals to be wired, FIG. 5 is a diagram showing a state in which a wiring route is completed, and FIG. 6 is a diagram showing a newly generated route. It is a figure which shows a mode that the peripheral corner point CP and escape line EL were updated. 21 ... Obstacle, 22 ... Corner point, 23 ... Escape line, 24 ... Terminal, 31 ... Terminal S, 32 ... Terminal D, 41 ... Search line, 51 ... Route.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】多層構造を持つ集積回路、プリント基板の
自動配線処理の際に、障害物の角からデザイン・ルール
を満たす距離だけ離れた位置及び隣接層の同位置にコー
ナー・ポイントを生成し、そのコーナー・ポイントを基
準としてそのコーナー・ポイントが属する層の配線方向
に従って障害物を回避するエスケープ・ラインを生成
し、 配線対象の端子の存在する層およびその隣接層の同一座
標の点から、各層の配線方向に従って障害物を回避する
探索線を生成し、前記探索線が存在する層とは異なる配
線層において前記探索線と交差するエスケープ・ライン
を探し、このエスケープ・ラインが存在する層と異なる
配線層で交差するエスケープ・ラインを探す探索操作
を、探索したエスケープ・ラインが前記探索線に到達す
るまで繰り返し実施することを特徴とする自動配線方
法。
1. A corner point is generated at a position separated from a corner of an obstacle by a distance satisfying a design rule and at the same position on an adjacent layer during automatic wiring processing of an integrated circuit having a multi-layer structure and a printed circuit board. , Generate an escape line that avoids obstacles according to the wiring direction of the layer to which the corner point belongs, based on that corner point, and from the point of the same coordinates of the layer where the terminal to be wired exists and its adjacent layer, A search line that avoids an obstacle is generated according to the wiring direction of each layer, an escape line that intersects with the search line is searched for in a wiring layer different from the layer in which the search line exists, and a layer in which this escape line exists Repeat the search operation to find the escape line that intersects on different wiring layers until the searched escape line reaches the search line. An automatic wiring method characterized by applying.
【請求項2】集積回路、プリント基板の自動配線処理
を、相互結合網で互いに接続された計算機で並列処理す
る際に、各々の計算機に配線領域を分割して受け持た
せ、各計算機は、自分の担当する配線領域に含まれる障
害物及び、障害物自体は隣りの領域に存在するがデザイ
ン・ルールによってその障害物が与える影響が自分の領
域に及ぶところの障害物の属性、位置を記憶し、それら
の障害物の角からデザイン・ルールを満たす距離だけ離
れた位置にコーナー・ポイントを生成し、そのコーナー
・ポイントを基準としてその障害物を回避するエスケー
プ・ラインを生成し、配線対象の端子の存在する層およ
びその隣接層の同一座標の点から、前記点を担当する計
算機が、各層の配線方向に従って障害物を回避する探索
線を生成し、前記探索線が存在する層とは異なる配線層
において前記探索線と交差するエスケープ・ラインを各
計算機が並列に自分の担当する領域内のエスケープ・ラ
インから探し、このエスケープ・ラインが存在する層と
異なる配線層で交差するエスケープ・ラインを探す探索
操作を、探索したエスケープ・ラインが前記探索線に到
達するまで、各計算機が繰り返し実施することを特徴と
する自動配線方法。
2. When the automatic wiring processing of the integrated circuit and the printed circuit board is processed in parallel by the computers connected to each other by the interconnection network, each computer divides the wiring area and takes charge of each computer. Memorize the attributes and positions of obstacles that are included in the wiring area that you are in charge of and obstacles that exist in the adjacent area, but where the influence of the obstacles affects your area due to design rules Then, a corner point is generated at a position away from the corners of those obstacles by a distance satisfying the design rule, and an escape line that avoids the obstacle is generated based on the corner point as a reference. From the point of the same coordinates of the layer where the terminal exists and the layer adjacent to the layer, the computer in charge of the point generates a search line for avoiding an obstacle according to the wiring direction of each layer, and the search Each computer in parallel searches for an escape line that intersects with the search line in a wiring layer different from the layer in which is present, from the escape line in its own area, and a wiring layer different from the layer in which this escape line exists. An automatic wiring method, wherein each computer repeatedly performs a search operation for searching for an escape line intersecting with each other until the searched escape line reaches the search line.
JP1267808A 1989-10-13 1989-10-13 Automatic wiring method Expired - Lifetime JP2536189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1267808A JP2536189B2 (en) 1989-10-13 1989-10-13 Automatic wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1267808A JP2536189B2 (en) 1989-10-13 1989-10-13 Automatic wiring method

Publications (2)

Publication Number Publication Date
JPH03127852A JPH03127852A (en) 1991-05-30
JP2536189B2 true JP2536189B2 (en) 1996-09-18

Family

ID=17449892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1267808A Expired - Lifetime JP2536189B2 (en) 1989-10-13 1989-10-13 Automatic wiring method

Country Status (1)

Country Link
JP (1) JP2536189B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189936A (en) * 1988-01-26 1989-07-31 Fujitsu Ltd Automatic wiring method for integrated circuit

Also Published As

Publication number Publication date
JPH03127852A (en) 1991-05-30

Similar Documents

Publication Publication Date Title
JPS63225869A (en) Wiring path search system
JP2512661B2 (en) Non-binary hypercube type computer system and network connection method for multiple nodes
Behrens et al. Parallelizing an unstructured grid generator with a space-filling curve approach
Sarrafzadeh et al. Single-layer global routing
Wang et al. A parallel multipole accelerated 3-D capacitance simulator based on an improved model
JP2536189B2 (en) Automatic wiring method
Siegel et al. PASM: A reconfigurable parallel system for image processing
Bokka et al. Constant-time convexity problems on reconfigurable meshes
JP2652968B2 (en) Automatic wiring method
JP3006156B2 (en) Automatic wiring method
JP3006244B2 (en) Automatic wiring method
JP2523702B2 (en) Automatic wiring method for semiconductor integrated circuits
Bokka et al. Constant-time algorithms for constrained triangulations on reconfigurable meshes
Venkateswaran et al. A hexagonal array machine for multilayer wire routing
JPS5846173B2 (en) Logical wiring design method
JP2646818B2 (en) Automatic wiring method
Date et al. A parallel lookahead line search router with automatic ripup-and-reroute
JPS62115574A (en) Parallel wiring system
JPH01293472A (en) Wiring route searching system for circuit board by cad
Tanomaru et al. An evolutionary method for automatic wire routing
gurable Meshes email: olariu@ cs. odu. edu
JPH0460774A (en) Automatic wiring system
Wu et al. Parallel electronic prototyping of physical objects
Nishioka et al. An automatic routing system for high density multilayer printed wiring boards
CN117910423A (en) Automatic PCB wiring method, device, equipment and medium

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14