JPS63314846A - Single-layer wiring system - Google Patents

Single-layer wiring system

Info

Publication number
JPS63314846A
JPS63314846A JP62150735A JP15073587A JPS63314846A JP S63314846 A JPS63314846 A JP S63314846A JP 62150735 A JP62150735 A JP 62150735A JP 15073587 A JP15073587 A JP 15073587A JP S63314846 A JPS63314846 A JP S63314846A
Authority
JP
Japan
Prior art keywords
route
path
area
rectangular
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62150735A
Other languages
Japanese (ja)
Inventor
Kaoru Kawamura
薫 河村
Masanobu Umeda
梅田 政信
Toshiyuki Shibuya
利行 澁谷
Tatsuya Shindo
達也 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62150735A priority Critical patent/JPS63314846A/en
Publication of JPS63314846A publication Critical patent/JPS63314846A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To substantially decrease a period of time required for designing lay-out, by searching for a path for a rectangular region consisting of a set of meshes so that a number of trials is thereby decreased substantially and a high wiring density is achieved. CONSTITUTION:A device for dividing rectangular regions 1 divides a wiring region into rectangular regions in which no terminal is included. A path searching device 2 searches for a path of a pair of terminals, for each of the rectangular regions. A device for determining presence of path 3 checks whether any path of other pairs of terminals is nullified by the searched path for, the pair of terminals. If it is determined that there is no possibility of presence of any path, a path changing device 4 changes the path searched by the path searching device. These operations of the devices 2, 3 and 4 are repeated so that a path of each pair of elements is determined for each rectangular, region, whereby a number of trials is decreased while achieving a high wiring density. Finally, a detailed path determining device 5 determines a path for each mesh within the subject region.

Description

【発明の詳細な説明】 〔概 要〕 プリント基板、大規模集積回路等の配線経路の自動設計
に関し、 処理時間の短縮と自動配線率の向上を目的とし、与えら
れた全配線領域を内部に端子を一つも含まない矩形領域
に分割する矩形領域分割手段と、一つの端子対について
分割矩形領域単位の経路を探索する経路探索手段と、経
路探索手段の探索した経路により他の端子対の経路がな
(なったか否かを判断する経路存在判断手段と、他の端
子対の経路が存在しなくなったと判断されたとき経路探
素手段の探索した経路の変更を行う経路変更手段と、分
割矩形領域単位で決定した経路について該領域内にてメ
ッシュ単位の経路決定を行う詳細経路決定手段手段を備
え、経路探索手段、経路存在判断手段および経路変更手
段による処理を繰り返し行うことにより経路探索を矩形
領域単位で行った後、該矩形領域内をメツシュ単位に詳
細経路を決定するよう構成する。
[Detailed Description of the Invention] [Summary] Regarding the automatic design of wiring routes for printed circuit boards, large-scale integrated circuits, etc., the purpose of reducing processing time and improving the automatic wiring rate is to design the entire given wiring area internally. Rectangular area dividing means divides the area into rectangular areas that do not include any terminals, route searching means searches for a route for each divided rectangular area for one terminal pair, and routes for other terminal pairs are determined by the route searched by the route searching means. a route existence determining means for determining whether the route has become a terminal pair; a route changing means for modifying the route searched by the route searching means when it is determined that a route for another terminal pair no longer exists; and a dividing rectangle. A detailed route determining means is provided for determining a route in mesh units within the region for the route determined in each region, and the route search is performed in a rectangular manner by repeatedly performing processing by the route searching means, the route existence determining means, and the route changing means. After performing the determination for each area, the detailed route is determined for each mesh within the rectangular area.

〔産業上の利用分野〕[Industrial application field]

本発明は、プリント基板、大規模集積回路(以下、LS
Iと略記する)等の配線経路の自動設計に関する。
The present invention relates to printed circuit boards, large-scale integrated circuits (hereinafter referred to as LS),
(abbreviated as I) etc.).

プリント基板やLSIにおける配線経路決定は、同電位
となるべき端子対同士を、互いに交差することな(接続
する必要がある。一層配線によって処理する場合は、ス
ルーホールにより他の層を経て交差させるのではなく、
一層内で交差のないよう経路を決定しなければならない
When determining the wiring route on a printed circuit board or LSI, it is necessary to connect pairs of terminals that should have the same potential without crossing each other.When processing wiring in one layer, it is necessary to connect pairs of terminals that should be at the same potential by passing through another layer using a through hole. rather than
Routes must be determined so that there are no intersections within one layer.

この配線経路決定は、−mに大きな処理時間を要するも
のであり、処理時間の短縮が要望されている。
This wiring route determination requires a large amount of processing time, and there is a desire to shorten the processing time.

〔従来の技術〕[Conventional technology]

プリント基板やLSIにおける配線経路決定のための従
来の代表的な手法として、迷路法と呼ばれる方法が用い
られている。
A method called the maze method is used as a typical conventional method for determining wiring routes in printed circuit boards and LSIs.

迷路法は、例えば第6図に示すように、基板の上をメッ
シュ状に分割し、端子対を構成する各点から相手の点ま
でメツシュ毎にラベリングを行う。
In the maze method, as shown in FIG. 6, for example, the board is divided into meshes, and each mesh is labeled from each point constituting a terminal pair to the other point.

第6図の例では、基板内にAA、BBおよびCCの端子
対があり、基板は9×4のメツシュ状に分割されている
。ラベリングは、まず一つの端子A (X=3.Y=1
)の上下方右隣のセルに「1」のラベルを付ける。
In the example shown in FIG. 6, there are terminal pairs AA, BB, and CC in the board, and the board is divided into a 9x4 mesh. Labeling begins with one terminal A (X=3.Y=1
) to the upper and lower right of the cell.

次にrlJとラベリングされた上下左右のセルに「2」
のラベルを付ける。同様に、もう一つのA(X=6よ 
Y=3)からもラベリングを行う。
Next, put "2" in the top, bottom, left, and right cells labeled rlJ.
Label. Similarly, another A (X = 6)
Labeling is also performed from Y=3).

互いのラベリングが同じセルに対して行われたとき経路
が発見されたことになる。図では、■がこれを示す。即
ち、■は一方のAからは「2」とラベリングされ、他方
のAからのラベルングが「3」であることを示す。
A route is found when mutual labeling is performed on the same cell. In the figure, ■ indicates this. That is, ■ indicates that one A is labeled as "2" and the other A is labeled as "3".

A−1−■−■−1−Aが探索された経路である。A-1-■-■-1-A is the searched route.

一旦経路が決定されると、その経路上のセルは他の端子
対にとっては使用禁止とする。このようにして、次々と
各端子対の経路を決定していく。
Once a route is determined, cells on that route are prohibited from being used by other terminal pairs. In this way, the route for each terminal pair is determined one after another.

(発明が解決しようとする問題点〕 上記の迷路法のように端子対毎に次々と経路を決定して
いく方式では、既に決定したパターンが後の配線の障害
物となるため、最終的に配線不能区間が発生するのを避
けることが困難となる。
(Problem to be solved by the invention) In a method such as the maze method described above, in which routes are determined one after another for each terminal pair, the already determined patterns become obstacles for later wiring. It becomes difficult to avoid the occurrence of unroutable sections.

特に、配線が一層の場合には、複数の端子対を効果的に
配線する方式が確立されていない。全ての経路の可能性
の組合せを試行することによ、って理論的は可能である
が、現実的な問題においては、膨大な処理時間を必要と
するため不可能である場合が多い。計算機による自動配
線経路決定が成功する割合を自動配線率という。
In particular, when the wiring is one layer, a method for effectively wiring a plurality of terminal pairs has not been established. Although this is theoretically possible by trying all possible route combinations, in practical problems it is often impossible because it requires a huge amount of processing time. The rate at which automatic wiring route determination by a computer is successful is called the automatic wiring rate.

また迷路法では、一つの端子対について、経路が存在す
れば必ず発見するという高い配線能力を持つが、配線領
域の面積に比例して処理時間を必要とするため、大規模
回路では処理時間が非常に大きくなるという問題点があ
る。
In addition, the maze method has a high wiring ability that will always find a route if it exists for a single terminal pair, but it requires processing time in proportion to the area of the wiring area, so in large-scale circuits, the processing time is The problem is that it becomes very large.

本発明は、このような従来の問題点を解消し、処理時間
を短縮した一層配線方式を提供しようとするものである
The present invention aims to solve these conventional problems and provide a wiring system that further reduces processing time.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の一層配線方式の原理ブロック図を示す
FIG. 1 shows a block diagram of the principle of the single layer wiring system of the present invention.

図において、1は矩形領域分割手段であり、与えられた
メツシュ構造の配線領域を内部に端子を一つも含まない
矩形領域に分割する。
In the figure, reference numeral 1 denotes a rectangular area dividing means, which divides the wiring area of a given mesh structure into rectangular areas that do not include any terminals inside.

2は経路探索手段であり、各端子対について分割矩形領
域単位の経路探索を行う。
Reference numeral 2 denotes a route searching means, which searches for a route in units of divided rectangular areas for each terminal pair.

3は経路存在判断手段であり、経路探索手段2の探索し
た経路により他の端子対の経路が存在しなくなったかを
判断する。
Reference numeral 3 denotes a route existence determining means, which determines based on the route searched by the route searching means 2 whether routes for other terminal pairs no longer exist.

4は経路変更手段であり、他の端子対の経路が存在して
くなったと判断されたとき経路探索手段2の探索した経
路を変更する。
Reference numeral 4 denotes a route changing means, which changes the route searched by the route searching means 2 when it is determined that a route for another terminal pair no longer exists.

5は詳細経路決定手段であり、分割矩形領域単位で決定
した経路について、該領域内でメツシュ単位の経路決定
を行う。
Denoted at 5 is a detailed route determining means, which determines the route determined for each divided rectangular region by mesh within the region.

〔作 用〕[For production]

本発明では、まず矩形分割手段1により、配線領域を内
部に端子を一つも含まない矩形領域に分割する。
In the present invention, first, the rectangular dividing means 1 divides a wiring area into rectangular areas that do not include any terminals inside.

例えば、第2図に示すように、9×4メツシユの配線領
域を、端子A、A、B、B、C,Cを含まない矩形領域
■、■、■、■、■、■、■に分割する。即ち、配線領
域を幾つかのメツシュの集合である矩形領域に分割する
For example, as shown in Figure 2, a 9x4 mesh wiring area is divided into rectangular areas ■, ■, ■, ■, ■, ■, ■ that do not include terminals A, A, B, B, C, and C. To divide. That is, the wiring area is divided into rectangular areas each consisting of a set of several meshes.

次に、経路探索手段2により、分割矩形領域単位で一つ
の端子対の経路を探索する。探索の方法は従来の迷路法
の手法を用いて行う。
Next, the route search means 2 searches for a route for one terminal pair in each divided rectangular area. The search is performed using the conventional maze method.

次に、経路存在判断手段3により、一つの端子対につい
て探索された経路により他の端子対の経路が存在しな(
なったかを判断する。経路存在判断は、一つの端子対の
経路のため、一つの矩形領域が分離した領域に分かれ、
他の端子対の経路がこの矩形領域を共用しても、この分
離領域を越えることはできないこと、および各矩形領域
の経路通過容量による制限により経路存在の可能性を判
断する。
Next, the route existence determining means 3 determines whether a route for another terminal pair exists based on the route searched for one terminal pair.
judge whether it has happened. Path existence judgment is performed by dividing one rectangular area into separate areas because it is a path for one terminal pair.
Even if paths of other terminal pairs share this rectangular area, they cannot cross this separation area, and the possibility of the existence of a path is determined based on the limitations imposed by the path passing capacity of each rectangular area.

経路存在の可能性がないと判断されたときは、経路変更
部が経路探索部の探索した経路を変更させる。
When it is determined that there is no possibility of the route existing, the route changing unit changes the route searched by the route searching unit.

経路探索手段2、経路存在判断手段3および経路変更手
段4による処理を繰り返し行うことにより各端子対の矩
形領域単位の経路決定を行う。
By repeating the processing by the route searching means 2, the route existence determining means 3, and the route changing means 4, the route for each terminal pair is determined in units of rectangular areas.

矩形領域単位に決定した経路について、詳細経路決定手
段5はその領域内でメツシュ単位の経路を決定する。
Regarding the route determined for each rectangular area, the detailed route determining means 5 determines a route for each mesh within the area.

本発明では、メツシュの集合である矩形領域単。In the present invention, a rectangular area is a set of meshes.

位に経路を探索することにより、例えば第5図の従来例
では探索セル数が30個であったのに対し第2図に示す
ように探索領域数が7個となり、探索処理時間を大幅に
減らすことができ、これを利用して試行の回数を多くす
ることによって、結果として高い配線率を達成するもの
である。
For example, by searching for a route at the same time, the number of search cells is reduced to 7 as shown in Figure 2, compared to 30 in the conventional example shown in Figure 5, and the search processing time is greatly reduced. By utilizing this and increasing the number of trials, a high wiring rate can be achieved as a result.

〔実施例〕〔Example〕

以下第3図〜第5図に示す実施例により、本発明をさら
に具体的に説明する。
The present invention will be explained in more detail below with reference to embodiments shown in FIGS. 3 to 5.

第3図は、本発明の一実施例の構成を示すブロック図で
ある。
FIG. 3 is a block diagram showing the configuration of an embodiment of the present invention.

第4図は、本発明の一実施例による処理経過を示す図で
ある。
FIG. 4 is a diagram showing the processing progress according to an embodiment of the present invention.

以下、第3図のブロック図に従って、第4図を参照して
本実施例による処理の経過を説明する。
Hereinafter, according to the block diagram of FIG. 3, the progress of the processing according to this embodiment will be explained with reference to FIG.

テ1)前処理部10は、入力された初期データから、配
’h’A SR域を端子を含まない矩形領域に分割する
Te1) The preprocessing unit 10 divides the 'h'A SR area into rectangular areas that do not include terminals from the input initial data.

これは各メツシュを端子領域を含まない範囲で矩形状に
走査することにより行われる。第4図(a)は初期デー
タの例である。矩形領域分割により得られた矩形領域は
第4図(b)に示すように、■〜■となる。各矩形領域
の左上位置と右下位置を矩形領域テーブルとして、各端
子対の位置を端子対テーブルとして格納する。
This is done by scanning each mesh in a rectangular manner within a range that does not include the terminal area. FIG. 4(a) is an example of initial data. The rectangular areas obtained by the rectangular area division are shown in FIG. 4(b). The upper left position and lower right position of each rectangular area are stored as a rectangular area table, and the positions of each terminal pair are stored as a terminal pair table.

(2)経路探索部20は、各端子対について矩形領域単
位に経路を探索する。経路探索は迷路法により行う。
(2) The route search unit 20 searches for a route for each terminal pair in units of rectangular areas. Route searching is performed using the maze method.

(3)経路存在可能性判断部30は、探索された一つの
端子対の経路により他の端子対の経路が存在しなくなっ
たかを判断する。経路存在可能性判断は、一つの矩形領
域を二つ以上の端子対の経路が共用するとき、交差判断
部31で交差が発生しないかを判断し、容量判断部32
が矩形領域の経路通過容量を越えるかを判断することに
より行う。交差判断ブロック図31による交差判断は、
第5図に示すように、矩形領域における二つの経路の座
標値(W−i、s−jとW−m、S−n等)の比較によ
り行うことができる。第4図の例で、経路探索部によっ
てAの配線を領域■で行う経路を探索したとする。この
経路は第4図(C)に示すように、領域■を二つの完全
に分離した領域に分けることになる。他の端子対の経路
がこの境界を越えることはできない。従って、Bの配線
において、第4図(d)に示す領域■=O領域■=6領
域■と利用する経路は交差判断により失われたと判断さ
れる。このため、端子対BおよびCの経路は第4図(e
)に示すように、領域■を利用することが必須となるが
、領域■には1本の配線を通す余裕しか存在せず、容量
判断部32により配線不能が検出される。
(3) The route existence possibility determining unit 30 determines whether the route of one terminal pair that has been searched for causes the route of another terminal pair to no longer exist. In the path existence possibility judgment, when two or more terminal pairs share one rectangular area, the intersection judgment section 31 judges whether or not an intersection occurs, and the capacity judgment section 32
This is done by determining whether or not exceeds the route passing capacity of the rectangular area. The intersection judgment according to the intersection judgment block diagram 31 is as follows.
As shown in FIG. 5, this can be done by comparing the coordinate values (W-i, s-j and W-m, S-n, etc.) of two routes in a rectangular area. In the example shown in FIG. 4, it is assumed that the route search unit searches for a route for wiring A in area ■. This route divides region (2) into two completely separate regions, as shown in FIG. 4(C). No other terminal pair path can cross this boundary. Therefore, in the wiring B, it is determined that the route used in the area (2)=O area (2)=6 area (2) shown in FIG. 4(d) has been lost due to the intersection determination. Therefore, the path of terminal pair B and C is as shown in Fig. 4 (e
), it is essential to use the area (2), but there is only room for one wire to pass through the area (2), and the capacitance determination unit 32 detects that the wiring is not possible.

(4)経路変更部40は、経路存在可能性判断部3oが
らの配線不能判断により起動され、Aの新しい経路とし
て、領域■=O領域■=0領域■を選択する。
(4) The route changing unit 40 is activated by the route existence possibility determining unit 3o's determination that wiring is impossible, and selects the area ■=O area ■=0 area ■ as the new route for A.

(第4図(f))経路変更部40には、配線不能と判断
された経路が格納され、それ以外の経路を選択する。
(FIG. 4(f)) The route change unit 40 stores routes that are determined to be unwirable, and selects other routes.

(5)端子対Cの配線として、経路探索部2oにより、
第4図(幻に示すように領域■=6領域■の経路が探索
されたとする。このとき経路可能性判断部30により、
端子対Bの経路が失われたことが判断される。
(5) As the wiring of the terminal pair C, the route search unit 2o
Assume that a route in area ■=6 area ■ is searched as shown in FIG.
It is determined that the path of terminal pair B is lost.

(6)経路変更部40は端子対Cの経路を、領域■=0
領域■に変更した経路を選択する。(第4図(h))(
7)経路探索部20により、端子対Bの経路として、第
4図(i)に示すように、領域■→領域■=O領域■→
領域■=0領域■が探索され、全ての端子対の経路が領
域レベルで決定する。
(6) The route change unit 40 changes the route of the terminal pair C to the area ■=0
Select the changed route in area ■. (Figure 4 (h)) (
7) The route search unit 20 determines the route for the terminal pair B by searching the area ■→area ■=O area ■→ as shown in FIG. 4(i).
Region ■=0 Region ■ is searched and the paths of all terminal pairs are determined at the region level.

(8)最後に、詳細経路決定部50により、第4図(J
)に示すように、領域の内部でメツシュレベルの経路を
決定し、配線経路決定処理を終わる。
(8) Finally, the detailed route determining unit 50 determines the
), a mesh-level route is determined within the area, and the wiring route determination process is completed.

〔発明の効果〕〔Effect of the invention〕

以上説明のように本発明によれば、プリント基板および
LS″Iにおける一層配線の自動配線率を高めることが
でき、これらのレイアウト設計に要する時間を大幅に短
縮する効果がある。
As described above, according to the present invention, it is possible to further increase the automatic wiring rate of wiring on printed circuit boards and LS''I, and there is an effect of significantly shortening the time required for designing the layouts thereof.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明による矩形領域分割を示す図、第3図は
本発明の一実施例の構成を示すブロック図 第4図は本発明の一実施例による処理経過を示す図、 第5図は交差判断の例を示す図、 第6図は迷路法によるラベリングを示す図である。 図面において、 lは矩形領域分割手段、 2.20は経路探索手段(部)、 3は経路存在判断手段、 4は経路変更手段(部)、 5.50は詳細経路決定手段(部)、 30は経路存在可能性判断部、 31は交差判断部、     32は容量判断部、をそ
れぞれ示す。 本発明の原理ブロック図 第1図 入力基板データ ■ 配線経路データ 本発明の一実施例の構成を示すブロック図Cl1l  
                  〜)fe)  
                  fdl(el 
                     +f1本
発明の一実施例による処理経過を示す図(その1)(g
)                     (h1
本発明の一実Mlによる処理経過を示す図(その2)第
   4   図 −jS−n 第5図 迷路法によるラベリングを示す図 第  6  図
Fig. 1 is a block diagram of the principle of the present invention; Fig. 2 is a diagram showing rectangular area division according to the invention; Fig. 3 is a block diagram showing the configuration of an embodiment of the invention; Fig. 4 is an embodiment of the invention. FIG. 5 is a diagram showing an example of processing progress; FIG. 5 is a diagram showing an example of intersection determination; FIG. 6 is a diagram showing labeling using the maze method. In the drawings, l is a rectangular area dividing means, 2.20 is a route searching means (part), 3 is a route existence judgment means, 4 is a route changing means (part), 5.50 is a detailed route determining means (part), 30 31 represents a route existence possibility determining unit, 31 represents an intersection determining unit, and 32 represents a capacity determining unit, respectively. Principle block diagram of the present invention Figure 1 Input board data ■ Wiring route data Block diagram showing the configuration of an embodiment of the present invention Cl1l
~) fe)
fdl(el
+f1 Diagram showing the processing progress according to an embodiment of the present invention (Part 1) (g
) (h1
Figure 4-jS-n Figure 5 Diagram showing labeling by the labyrinth method (Part 2) Figure 6

Claims (1)

【特許請求の範囲】 基板上をメッシュ状に分割し、基板上の複数の端子対間
の配線を互いに交差することなく経路を決定する自動配
線処理において、 与えられた全配線領域を内部に端子を一つも含まない矩
形領域に分割する矩形領域分割手段(1)と、 一つの端子対について分割矩形領域単位の経路を探索す
る経路探索手段(2)と、 経路探索手段(2)の探索した経路により、他の端子対
の経路がなくなったか否かを判断する経路存在判断手段
(3)と、 他の端子対の経路が存在しなくなったと判断されたとき
、経路探索手段(2)の探索した経路の変更を行う経路
変更手段(4)と、 分割矩形領域単位で決定した経路について該領域内にて
メッシュ単位の経路決定を行う詳細経路決定手段手段(
5)を備え、 経路探索手段(2)、経路存在判断手段(3)および経
路変更手段(4)による処理を繰り返し行うことにより
経路探索を矩形領域単位で行った後、該矩形領域内をメ
ッシュ単位に詳細経路を決定するよう構成したことを特
徴とする一層配線方式。
[Claims] In an automatic wiring process that divides a board into a mesh pattern and determines routes for wiring between a plurality of pairs of terminals on the board without crossing each other, the entire given wiring area is internally divided into terminals. rectangular area dividing means (1) that divides the area into rectangular areas containing no one; route searching means (2) that searches for a route in units of divided rectangular areas for one terminal pair; A route existence determination means (3) that determines whether or not there is no longer a route for another terminal pair based on the route; and a route search means (2) for searching when it is determined that there is no longer a route for another terminal pair. a detailed route determining means (4) for determining a route determined for each divided rectangular region on a mesh-by-mesh basis within the divided rectangular region;
5), the route search is performed in units of rectangular areas by repeatedly performing the processing by the route searching means (2), the route existence determining means (3), and the route changing means (4), and then the inside of the rectangular area is meshed. A single-layer wiring method characterized by being configured to determine detailed routes on a unit-by-unit basis.
JP62150735A 1987-06-17 1987-06-17 Single-layer wiring system Pending JPS63314846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62150735A JPS63314846A (en) 1987-06-17 1987-06-17 Single-layer wiring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62150735A JPS63314846A (en) 1987-06-17 1987-06-17 Single-layer wiring system

Publications (1)

Publication Number Publication Date
JPS63314846A true JPS63314846A (en) 1988-12-22

Family

ID=15503268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62150735A Pending JPS63314846A (en) 1987-06-17 1987-06-17 Single-layer wiring system

Country Status (1)

Country Link
JP (1) JPS63314846A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309372A (en) * 1989-07-17 1994-05-03 Kawasaki Steel Corp. System and method for determining routes between circuit blocks of a programmable logic device by determining a load pin which is closest to the center of gravity of a plurality of load pins
JP2008242834A (en) * 2007-03-27 2008-10-09 O Shukuchin Wiring position determination method for substrate, and substrate manufactured using this method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309372A (en) * 1989-07-17 1994-05-03 Kawasaki Steel Corp. System and method for determining routes between circuit blocks of a programmable logic device by determining a load pin which is closest to the center of gravity of a plurality of load pins
JP2008242834A (en) * 2007-03-27 2008-10-09 O Shukuchin Wiring position determination method for substrate, and substrate manufactured using this method

Similar Documents

Publication Publication Date Title
JPS63225869A (en) Wiring path search system
EP0248513B1 (en) Method for routing
JPH03188650A (en) Routing method, routing system and semiconductor integrated circuit
US4571451A (en) Method for routing electrical connections and resulting product
KR101698248B1 (en) Method and layout of an integrated circuit
JPS63314846A (en) Single-layer wiring system
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP3208014B2 (en) Wiring path inspection device and wiring path inspection method
JPS62120042A (en) Automatic wiring system
JPS62216075A (en) Automatic wiring system with designated length
JPS62115574A (en) Parallel wiring system
JPH01293472A (en) Wiring route searching system for circuit board by cad
JP3141588B2 (en) On-grid automatic wiring method
JPH02222072A (en) Multi-layer simultaneous wiring system
JPH07147324A (en) Treatment method of automatic arrangement and wiring by cad apparatus
Kessenich et al. Global forced hierarchical router
JP2707568B2 (en) Wiring processing method
JP2523703B2 (en) Automatic wiring method for semiconductor integrated circuits
JPS62219637A (en) Wiring method in semiconductor integrated circuit device
Wang A placement technique based on minimization and even distribution of crossovers
JPH0645443A (en) Hierarchical wiring method
JPS59204255A (en) Integrated circuit system and art work system
JPH04290171A (en) Automatic wiring system
JPS62285184A (en) Lsi design method
JPS6140674A (en) Route retrieval processing system