JPS62209650A - Memory access system - Google Patents

Memory access system

Info

Publication number
JPS62209650A
JPS62209650A JP61051953A JP5195386A JPS62209650A JP S62209650 A JPS62209650 A JP S62209650A JP 61051953 A JP61051953 A JP 61051953A JP 5195386 A JP5195386 A JP 5195386A JP S62209650 A JPS62209650 A JP S62209650A
Authority
JP
Japan
Prior art keywords
write
processor
processing
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61051953A
Other languages
Japanese (ja)
Other versions
JPH0743689B2 (en
Inventor
Kazuyasu Nonomura
野々村 一泰
Takeshi Murata
雄志 村田
Takahito Noda
野田 敬人
Masayoshi Takei
武居 正善
Yuji Kamisaka
神阪 裕士
Kenichi Abo
阿保 憲一
Riyouichi Nishimachi
西町 良市
Yasutomo Sakurai
康智 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61051953A priority Critical patent/JPH0743689B2/en
Publication of JPS62209650A publication Critical patent/JPS62209650A/en
Publication of JPH0743689B2 publication Critical patent/JPH0743689B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

PURPOSE:To carry out other internal processing especially in a write mode by storing the write related information delivered from a processor together with a write instruction until a common bus is available. CONSTITUTION:When data are written to a memory 3, a processor 2 outputs a write instruction and also the write related information, i.e., the data to be written and the address information. The write related information is stored in a write information store means 4. Then the processor 2 is released from the access processing of the memory 3 and can perform other processing. While the write related information stored in the means 4 is used for the write processing that is carried out by a write control means (not shown here) which subjected to the write instruction, for example, and in its own memory access cycle.

Description

【発明の詳細な説明】 [概要] 共通バスを介してプロセッサがメモリをアクセスするよ
うにしたシステムにおいて、メモリのアクセスと共に他
の処理を行ない得るプロセッサの処理効率を向上させる
ことができるようにするため、プロセッサからのライト
命令と共に出力されるライト関連情報を上記共通バスが
使用可能状態になるまで蓄え得るライト情報蓄積手段を
備えた。
[Detailed Description of the Invention] [Summary] In a system in which processors access memory via a common bus, it is possible to improve the processing efficiency of a processor that can perform other processing in addition to memory access. Therefore, a write information storage means is provided which can store write-related information output together with write commands from the processor until the common bus becomes available.

[産業上の利用分野] 1  ゛ 本発明は、共通バスを介してプロセッサがメモリをアク
セスするようにしたメモリアクセスシステムに関する。
[Field of Industrial Application] 1. The present invention relates to a memory access system in which a processor accesses memory via a common bus.

[従来の技術1 従来、共通バスを複数のプロセッサで使用し得るように
した所謂マルチプロセッサシステム等の一部としてこの
種のメモリアクセスシステムが実現される。そして、こ
の従来のシステムでは、プロセッサが共通バスを介して
メモリのアクセスを行なう際、共通バスの状態を確認し
、当該共通バスが他のプロセッサ等によって占有されず
に開放状態となるときに当該アクセス処理を行なうよう
にしている。
[Prior Art 1] Conventionally, this type of memory access system has been realized as part of a so-called multiprocessor system in which a common bus can be used by a plurality of processors. In this conventional system, when a processor accesses memory via a common bus, the state of the common bus is checked, and when the common bus is not occupied by another processor and becomes open, the processor checks the state of the common bus. I am trying to perform access processing.

[発明が解決しようとする問題点] ところで、従来のメモリアクセスシステムでは、メモリ
のアクセスと共に他の処理を行ない得るプロセッサの処
理効率を更に向上させる余地がある。
[Problems to be Solved by the Invention] In the conventional memory access system, there is room to further improve the processing efficiency of a processor that can perform other processing in addition to memory access.

それは、以下のような理由によるものである。This is due to the following reasons.

プロセッサでの処理の基本サイクルが共通バス上での処
理を含むメモリアクセス処理のサイクルより一般的に短
く、プロセッサは共通バス上での処理を含めたメモリの
アクセス処理が完全に終了するまで自身での処理を中断
するようにしていること。
The basic cycle of processing in a processor is generally shorter than the cycle of memory access processing, including processing on the common bus, and the processor continues to operate on its own until memory access processing, including processing on the common bus, is completely completed. The process of

また、プロセッサがメモリアクセスを行なおうとしたと
き他のプロセッサが共通バスを占有している場合には、
共通バスが開放されるまで当該プロセッサの処理を持ち
状態にしていること。
Also, if another processor occupies the common bus when a processor attempts to access memory,
Keep the processing of the processor in question until the common bus is released.

更に、特に共通バスを介したメモリへの書込み時には、
当該書込み処理が完了する前にプロセッサが他の内部処
理を実行しても処理上の矛盾を生じないこと。
Additionally, especially when writing to memory over a common bus,
Processing inconsistency should not occur even if the processor executes other internal processing before the write processing is completed.

そこで本発明の課題は、ブロセツナのメモリアクセス処
理の際、特に書込み時に、共通バス上での処理を含めた
書込み処理が完了する前であってもプロセッサにおける
他の内部処理の実行を可能にさせることである。
Therefore, an object of the present invention is to enable the execution of other internal processing in the processor even before the writing processing including processing on a common bus is completed during memory access processing, especially during writing. That's true.

[@照点を解決するための手段] 本発明は、第1図に示すように、共通バス1を介してプ
ロセッサ2がメモリ3をアクセスするシステムを前提と
しており、このシステムにおいて、上記課題を解決する
ための技術的手段は、プロセッサ2からのライト命令と
共に出力されるライト関連情報を上記共通バス1が使用
可能状態となるまで蓄え得るライト情報蓄積手段4を備
えたものである。
[Means for solving the problem] The present invention is based on a system in which the processor 2 accesses the memory 3 via the common bus 1, as shown in FIG. A technical means for solving the problem is to include a write information storage means 4 capable of storing write-related information output together with a write command from the processor 2 until the common bus 1 becomes available for use.

[作用] メモリ3にデータを書込むに際して、プロセッサ1はラ
イト命令と共にライト関連情報、即ち、書込むべきデー
タとアドレス情報とを出力し、このライト関連情報がラ
イト情報蓄積手段4に蓄えられる。その後、プロセッサ
2はメモリ3のアクセス処理から解放され、他の処理を
行なう得る状態となる。一方、ライト情報蓄積手段4に
蓄えられたライト関連情報は、例えば上記ライト命令に
従う書込み制御手段(図示せず)によって独自のメモリ
アクセスサイクルにてなされる書込み処理に供される。
[Operation] When writing data to the memory 3, the processor 1 outputs write-related information, that is, the data to be written and address information, together with a write command, and this write-related information is stored in the write information storage means 4. Thereafter, the processor 2 is released from the memory 3 access process and becomes ready to perform other processes. On the other hand, the write-related information stored in the write information storage means 4 is subjected to write processing performed in its own memory access cycle by a write control means (not shown) that follows the write command, for example.

[発明の実施例] 以下、本発明の実施例を図面に基づいて説明する。[Embodiments of the invention] Embodiments of the present invention will be described below based on the drawings.

第2図は本発明に係るメモリアクセスシステムの一例を
示す回路構成図である。このシステムはプロセッサから
出力されるライトデータ及びアドレスを夫々をn個蓄え
る手段を備えるものである。
FIG. 2 is a circuit configuration diagram showing an example of a memory access system according to the present invention. This system includes means for storing n pieces of write data and addresses output from the processor.

同図において、10はプロセッサであり、このプロセッ
サ10はメモリ30に対するアクセス処理、特に書込み
処理に際してメモリ・リクエスト信号を出力すると共に
ライトデータ、ライトアドレス及び後述するようなレジ
スタに対するレジスタ・セットタイミング信号を出力す
るようになっている。11はバスインタフェース制御回
路であり、このバスインタフェース制御回路11は、プ
ロセッサ10からのメモリ・リクエスト信号の状態に基
づいてプロセッサ10でのライト命令力状態を監視する
と共に、データバス35a1アドレスバス35bで構成
された共通バス35上でのメモリライトアクセスの状態
を監視しており、プロセッサ10でのライト命令が終了
すると、ライトエンド信号WENDを出力する一方、共
通バス35上での実際のメモリライトアクセスが終了す
るとバスエンド信号BENDを出力するようになってい
る。
In the figure, 10 is a processor, and this processor 10 outputs a memory request signal during access processing, especially write processing, to the memory 30, and also outputs write data, write address, and register set timing signals for registers as described below. It is designed to be output. Reference numeral 11 denotes a bus interface control circuit, and this bus interface control circuit 11 monitors the write command status in the processor 10 based on the status of the memory request signal from the processor 10, and also controls the data bus 35a1 and the address bus 35b. The state of memory write access on the configured common bus 35 is monitored, and when the write command in the processor 10 is completed, a write end signal WEND is output, while the actual memory write access on the common bus 35 is monitored. When the bus end signal BEND is completed, the bus end signal BEND is output.

12はn進のアップダウンカウンタであり、このアップ
ダウンカウンタ12はバスインタフェース制御回路11
からのバスエンド信号BENDのインバータG1による
反転信号によってゲ−トロン1−ロールされるアンドゲ
ートG2を介した同ライトエンド信号WENDによって
アップカウントされる一方、このライトエンド信号WE
NDのインバータG3による反転信号によってゲートコ
ントロールされるアンドゲートG4を介した上記バスエ
ンド信QB E N Dによってダウンカウントされる
。このようなアップダウンカウンタ12のn進の各出力
ビットはアンドゲートG5に入力し、更にこのアンドゲ
ートG5の出力と共に上記メモリ・リクエスト信号がナ
ントゲートG6に入力している。そして、このナントゲ
ートG6出力によってゲートコントロールされるアンド
ゲートG1を介した基本タロツク信号がプロセッサ10
に入力しており、プロセッサ10での処理はすべてこの
基本りOツク信号に同期してなされるようになっている
12 is an n-ary up/down counter, and this up/down counter 12 is connected to the bus interface control circuit 11.
This light end signal WE is inverted by the inverter G1 of the bus end signal BEND from the bus end signal WE and is incremented by the right end signal WEND through the AND gate G2.
It is down-counted by the bus end signal QBEND via the AND gate G4 which is gate-controlled by the inverted signal from the ND inverter G3. Each n-ary output bit of the up/down counter 12 is input to an AND gate G5, and the memory request signal is input to a Nant gate G6 together with the output of the AND gate G5. The basic tarok signal is sent to the processor 10 via the AND gate G1 which is gate controlled by the output of the Nant gate G6.
, and all processing in the processor 10 is basically performed in synchronization with this OFF signal.

13はバスインタフェースMtl11回路11からのバ
スエンド信号BENDをカウントするn進のカウンタ、
14は上記アップダウンカウンタ12の出力とカウンタ
13の出力とを加える加算器、15は加算器14の出力
をデコードするデコーダである。このデコーダ15はn
個の出力端を有しており、加算器14からの出力値が+
  <t−0,1,・・・・・・、n−1)のときに 
t+1番目の出力端をHレベル状態にするようになって
いる。
13 is an n-ary counter that counts the bus end signal BEND from the bus interface Mtl11 circuit 11;
14 is an adder that adds the output of the up/down counter 12 and the output of the counter 13, and 15 is a decoder that decodes the output of the adder 14. This decoder 15 is n
output terminals, and the output value from the adder 14 is +
<t-0, 1,..., n-1)
The t+1st output terminal is set to an H level state.

16  (1)  、  16  (2)  、 ・・
・ ・・・ 、  16(n)  はプロセッサ10か
らのライトデータを格納し得るn個のデータレジスタ、
17(1)、17(2)、・・・・・・、17 (n>
は同プロセッサ10からのライトアドレスを格納し得る
n個のアドレスレジスタであり、各データレジスタ16
(j)及び各アドレスレジスタ17(j)は、デコーダ
15の3番目出力によってゲートコントロールされるア
ンドゲート18(j)を介したプロセッサ10からの上
記レジスタ・セットタイミング信号に同期して当該ライ
トデータ及びライトアドレスが格納されるよう構成され
ている(ここで、j−1,2,・・・・・・、n)。1
8は各データレジスタ16(1)乃至16(n)から−
のレジシスタ内のデータを選択出力するマルチプレクサ
、19は各アドレスレジスタ17(1)乃至17 (n
)から−のレジスタ内のアドレスを選択出力するマルチ
プレクサ、20はカウンタ13のカウント値をデコード
するデコーダであり、このデコーダ20は当該カウント
値iに対して ++1の情報出力を行ない、各マルチプ
レクサ18.19が当該デコード出力 ++1に基づい
て各レジスタ16(1+1>、17(++1)内のデー
タ及びアドレスを夫々選択出力するようになっている。
16 (1), 16 (2),...
..., 16(n) are n data registers capable of storing write data from the processor 10;
17(1), 17(2),..., 17 (n>
are n address registers that can store write addresses from the processor 10, and each data register 16
(j) and each address register 17(j) receives the write data in synchronization with the register set timing signal from the processor 10 via an AND gate 18(j) which is gate-controlled by the third output of the decoder 15. and a write address (here, j-1, 2, . . . , n). 1
8 is from each data register 16(1) to 16(n) -
A multiplexer 19 selects and outputs the data in the registers of the address registers 17(1) to 17(n
20 is a decoder that decodes the count value of the counter 13. This decoder 20 outputs information of ++1 for the count value i, and outputs the information of ++1 to each multiplexer 18. 19 selectively outputs data and addresses in each register 16 (1+1>, 17 (++1)) based on the decoded output ++1.

そして、マルチプレクサ18から選択出力されたライト
データがドライバ21を介してデータバス35aに供給
されると共に、マルチプレクサ19から選択出力された
ライトアドレスがドライバ22を介してアドレスバス3
5bに供給され、当該ライトアドレスによって指定され
るメモリ30のアドレス辷データバス35a上のライト
データが書込まれるよう構成されている。
The write data selectively output from the multiplexer 18 is supplied to the data bus 35a via the driver 21, and the write address selectively output from the multiplexer 19 is supplied via the driver 22 to the address bus 35a.
5b, and the write data on the address data bus 35a of the memory 30 specified by the write address is written.

次に、当該システムでのデ〒り書込み作動について説明
する。
Next, the write operation in this system will be explained.

まず、初期状態において、アップダウンカウンタ12及
びカウンタ13は夫々“O”にプリセットされている。
First, in the initial state, the up/down counter 12 and the counter 13 are each preset to "O".

従って、加算器14の出力も“0″であり、それに伴な
って、デコーダ15の一番目の出力端がHレベル状態に
なってアンドゲートG8(1)が許容状態になる一方、
デコーダ20のデコード出力が“1′°となってマルチ
プレクサ18.19が夫々データレジスタ16(1)及
びアドレスレジスタ17(1)を選択している状態とな
っている。
Therefore, the output of the adder 14 is also "0", and accordingly, the first output terminal of the decoder 15 goes into the H level state, and the AND gate G8 (1) goes into the allowable state.
The decode output of the decoder 20 becomes "1'°, and the multiplexers 18 and 19 select the data register 16 (1) and the address register 17 (1), respectively.

このような状態において、プロセッサ10はアンドゲー
トG1を介した基本タロツク信号に同期して画定の処理
を実行している。その過程でメモリ30に対してデータ
の書込み処理を実行する場合、メモリ・リクエスト信号
の出力と共にライトデータ、ライトアドレス及びレジス
タ・セットタイミング信号を出力する。すると、プロセ
ッサ10からのライトデータが、許容状態となるアンド
ゲートG8(1)を介したレジスタ・セットタイミング
信号に同期してデータレジスタ16(1)に格納される
一方、プロセッサ10からのライトアドレスが同レジス
タ・セットタイミング信号に同期してアドレスレジスタ
17(1)に格納される。そして、上記のようにプロセ
ッサ10がライトデータ及びライトアドレスの出力によ
りライト命令を終了してメモリ・リクエスト信号を立ち
下げると、バスインタフェース制御回路11が当該プロ
セッサ10でのライト命令終了を判別し、ライトエンド
信号WENDを出力する。すると、アップダウンカウン
タ12がアップカウントされ、当該出力が1″、加算器
14の出力が“1”となり、それに伴なってデコーダ1
5の二番目の出力端がHレベルとなり、アンドゲートG
8(2)が許容状態になる。またこの時、カウンタ13
のカウント値は変化せず、各マルチプレクサ18.19
の選択状態は変化しない。即ち、マルチプレクサ18.
19は夫々データレジスタ16(1)及びアドレスレジ
スタ17(1)の選択状態を保持する。
In this state, the processor 10 executes the defined processing in synchronization with the basic tarok signal via the AND gate G1. In the process, when writing data to the memory 30, write data, a write address, and a register set timing signal are output together with a memory request signal. Then, the write data from the processor 10 is stored in the data register 16 (1) in synchronization with the register set timing signal via the AND gate G8 (1) that is in the permissible state, while the write data from the processor 10 is stored in the data register 16 (1). is stored in the address register 17(1) in synchronization with the register set timing signal. Then, as described above, when the processor 10 ends the write command by outputting the write data and write address and lowers the memory request signal, the bus interface control circuit 11 determines that the write command has ended in the processor 10, Outputs a light end signal WEND. Then, the up/down counter 12 counts up, the output becomes 1", the output of the adder 14 becomes "1", and accordingly, the decoder 1
The second output terminal of 5 becomes H level, and the AND gate G
8(2) is in the permissible state. At this time, counter 13
The count value of each multiplexer 18.19 does not change.
The selection status of does not change. That is, multiplexer 18.
19 holds the selected states of the data register 16(1) and address register 17(1), respectively.

ここで、例えば共通バス35が他のプロセッサによって
占有されている場合は、各レジスタ及びマルチプレクサ
18.19は上記のような状態をとりつづけ、ライト命
令が終了したプロセッサ10は他の独自の処理を基本ン
ロツク信号に同期して実行する。そして、このような状
態において、プロセッサ10が再びメモリ30にデータ
を書込むべくメモリ・リクエスト信号の出力と共にライ
トデータ、ライトアドレス及びジスタセットタイミング
信号を出力すると、当該ライトデータが、その時点で許
容状態にあるアンドゲートG8(2)を介したレジスタ
・セットタイミング信号に同期でデータレジスタ16(
2)に格納される一方、ライトアドレスが同レジスタ・
セットタイミング信号に同期してアドレスレジスタ17
 (2)に格納される。
Here, for example, if the common bus 35 is occupied by another processor, each register and multiplexer 18, 19 will continue to be in the above state, and the processor 10 that has completed the write instruction will perform other unique processing. Executes in synchronization with the basic lock signal. In such a state, when the processor 10 outputs the memory request signal as well as the write data, write address, and register set timing signal in order to write data to the memory 30 again, the write data is The data register 16 (
2), while the write address is stored in the same register.
The address register 17 is synchronized with the set timing signal.
(2).

そして、このライトデータ及びライトアドレスの出力に
よってプロセッサ10でのライト命令を終了するとプロ
セッサ10がメモリ・リクエスト信号を立ち下げ、それ
に伴なってバスインタフェース制御回路11が上記と同
様にライトエンド信号WENDを出力する。すると、ア
ップダウンカウンタ12が再びアップカウントされ、そ
の出力が“2″になり、それに伴なってデコーダ15の
三番目の出力端がHレベル状態となってプロセッサ10
からのレジスタ・セットタイミング信号の制御ゲートと
なるアンドゲートG8(3)が許容状態となる。
When the write command in the processor 10 is completed by outputting the write data and the write address, the processor 10 lowers the memory request signal, and accordingly, the bus interface control circuit 11 outputs the write end signal WEND in the same manner as above. Output. Then, the up/down counter 12 counts up again and its output becomes "2", and accordingly, the third output terminal of the decoder 15 becomes H level, and the processor 10
AND gate G8(3), which is a control gate for the register set timing signal from , enters the allowable state.

以後、共通バス35の他のプロセッサでの占有状態が継
続すれば、その間、プロセッサ10はライト命令の終了
毎に他の独自の処理を実行する。一方、当該ライト命令
が終了する毎に上記と同様にアップダウンカウンタ12
がアップカウントされ、その出力“j”に基づいてアン
ドゲートG8  (j + 1)が許容状態となる。そ
して、当該ライト命令に伴なうプロセッサ10からのラ
イトデータ及び対となるライトアドレスは、その時点で
許容状態となるアンドゲートG8  (j + 1)を
介したレジスタ・セットタイミンク信号に同期してデー
タレジスタ16(j+1)、アドレスレジスタ17(j
+1)に夫々格納される。
Thereafter, if the common bus 35 continues to be occupied by another processor, the processor 10 will execute other unique processing each time the write command is completed. On the other hand, each time the write command ends, the up/down counter 12 is
is counted up, and based on the output "j", AND gate G8 (j + 1) enters the allowable state. Then, the write data and the paired write address from the processor 10 associated with the write command are synchronized with the register set timing signal via the AND gate G8 (j + 1), which is in the allowable state at that point. Data register 16 (j+1), address register 17 (j
+1) respectively.

ここで、共通バス35の他のプロセッサによる占有が解
除されると、共通バス35上でのライトアクセス処理が
開始される。
Here, when the common bus 35 is no longer occupied by another processor, write access processing on the common bus 35 is started.

上述したような過程でカウンタ13の出力は“0”を保
持しており、これに基づくデコーダ20出力によってマ
ルチプレクサ18.19が夫々データレジスタ16(1
)、アドレスレジスタ17(1)を選択している。従っ
て、当該ライトアクセス処理が開始されると、データレ
ジスタ16(1)内のライトデータがマルチプレクサ1
8、ドライバ21を介してデータバス35aに供給され
ると共に、アドレスレジスタ17(1)内のライトアド
レスがアドレスバス35bに供給される。そして、当該
共通バス35に供給されたライトデータ及びアドレスデ
ータに基づいて実際のライトアドレス処理がなされ、メ
モリ30には当該ライトアドレスで指定されるアドレス
にライトデータが書込まれる。
In the process described above, the output of the counter 13 holds "0", and based on this, the output of the decoder 20 causes the multiplexers 18 and 19 to select the data register 16 (1), respectively.
), address register 17(1) is selected. Therefore, when the write access process is started, the write data in the data register 16(1) is transferred to the multiplexer 1.
8, is supplied to the data bus 35a via the driver 21, and the write address in the address register 17(1) is supplied to the address bus 35b. Then, actual write address processing is performed based on the write data and address data supplied to the common bus 35, and the write data is written into the memory 30 at the address specified by the write address.

上記のような共通バス35上でのライトアクセス処理が
終了すると、当該処理の終了をバスインタフェース制御
回路11が検出してバスエンド信号BENDを出力する
。すると、カウンタ13がアップカウントされてその出
力が“1″になり、それに伴なってデコード20出力が
II 211となってマルチプレクサ18.19は夫々
データレジスタ16(2)、アドレスレジスタ17(2
>を選択する状態となる。従って、次のライトアクセス
処理ではデータレジスタ16(2)に格納されたライト
データがアドレスレジスタ17(2)に・格納されたラ
イトアドレスによって指定されるメモリ30のアドレス
に共通バス35を介して書込まれる。以後、同様に、当
該ライトアクセス処理が終了する毎にバスインタフェー
ス制御回路11からのバスエンド信号BENDによって
カウンタ13がアップカウントされ、次のライトアクセ
ス処理に際しては、そのカウント値11j″に基づくデ
コーダ20出力”j+1”に対応したデータレジスタ1
6(j+1)内のライトデータがアドレスレジスタ17
(j+ 1〉によって指定されるメモリ30のアドレス
に共通バス35を介して書込まれる。
When the write access processing on the common bus 35 as described above is completed, the bus interface control circuit 11 detects the end of the processing and outputs a bus end signal BEND. Then, the counter 13 counts up and its output becomes "1", and accordingly, the output of the decode 20 becomes II 211, and the multiplexers 18 and 19 output the data register 16 (2) and the address register 17 (2), respectively.
> is selected. Therefore, in the next write access process, the write data stored in the data register 16(2) will be written to the address of the memory 30 specified by the write address stored in the address register 17(2) via the common bus 35. be included. Thereafter, the counter 13 is similarly incremented by the bus end signal BEND from the bus interface control circuit 11 every time the write access process is completed, and in the next write access process, the decoder 20 is incremented based on the count value 11j''. Data register 1 corresponding to output “j+1”
Write data in 6(j+1) is in address register 17
(j+1>) is written to the address in memory 30 specified by (j+1>) via common bus 35.

上記のような過程で、カウンタ13はライトアクセス処
理が終了する毎にカウントアツプされるが、それと同時
にア、ツブダウンカウンタ12がダウンカラン・トされ
る。従って、加算器14の出力は変化せず、許容状態と
なるアンドゲートG8(j)も変化しないことから、プ
ロセッサ10のライト命令に伴なうライトデータ及びラ
イトアドレスは上述したような順番に従って各データレ
ジスタ16(j)、アドレスレジスタ17(j)に格納
される。
In the above process, the counter 13 is incremented every time the write access process is completed, and at the same time, the down counter 12 is incremented. Therefore, since the output of the adder 14 does not change and the AND gate G8(j) which is in the permissible state also does not change, the write data and write address accompanying the write command of the processor 10 are written in the order described above. It is stored in the data register 16(j) and address register 17(j).

また、例えば、共通バス35の他のプロセッサでの占有
時開が長くなり、すべてのデータレジスタ16(1)乃
至16(n>及びアドレスレジスタ17(1)乃至17
(n)にライトデータ、ライトアドレスが格納された状
態で、更に、プロセッサ10からライト命令がなされる
と、アンドゲートG5の出力がHレベル、ナントゲート
G6の出力がLレベルとなりてアンドゲートG7が禁止
状態となり、プロセッサ10に対する基本クロック信号
が遮断される。これによって、プロセッサ10の内部処
理が中断され、この状態は従奥と同様に共通バス35上
でのライトアクセス処理が終了するまで、即ち、アップ
ダウンカウンタ12がダウンカウントされるまで継続す
る。
Also, for example, when the common bus 35 is occupied by another processor, it remains open for a long time, and all data registers 16(1) to 16(n>) and address registers 17(1) to 17
When a write command is further issued from the processor 10 with the write data and write address stored in (n), the output of the AND gate G5 becomes H level, the output of the NAND gate G6 becomes L level, and the AND gate G7 is inhibited, and the basic clock signal to the processor 10 is cut off. As a result, the internal processing of the processor 10 is interrupted, and this state continues until the write access processing on the common bus 35 is completed, that is, until the up/down counter 12 counts down, as in the case of sub-back.

上記のように本実施例によれば、共通バス35が他のプ
ロセッサによって占有されて6sでも、プロセッサ10
でのライト命令に関する処理はn回までは、当該共通バ
ス35の状態にかかわりなく実行でき、その間、プロセ
ッサ10は独自の他の処理も実行できるようになる。
As described above, according to this embodiment, even if the common bus 35 is occupied by another processor for 6 seconds, the processor 1
The process related to the write command can be executed up to n times regardless of the state of the common bus 35, and during this time, the processor 10 can also execute other unique processes.

また、データバス35上でのアクセスサイクルとプロセ
ッサの基本処理サイクルとが異っていても、プロセッサ
10は上記アクセスサイクルに関係なく自身のライト命
令に係る処理及び他の処理を実行するとが可能となる。
Further, even if the access cycle on the data bus 35 and the basic processing cycle of the processor are different, the processor 10 can execute processing related to its own write command and other processing regardless of the access cycle. Become.

第3図は本発明に係るメモリアクセスシステムの他の一
例を示す回路構成図である。
FIG. 3 is a circuit configuration diagram showing another example of the memory access system according to the present invention.

この例は、第2図におけるカウンタ13の代りにnピッ
トのサーキュラ−シフトレジスタ23、また、同第2図
における加算器14.デコーダ15の代りにシフタ24
を設けた構成となってる。尚、これら各レジスタ23、
シフタ24で実現される機能は第2図に示すものと同様
であり、その作動及び効果も第2図に示した実施例と同
様のものとなる。
In this example, an n-pit circular shift register 23 is used instead of the counter 13 in FIG. 2, and an adder 14 . Shifter 24 instead of decoder 15
It is configured with . Furthermore, each of these registers 23,
The functions realized by the shifter 24 are similar to those shown in FIG. 2, and its operation and effects are also similar to those of the embodiment shown in FIG.

[発明の効果] 以上説明してきたように、本発明によれば、プロセッサ
からのライト命令と共に出力されるライト関連情報を共
通バスが使用可能状態になるまで蓄え得るようにしたた
め、プロセッサの鷹モリアクセス処理の際、特に書込み
時に、共通バス上での処理を含めた書込み処理が完了す
る前であってもプロセッサにおける他の内部処理の実行
を可能にすることができるようになる。
[Effects of the Invention] As described above, according to the present invention, the write-related information output together with the write command from the processor can be stored until the common bus becomes usable. During access processing, particularly during writing, it becomes possible to allow the processor to execute other internal processing even before the writing processing including processing on the common bus is completed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理図、第2図及び第3図は本発明に
係るメモリアクセスシステムの一例を示す回路構成図で
ある。 1.35・・・共通バス 2.10・・・プロセッサ 3.30・・・メモリ 4・・・ライト情報蓄積手段 11・・・バスインタフェース制御回路12・・・アッ
プダウンカウンタ 13・・・カウンタ 14、・・・加算器 15.20・・・デコーダ 16(1)〜16(n)・・・データレジスタ17(1
)〜17 (n)・・・アドレスレジスタ18.19・
・・マルチプレクサ 21.22・・・ドライバ 35a・・・データバス 35b・・・アドレスバス 特許出願人   富士通株式会社 代理人  弁理士   井  桁  貞  −で、\4
FIG. 1 is a principle diagram of the present invention, and FIGS. 2 and 3 are circuit configuration diagrams showing an example of a memory access system according to the present invention. 1.35...Common bus 2.10...Processor 3.30...Memory 4...Write information storage means 11...Bus interface control circuit 12...Up/down counter 13...Counter 14,...Adder 15.20...Decoder 16(1) to 16(n)...Data register 17(1
)~17 (n)...Address register 18.19.
...Multiplexer 21, 22...Driver 35a...Data bus 35b...Address bus Patent applicant Fujitsu Limited Representative Patent attorney Sada Igata -,\4

Claims (1)

【特許請求の範囲】 共通バス(1)を介してプロセッサ(2)がメモリ(3
)をアクセスするようにしたシステムであって、 プロセッサ(2)からのライト命令と共に出力されるラ
イト関連情報を上記共通バス(1)が使用可能状態にな
るまで蓄え得るライト情報蓄積手段(4)を備えたこと
を特徴とするメモリアクセスシステム。
[Claims] A processor (2) is connected to a memory (3) via a common bus (1).
), the system has a write information storage means (4) capable of storing write-related information outputted together with a write command from the processor (2) until the common bus (1) becomes available for use. A memory access system comprising:
JP61051953A 1986-03-10 1986-03-10 Memory access system Expired - Fee Related JPH0743689B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61051953A JPH0743689B2 (en) 1986-03-10 1986-03-10 Memory access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61051953A JPH0743689B2 (en) 1986-03-10 1986-03-10 Memory access system

Publications (2)

Publication Number Publication Date
JPS62209650A true JPS62209650A (en) 1987-09-14
JPH0743689B2 JPH0743689B2 (en) 1995-05-15

Family

ID=12901235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61051953A Expired - Fee Related JPH0743689B2 (en) 1986-03-10 1986-03-10 Memory access system

Country Status (1)

Country Link
JP (1) JPH0743689B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137148A (en) * 1990-09-28 1992-05-12 Fujitsu Ltd Write reject controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137148A (en) * 1990-09-28 1992-05-12 Fujitsu Ltd Write reject controller

Also Published As

Publication number Publication date
JPH0743689B2 (en) 1995-05-15

Similar Documents

Publication Publication Date Title
JPH10134008A (en) Semiconductor device and computer system
JP2003233509A (en) Digital signal processor
JPS62209650A (en) Memory access system
JPH0612107A (en) Sequence arithmetic processor and sequence arithmetic processing unit
US7076641B2 (en) Programmable controller
JPH08339290A (en) Equipment and method for insertion of address into data stream in data-processing system
JPS6156812B2 (en)
JP2002268876A (en) Pipeline processing method and information processor
JP3139310B2 (en) Digital signal processor
JP2856709B2 (en) Bus coupling system
JPS6149695B2 (en)
JPS60134956A (en) Information processing system
JPH09325935A (en) Bus switching circuit
JPH0561660B2 (en)
JP3127737B2 (en) Digital signal processor
JP3197045B2 (en) Extended central processing unit
JPH09160786A (en) Microprocessor
JPH0721117A (en) Dma controller
JPH0683986A (en) Single chip microcomputer
JPS6218933B2 (en)
JPH02183332A (en) Programmed control system
JPH02219105A (en) Programmable controller
JPH11306018A (en) Information processor and pipeline processing method
JPH05189015A (en) Programmable controller
JPS63307529A (en) Inter-arithmetic processing unit communication control system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees