JP2847863B2 - Microprocessor interrupt control method - Google Patents
Microprocessor interrupt control methodInfo
- Publication number
- JP2847863B2 JP2847863B2 JP5096890A JP5096890A JP2847863B2 JP 2847863 B2 JP2847863 B2 JP 2847863B2 JP 5096890 A JP5096890 A JP 5096890A JP 5096890 A JP5096890 A JP 5096890A JP 2847863 B2 JP2847863 B2 JP 2847863B2
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- microprogram
- level
- memory access
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ割込み制御方式に関す
る。Description: TECHNICAL FIELD The present invention relates to a microprocessor interrupt control system.
従来のマイクロプロセッサ割込み制御方式は、マイク
ロプログラムによる主記憶アクセス動作時にこの動作が
終了するまでは割込みをマスク状態とし割込みを抑止し
ている。In the conventional microprocessor interrupt control system, the interrupt is masked and the interrupt is suppressed until the operation is completed during the main memory access operation by the microprogram.
上述した従来のマイクロプロセッサ割込み制御方式で
は、主記憶アクセス中は他の割込みを抑止しているた
め、その間により高優先な割込みが発生しても割込みが
受けつけず、高優先の処理が待たされるという欠点があ
る。In the above-described conventional microprocessor interrupt control method, other interrupts are suppressed during main memory access. Therefore, even if a higher-priority interrupt occurs during that time, the interrupt is not accepted, and the high-priority process is waited. There are drawbacks.
本発明のマイクロプロセッサ割込み制御方式は、外部
からの割込みによりファームウエアの走行レベルが変わ
る、マイクロプログラムの走行レベルを複数持つマイク
ロプロセッサの割込み制御方式において、 マイクロプログラムによる主記憶アクセス実行時の終
了リプライ及びエラーリプライを格納する手段と主記憶
からの読み出しデータを格納する手段を前記マイクロプ
ログラムの走行レベル数だけ有し、 また該２つの格納手段の出力を前記マイクロプログラ
ムの走行レベルにより切り変える手段を有して、主記憶
アクセス時に割込み可能とすることを特徴とする。The microprocessor interrupt control method according to the present invention is an interrupt control method for a microprocessor having a plurality of microprogram running levels in which a firmware running level is changed by an external interrupt. Means for storing error replies and means for storing read data from the main memory by the number of running levels of the microprogram, and means for switching the output of the two storage means according to the running level of the microprogram. And an interrupt can be made when the main memory is accessed.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例のブロック図であり、主記
憶アクセスコマンドレジスタ1,リプライ格納バッファ2,
読み出しデータ格納バッファ３およびマイクロプログラ
ム走行レベルレジスタから成る。FIG. 1 is a block diagram of an embodiment of the present invention, in which a main memory access command register 1, a reply storage buffer 2,
It comprises a read data storage buffer 3 and a microprogram running level register.
主記憶アクセスコマンドレジスタ１は、主記憶アクセ
スマイクロ命令によりセットされて、アクセスの種別及
びこの命令実行時のマイクロ走行レベルが格納され、こ
のコマンドにより主記憶アクセスが行なわれる。The main memory access command register 1 is set by a main memory access microinstruction, and stores an access type and a micro running level at the time of execution of the instruction, and the main memory access is performed by this command.
主記憶からのENDリプライ及びエラリプライは、リプ
ライ格納バッファ２に、読み出しデータは読み出しデー
タ格納バッファ３に、それぞれ主記憶アクセスコマンド
レジスタ１の走行レベルにより示されるアドレスへ格納
される。The END reply and the error reply from the main memory are stored in the reply storage buffer 2, and the read data is stored in the read data storage buffer 3 at the address indicated by the running level of the main memory access command register 1.
これらのバッファは、現在のマイクロ走行レベルレジ
スタ４で示されるアドレスのデータがデータ線Ｄ及びＣ
に読み出され、マイクロプログラムのデータとして使用
される。These buffers store the data at the address indicated by the current micro drive level register 4 on the data lines D and C.
And used as data of the microprogram.
第２図は本発明によるマイクロプログラムの実行の様
子を示す図である。FIG. 2 is a diagram showing a state of execution of a microprogram according to the present invention.
第２図の21はマイクロプログラムの走行レベルを示し
小さいほど高優先を示す。Reference numeral 21 in FIG. 2 indicates the running level of the microprogram, and the lower the level, the higher the priority.
当初、レベル４走行中に主記憶アクセス命令22により
主記憶アクセス要求23が出力され、リプライ24が主記憶
より返る前に割込みにより走行レベルがレベル２に変わ
り、レベル２走行中に主記憶アクセス命令22′により主
記憶アクセス要求23′が出力されている。Initially, a main memory access request 23 is output by the main memory access command 22 during level 4 running, and the running level is changed to level 2 by interruption before the reply 24 returns from the main memory. A main memory access request 23 'is output by 22'.
レベル４時の主記憶アクセスによるリプライ24及びレ
ベル２時のリプライ24′は、それぞれのレベルに対応す
るバッファ28及び27に格納される。レベル２のバッファ
27は、マイクロ命令25により参照され、レベル４のバッ
ファ28は、レベル２による処理終了時にマイクロプログ
ラムの走行レベルがレベル４に戻った後にマイクロ命令
25′により参照される。The reply 24 by the main memory access at the level 4 and the reply 24 'at the level 2 are stored in the buffers 28 and 27 corresponding to the respective levels. Level 2 buffer
27 is referred to by the microinstruction 25, and the level 4 buffer 28 stores the microinstruction after the running level of the microprogram returns to level 4 at the end of the processing by level 2.
Referenced by 25 '.
以上説明した様に、主記憶アクセス時のリプライ情報
及びデータをマイクロ命令レベル毎に有することによ
り、主記憶アクセス命令実行後そのアクセス終了前に他
のレベルへの割込みを許し、他のレベル中で主記憶アク
セスを実行しても、割込以前の走行レベル実行中におけ
る主記憶アクセスのリプライ情報は保存される。As described above, by having the reply information and data at the time of accessing the main memory for each microinstruction level, an interrupt to another level is permitted after the execution of the main memory access instruction and before the end of the access. Even when the main memory access is executed, the reply information of the main memory access during the execution of the running level before the interruption is stored.
以上説明したように本発明は、マイクロプログラムの
走行レベル毎に主記憶アクセス系のリソースを有するこ
とにより、マイクロ命令による主記憶アクセス中におい
ても割込み可能とできる効果がある。As described above, the present invention has an effect that interrupts can be made even during access to the main memory by a microinstruction by having a main memory access system resource for each microprogram running level.
第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作状態を示す図である。 １……主記憶アクセスコマンドレジスタ、２……リプラ
イ格納バッファ、３……読み出しデータ格納バッファ、
４……マイクロプログラム走行レベルレジスタ、Ａ……
主記憶アクセス実行時のマイクロプログラム走行レベ
ル、Ｂ……現在実行中のマイクロプログラム走行レベ
ル、C,D……データ線。FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a diagram showing an operation state of the present embodiment. 1 ... main memory access command register, 2 ... reply storage buffer, 3 ... read data storage buffer,
4: Microprogram running level register, A:
Microprogram running level when main memory access is executed, B... Microprogram running level currently being executed, C, D... Data lines.
Claims (1)
走行レベルが変わる、マイクロプログラムの走行レベル
を複数持つマイクロプロセッサの割込み制御方式におい
て、 マイクロプログラムによる主記憶アクセス実行時の終了
リプライ及びエラーリプライを格納する手段と主記憶か
らの読み出しデータを格納する手段を前記マイクロプロ
グラムの走行レベル数だけ有し、 また該２つの格納手段の出力を前記マイクロプログラム
の走行レベルにより切り変える手段を有して、主記憶ア
クセス時に割込み可能とすることを特徴とするマイクロ
プロセッサ割込み制御方式。1. An interrupt control method for a microprocessor having a plurality of running levels of a microprogram in which a running level of firmware is changed by an external interrupt, wherein an end reply and an error reply when a main memory access is executed by the microprogram are stored. Means for storing the read data from the main memory by the number of running levels of the microprogram, and means for switching the outputs of the two storage means according to the running level of the microprogram. A microprocessor interrupt control method, wherein an interrupt is enabled at the time of memory access.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5096890A JP2847863B2 (en) | 1990-03-01 | 1990-03-01 | Microprocessor interrupt control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5096890A JP2847863B2 (en) | 1990-03-01 | 1990-03-01 | Microprocessor interrupt control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03252728A JPH03252728A (en) | 1991-11-12 |
| JP2847863B2 true JP2847863B2 (en) | 1999-01-20 |
Family
ID=12873617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5096890A Expired - Fee Related JP2847863B2 (en) | 1990-03-01 | 1990-03-01 | Microprocessor interrupt control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847863B2 (en) |
-
1990
- 1990-03-01 JP JP5096890A patent/JP2847863B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03252728A (en) | 1991-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371857A (en) | Input/output interruption control system for a virtual machine | |
| US4047245A (en) | Indirect memory addressing | |
| US4224665A (en) | Bus-organized computer system with independent execution control | |
| US4800490A (en) | Buffer storage control system having a priority circuit | |
| JPS5911921B2 (en) | numerical control device | |
| JP2847863B2 (en) | Microprocessor interrupt control method | |
| JPS6319058A (en) | Memory device | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| US4503498A (en) | Multiprocessor cratecontroller | |
| JPS6227413B2 (en) | ||
| JPH0447350A (en) | Main storage read/response control | |
| JPH0376505B2 (en) | ||
| JPS6218937B2 (en) | ||
| JPH0424733B2 (en) | ||
| JPS62241057A (en) | Circuit for increasing input/output processing speed | |
| JPS6028022B2 (en) | input/output processing unit | |
| JPS6252332B2 (en) | ||
| JPH0766357B2 (en) | I / O control method | |
| JPS5935239A (en) | Microprogram control system | |
| JPS6175942A (en) | Disk cache control system | |
| JPS59186048A (en) | Microprogram control system | |
| JPS6126703B2 (en) | ||
| JPS5920047A (en) | Microprogram control system | |
| JPS6135578B2 (en) | ||
| JPS5852261B2 (en) | Program processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |