JPS62204305A - 信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は５．アナログ信号を処理する信号処理装置に関
する。特にアナログ信号のディジタル処理をする信号処
理装置に関する。

［従来の技術］ 近年、ＯＡを始めとするＦＡ、ＬＡ等の全ての産業分野
における各種のオートメーションの進展は著しい、これ
は、メカトロニクスと称するまさにエレクトロニクスと
メカニックとの融合の成果といってよい。又、その基板
技術は半導体集積技術の進歩とコンピュータ技術の相乗
効果に依存する所が大きい。大量に安い価格で製品を普
及させる呵は何といってもシステムのＬＳＩ化が必要で
ある。特に最近の傾向として、システムを小さなシリコ
ンに納めて、装置の軽薄短小化、コスト削減、信顆性の
向上を狙ったＳＯＳ化（システムオンシリコン化）を、
いかに早く製品に組み込む事ができるかが市場における
製品の勝目のポイントになってきた。従来よりこの手法
としてゲートアレー化が一般的に用いられてた。ゲート
アレー“は超ＬＳＩに比し、小型化という点においては
劣るが完成までの納期が早いという特徴がある。しかし
コストと大きさの点で超ＬＳＩより劣る事と、中規模の
生産（マスプロダクション）には向いているが大量生産
には効率がよくない。

そこで最近、実験室の中でも超ＬＳＩの試作が簡単に行
えるＣＡＤ、ＣＡＭが発達してきた。シリコンコンパイ
ラと称するデータベースの中に各種のＣＰＵの機能のメ
ニューを揃えておき、システムの設計者は自身のシステ
ムに合致したＣＰＵやコントローラの設計を短期間に行
うことができる。時代の進展と共に次々に新しい手法が
開発され、システム設計者が理想の超ＬＳＩを短期間に
、それも実験室でシュミレーションによって行える様に
なった事は、プリント基板の試作を繰り返し行っていた
事を思えば時間的な制約が一挙に解決した事になる。

さて、メカトロニクスの制御はメカとエレクトロニクス
との接点の所にまだ無駄な所が多く、いわばこの接点の
所に余計な費用がかかつているのが現状である。本発明
はこの様なメカトロニクスの制御を効率よく行うために
メカトロニクスの制御に通したコントローラの構造に関
するものである。従来、この様なコントローラはワンチ
ップのマイ−クロコンピユータが多く使用されてきた。

現在のワンチップマイクロコンピュータは高密度実装が
進み、例えばモトローラ社の６８０１．サイロブ社の２
８０．インテル社８０５１等完成されたマイクロコンピ
ュータをコアとして周辺に種々のＩ１０装置をオンチッ
プ化して付加価値を高めている。これらのＩ１０装置は
例えばアナログ入力用のＡ／Ｄコンバータ、カウンタ／
タイマ。

サーボモータ用ＰＬＬ、コンバレーバＰＷＭ出力等があ
る。

しかし、メカトロニクスの制御を行う場合、アナログ量
を取り扱う制御量が絶対的に大きいのが特徴である。デ
ジタルでこれを制御するには、まずアナログ信号をサン
プリングホールしてＡ／Ｄコンバータによって量子化す
る。次にそのデータをＣＰＵが特定のレジスタに格納し
てプログラムに従ってデータの加工が行われる。即ちＣ
ＰＵはサンプリングホールドからデータ゛の格納まで、
その都度何らかの動作が要求される。ＣＰＵが解放され
るのはＡ／Ｄコンバータがコンバージョンの動作を行っ
ている時で終了すると通常は割り込みがかかってＣＰＵ
はデータをとりに来る事になる。この様な動作を繰り返
しているとＣＰＵは他の仕事がおろそかになり、１つの
ＣＰＵでは制御不可能という事になる。特に自然界の事
象はアナログ情報の連続的な変化量である。

現在これに対応するには１チツプのマイクロコンピュー
タに内蔵されているＡ／Ｄコンバータを用い、このアナ
ログ信号の処理用にＣＰＵが専用されることになる。し
たがって、メカトロニクスのコントロールには複数台の
マイクロコンピュータを用いる事になる。例えばアナロ
グ信号処理用、シーケンスコント７−ル用、モーターコ
ントロール用１表示デバイスコントロール用等これだけ
でも４個のマイクロコンピュータが必要になる。ワンチ
ップマイクロコンピュータの数が増える程、オーバーヘ
ッドは大きくなり、ソフトウェアが複雑になる。現在、
製品の開発日程を大幅に遅延させているのがソフトウェ
アの複雑さにある。

一方、アナログ信号の処理を汎用マイクロコンピュータ
とＡ／Ｄ変換回路を用いて実行した場合、Ａ／Ｄ変換、
ゼロクロスパルスの検出、タイマ／カウンターの起動、
演算、外部装置のトリガーは、全てマイクロコンピュー
タのプログラム処理によって行われていたため装置のス
ピード化は頭打に成っていた。

［発明が解決しようとする問題点］ そこで本発明は、従来の欠点を除去し、１つのマイクロ
コンピュータから成り、且つアナログ信号の処理にがか
るＣＰＵの負担を軽減した信号処理装置を提供する。

［問題点を解決するための手段］ この問題点を解決する一手段として、第２図に示す信号
処理装置は、システムパス１と、ＣＰＵ２と、ＲＯＭ３
と、ＲＡＭ４と、通信装置５と、入出カポ−トロと、高
速Ａ／Ｄ入カポードアと、ゼロクロスデテクタ８と、Ｐ
ＬＬ出力ボート９と、ＰＷＭ出力ボート１０と、タイマ
／カウンタアレイ１１と、マイクロプログラムコントロ
ーラ２１と、マイクロプログラムメモリ２２とを備える
。ここで、高速Ａ／Ｄ入カポードア、ゼロクロスデテク
タ８．タイマ／カウンタアレイ１１等は、コントロール
ロジック５０と、マルチプレクサ５１と、Ａ／Ｄ変換回
路５２と、データレジスタ５３と、ゼロクロス検知回路
５４と、タイマ／カウンタアレイ５５と、ＤＴＲ５６と
、ＣＣＮ５７とで実現される。

［作用コ かかる構成において、ＣＰＵ２はシステムバス１を通じ
てＲＯＭに格納されたプログラムに従って、ＲＡＭ４を
使いながら信号処理装置を制御する。ＣＰＵ２にはマイ
クロプログラムコントローラ２１とマイクロプログラム
メモリ２２があ°つて、一部の固定処理はマイクロプロ
グラムで実行される。ＣＰＵ２はシステムバスを通して
各入出力手段とつながっている。入出力手段として、通
常の入出カポ−トロの外に高速Ａ／Ｄ入カポードア、ゼ
ロクロスデテクタ８．サーボモータコントロール用ＰＬ
Ｌ出力ポート９．それにＰＷＭ出力ボート１０がある。

このＰＷＭ出力ボート１０は高速なＰＷＭを行うもので
、スイッチングレギュレータ、パルスモータ、光源の制
御等に用いられる。それに外部との通信装置５がある。

又、入出力手段の動作を制御するタイマ／カウンタアレ
イ１１がある。

コントロールロジック５０はマルチプレクサ５１とＡ／
Ｄ変換回路５２と量子化されたデータを格納するデータ
レジスタ５３とから成るＡ／Ｄ変換部と、カウンタ／タ
イマアレ５５の制御に用いられる。ど°のチャンネルか
らの信号をＡ／Ｄ変換するかをマルチプレクサ５１に指
令し、Ａ／Ｄ変換の時間巾を決め、変換が終った時にＣ
ＰＵ２に割り込みをかける。ゼロクロス検知回路５４は
、ゼロクロス人力によってゼロクロスパルスを発生しＡ
／Ｄ変換をスタートし、タイマ／カウンタアレイ５５の
予め設定されたカウンタ／タイマのスタートを行う。或
いはすでにスタートしているタイマ／カウンタを停止し
てリセットして新たなデータで再スタートを行う。タイ
マ／カウンタアレイ５５に接続されているＣＣＮ５７は
タイマ／カウンタの動作の許可、不許可を行うコントロ
ールレジスタ、ＣＴＲ５６はＣＰＵ２がタイマレジスタ
にデータをロードしたり又、ＣＰＵ２がタイマレジスタ
の内容を読み出す時に使用するバッファレジスタである
。

［実施例］ 第１図に本実施例の信号ｌＡ理装置のレイヤー構造を示
した。又、第２図は本実施例の信号処理装置のブロック
図である。レイヤーａにはＣＰＵ２がある。レイヤーｂ
には高速性を確保するためにマイクロプログラムコント
ローラ２１があるのが特徴である。本実施例では特にマ
イクロプログラムについては言及しない。レイヤーＣに
はマイクロプログラムメモリ２２、レイヤーｄには汎用
ＲＯＭ３．ＲＡＭ４がある。

下部構造ｅには、通常の入出カポ−トロの外に高速Ａ／
Ｄ入カポードア、ゼロクロスデテクタ８、サーボモータ
コントロール用ＰＬＬ出力ポート９．それにＰＷＭ出力
ボート１０がある。このＰＷＭ出カポ−）−１０は高速
なＰＷＭ　（パルス巾変調）を行うもので、スイッチン
グレギュレータ、パルスモータ、光源の制御等に用いら
れる。

タイマ／カウンタアレイ１１については後で詳述する。

それに外部との通信装置５がある。これはμ−ＬＡＮ　
（マイクロラン）と称し、国際的にプロトコルが標準化
されたものである。同様な装置を持つ他のコントローラ
と接続する事によってコントローラ同志の同期を、特別
な専用チップを外部においたり、特別なソフトを用意す
る事なしに行うことができる。各ブロックはＣＰＵ２と
システムバス１によって内部で接続されている。

本実施例では、第２図のブロックのうち、高速Ａ／Ｄ入
カポードア、ゼロクロスデテクタ８．タイマ／カウンタ
アレイ１１を用いてアナログの入力とその処理をＣＰＵ
２を煩わせないで高速に行う例を述べる。１例として交
流入力によるランプの明るさの安定化装置を説明しよう
。

第３図（ａ）は、Ａ／Ｄコンバータ付ワンチップマイク
ロコンピュータ３０を使用した従来例のランプレギュレ
ータ（ランプ光量安定化装置）の構成図である。

複写機等で一般に使用されているハロゲンランプ３６は
印加電圧の３．０乗に比例して光量が変化する。従って
わずかな電源変動でも特性上大きな変動となって光量が
変化する。そこで、電源電圧を一定にするためのランプ
光量安定化装置（ランプレギュレータ）を使用する。こ
のレギュレータはユーザーの好みに応じて光量のレベル
を変化させるための調光装置を兼ねている。第３図（ａ
）の従来例は比較的新しい装置で、ワンチップのマイク
ロコンピュータ３０を使用した例である。原理はハロゲ
ンランプ３６の光量を一定にするため、例えば１００Ｖ
人力のランプを８５Ｖで使用するように設計する。従っ
て最高の光量は実行上８５Ｖの印加による。マイクロコ
ンピュータ３０によって位相制御を行って一定の電圧に
維持される。第３図（ａ）においてハロゲンランプ３６
に印加した電圧をフィードバックして５Ｔ３１で整流し
てＲ１，Ｒ２，Ｒ３，Ｃｏ、Ｃ１よる積分回路３２に入
力し、その出力をワンチップマイクロコンピュータ３０
のＡ／Ｄ変換の入力端子に入力する。一方、マイクロコ
ンピュータ３０には交流電源から作られたゼロクロスパ
ルスを入力し、このゼロクロスパルスをＡ／Ｄ変換のス
タートのタイミングとハロゲンランプ３０の電圧トリガ
ーのタイミングとを決定するカウンタ／タイマのスター
ト信号として使用する。このような同期をとるためにゼ
ロクロスパルスが使用される。トランス等で降圧された
ＡＣ電源を全波整流回路３３、波形整形バッファ３４に
より生成した信号をマイクロコンピュータ３０に入力し
て、ゼロクロス点が検知される。ここで、スイッチング
回路３５はマイクロコンピュータ３０からの電圧入力ト
リガ信号によりハロゲンランプ３６に電圧をかける。

第４図は第３図（ａ）の従来例のランプ制御を専用のマ
イクロコンピュータ３０から汎用のＣＰＵ２に移した場
合の割込フローチャートである。

又、第３図（ｂ）は、ハロゲンランプ３６の電圧制御説
明の波形図である。割込みがハロゲンランプ３６の点灯
の場合は、ステップＳ４０からステップＳ４１に行って
、ステップ３４１でユーザ又は自動露光検知装置（ＡＥ
）によって設定された点灯レベル（調光レベル）を読み
取る。ステップＳ４２では、ハロゲンランプ３６の場合
急に電源を印加するとラッシュ電源によってフィラメン
トが破壊される場合があるので、それを防ぐために徐々
に電圧を印加するソフトスタートを所定のプログラムに
従って行う。ステップ３４３で所定値に達したか否かの
テストを行う。所定値に達していない場合は、ステップ
Ｓ４２に戻って、ゼロクロスパルスの到来毎に徐々に点
弧角度を少なくして、徐々に大きな値（電圧の位相）を
達成するようにする。所定値に達すれば一旦処理は終る
。

点灯信号があって、ハロゲンランプの電圧が所定値に成
った後は、ゼロクロスパルスによる割込みの度に、ステ
ップ５４４からステップＳ４５に行き、ステップＳ４５
で所定の値（例えば５゜Ｈ２の時、９０度で）で電圧の
計測をスタートするためのタイマ１をスタートさせ、ス
テップ３４Ｂで電源の入力をトリガするタイマ２をスタ
ートさせて処理を終る。

タイマ１が所定時間に到来した割込みがあった場合は、
ステップ３４７からステップ５４８に行って、ステップ
５４ＢでＡ／Ｄ変換をスタートさせ、ステップＳ４９で
Ａ／Ｄ変換の完了を待ち、ステップＳ５０でＡ／変換さ
れたデジタルデータを読込み、ステップ３５１−５２で
ステップＳ５１で読込まれた点灯レベルとステップＳ５
０で得られた測定値とから電源入力のトリガタイミング
を算出する。ステップＳ５３でステップＳ５２で算出さ
れたトリガタイミングをタイマ２の時間巾を決めるタイ
マレジスタにセットして処理を終了する。

タイマ２が所定時間に到来した割込みがあった場合は、
ステップＳ５４からステップＳ５５に行って、ステップ
Ｓ５５でハロゲンランプ３６の電源入力がトリガーされ
る。

以上、ハロゲンランプ３６の電圧をチェックして電源変
動を位相角によって補償する例を示した。第３図（ｂ）
の１番上の交流信号と２番目のランプ入力波形を参考に
すれば、良く理解できる。この方法は限られた内部タイ
マーとＣＰＵ２への割り込みを行って実行された。しか
し第３図（ｂ）の下から２番目の波形に見る様に、ＣＰ
Ｕ２は絶えずこの動作に煩わされるわけで、他のシーケ
ンスの制御を行いながら、このようなアナログ信号とそ
のフィードバック制御を行うには無理がある。

第５図は本実施例の信号処理装置の下部構造ｅを実現す
る回路の構成図である。第５図は第２図のシステムパス
１より左の部分を実現したものである。タイマ／カウン
タアレイ５５とＡ／Ｄ変１１１部５８とゼロクロスデテ
クタ５４とコントロールロジック５０とを備える。本実
施例では、ＣＰＵ２が当初のデータの設定と、問題の発
生した時のみ行動するように、インテリジエンシー化し
たタイマ／カウンタアレイ５５とそのトリガ方法が示さ
れる。ここで、タイマ／カウンタアレイ５５のそれぞれ
のタイマ／カウンタは外部トリガーであるゼロクロスパ
ルスによるトリガによってカウントをスタートし、それ
ぞれのタイマ／カウンタと対になったタイマレジスタに
あらかじめセットされている所定値に達した時点で、外
部装置のトリガ信号を出力してカウントを止める。

まず、タイマ／カウンタ０が起１ｗＪされるとしよう、
タイマ／カウンタＯの値がタイマ／レジスタ０の値に達
すると、コントロールロジック５０を介して予め決めら
れていたあるいは前もってＣＰＵ２等によって指定され
たチャンネルをマルチプレクサ５１で選別し、Ａ／Ｄ変
換回路５２によりＡ／Ｄ変換が開始される。Ａ／Ｄ変換
後のデジタルデータはデータレジスタ５３に転送されて
ＣＰＵ２はデジタルデータを取込んで演算を行う。

一方、並行して、カウンタ／タイマ１はゼロクロスパル
スによってカウントを開始して予めタイマレジスタ１に
セットされた値までカウントしてその値になった時、ワ
ンショットパルスを発生して外部の素子（この場合トラ
イアック）をトリガする。

従って、タイマ／カウンタ０はＡ／Ｄ変換の開始のタイ
ミングを決定し、タイマ／カウンタ１は素子のトリガの
ためのワンショットパルスを発生する。この場合、トラ
イアック（交流制御素子）は一定のパルス巾（１００μ
５ｅｃ）以上ない・とラッチされないから、機能的には
このパルス巾を作るタイマ／カウンタをもう１本必要と
される。

第５図において、タイマ／カウンタ２をそのために使用
している。尚、Ａ／Ｄ変換部５８は、マルチプレクサ５
１と、Ａ／Ｄ変換回路５２と、量子化されたデー・夕を
格納するデータレジスタ５３から成り、コントロールロ
ジック５０はＡ／Ｄ変換部５８とカウンタ／タイマアレ
５５の制御に用いられる。どのチャンネルからの信号を
Ａ／Ｄ変換するかをマルチプレクサ５１に指令し、Ａ／
Ｄ変換の時間巾を決め、変換が終った時にＣＰＵ２に割
り込みをかける。ゼロクロス検知回路５４は、ゼロクロ
ス入力によってゼロクロスパルスを発生しＡ／Ｄ変換を
スタートし、タイマ／カウンタアレイ５５の予め設定さ
れたカウンタ／タイマのスタートを行う。或いはすでに
スタートしているタイマ／カウンタを停止してリセット
して新たなデータで再スタートを行う。

タイマ／カウンタアレイ５５に接続されているＣＣＮ５
７はタイマ／カウンタの動作の許可、不許可を行うコン
トロールレジスタ、ＣＴＲ５６はＣＰＵ２がタイマレジ
スタにデータをロードしたり又、ＣＰＵ２がタイマレジ
スタの内容を読み出す時に使用するバッファレジスタで
ある。

第６図は、第５図に示した回路の動作例の説明図である
。ゼロクロス検知回路６０がゼロクロス検知してゼロク
ロスパルス６７を出すと、カウンタ／タイマ０（６１）
とカウンタ／タイマ１（６２）がスタートする。カウン
タ／タイマ０（６１）が信号のサンプリング時のＡ／Ｄ
変換をスタートするタイミング信号６８を決定し、カウ
ンタ／タイマ１　（６２）が外部装置のトリガ信号６９
をかけるタイミングを決定するのに用いられる。次にカ
ウンタ／タイマ１　（６２）が設定した値を計数した後
、外部トリガー用のワンショットパルスを発生させるの
にカウンタ／タイマ２（６３）とタイマレジスタ２　（
６６）を用いる。

本実施例の構成によればＣＰＵ２はタイマレジスタ０（
６４）への初期値のデータのセットと、Ａ／Ｄ変換のデ
ータを演算してトリガの位相角を決定する演算を行い、
演算結果をタイマレジスタ１　（６５）にセットするだ
けでよい。従ってＣＰＵ２は１０ｍ５ｅｃ　（５０Ｈ２
の時）毎に１回の割り込みを受けつけて、所定の演算を
行い（１００ｇｓｅｃ以内）、データをセットするだけ
でよい事になる。第３図（ｂ）の１番下段の波形が前述
の結果を示している。本方法により、第４図の割込フロ
ーチャートは第７図の割込フローチャートように変更さ
れる。

ランプの点灯の割込みがあった場合は、ステップ５７０
１からステップ５７０２に行って、点灯レベルを読込む
、ステップ３７０３−７０４でソフトスタートを行う、
このソフトスタートも第６図のアーキテクチャからもわ
かるようにＣＰＵは点弧角を徐々に減らせていき、（ト
ライアックの場合、トランジスタの場合は逆に増やして
いく）通電量を多くするためにはタイマレジスタ１（６
５）のデータを更新するだけでよい。

Ａ／Ｄ変換の終了による割込みの場合は、ステップ５７
０５からステップ５７０６に行き、ステップ５７０６で
ＣＰＵ２はデータレジスタ５３からデータをとってきて
、ステ１ンブ５７０７で言売込んだ点灯レベルとからス
テップ５７０８で点弧角（位相制御量）を演算して、タ
イマレジスタ、１（６５）への設定値を算出してフィー
ドバック量とする。ステップ５７０９でタイマレジスタ
１（６５）に点弧角を設定する設定値をセットする。

以上述べたようにＣＰＵ２が点灯中に電圧の制御のため
に実行するのは、電源変動の状態を演算するだけで、割
り込み入った時にこれを行えばよいからＣＰＵ２は他の
仕事に専念できる事になる。尚、タイマレジスタＯ（６
４）への設定データは初期値の設定時に入れてしまえば
、後はサンプリング周期の変更を行わない限り必要ない
。また、タイマレジスタ１　　（６５）においても同様
であり、外部のトリガー素子の特性上の変更がない限り
、初期のイニシャライズ時の設定でよい。

以上述べた様に、本発明はゼロクロスパルスの外部トリ
ガによって２つのカウンタ／タイマをスタートし、１つ
はＡ／Ｄ変換のサンプリング周期を、もう１つは外部ト
リガー素子のタイミングを設定し、更にもう１つのカウ
ンタをスタートして、トライアック等、電力制御素子の
ラッチするためのワンショットパルスを発生させる。こ
の様な構成によってＣＰＵの負担を少なくし、制御の高
速をリアルタイムの確保を狙ったものである。

従来、アナログ信号処理用、シーケンス制御用と各々独
立したＣＰＵが必要であり、これらはソフトウェアで同
期をとっているからプログラムが複雑になっていた。し
かし、本発明の信号処理装置は、ＣＰＵの負担が少ない
から、１個のＣＰＵでシーケンス、アナログ制御の双方
が同時にできる。又、プログラムが少ないから、実行処
理が速くなる。又、アナログ信号処理が簡単にでき、コ
ストの負担が少ない。

尚、外部の電力制御製造がドアイアツク（パルス駆動）
の場合、本実施例の様にワンショットパルスを発生させ
るが、この場合、素子の特性にあわせて、適当なパルス
巾を生成するよう、プログラマブルにすることも考えら
れる。例えば、周囲温度を検知してパルス巾を自動的に
変化させるようなことも可能である。

又、パワートランジスタの場合は、ｚｃｐ　（ゼロクロ
スパルス）によって外部素子をＯＮさせてタイマ／カウ
ンタの示す位相角でＯＦＦする。

更に、上記のパルス駆動と通電角の制御とを双方できる
よう、テーブルマツプにしておきフレキシビリティをも
つことも考えられる。

［発明の効果］ 本発明により、１つのマイクロコンピュータから成り、
且つアナログ信号の処理にかかるＣ　Ｐ　Ｕの負担を軽
減した信号処理装置を提供できる。

【図面の簡単な説明】

第１図は信号処理装置のレイヤー構造図、′ｓ２図は信
号処理装置のブロック図、第３図（ａ）は従来例のラン
プレギュレータの構成図、 戦３図（ｂ）はハロゲンランプの電圧制御説明の波形図
、 第４図は第３図（ａ）の従来例のランプ制御を汎用のＣ
ＰＵに穆した場合の割込フローチャート、 第５図は本実施例の信号処理装置の下部構造を実現する
回路の構成図、 第６図は第５図に示した回路の動作例の説明図、 第７図σ本実施例の割込フロ」チャートである。 図中、１・・・システムバス、２・・・ＣＰＵ、３・・
・ＲＯＭ、４・・・ＲＡＭ、５・・・通信装置、６・・
・入出力ボート、７・・・高速Ａ／Ｄ入カボート、８・
・・ゼロクロスデテクタ、９・・・ＰＬＬ出力ボート、
１０・・・ＰＷＭ出力ボート、１１・・・タイマ／カウ
ンタアレビイ、２１・・・マイクロプログラムコントロ
ーラ、２２・・・マイクロプログラムメモリ、５０・・
・コントロールロジック、５１・・・マルチプレクサ、
５２・・・Ａ／Ｄ変換回路、５３・・・データレジスタ
、５４・・・ゼロクロス検知回路、５５・・・タイマ／
カウンタアレビイ、５６・・・ＤＴＲ，５７・・・ＣＣ
Ｎである。 特許出願人　　キャノン株式会社 第５図 第７図

Claims (5)

【特許請求の範囲】
1. （１）アナログ信号を処理する信号処理装置において、
   アナログ信号をサンプリングするサンプリング手段と、
   前記アナログ信号をトリガするトリガ手段と、少なくと
   も前記サンプリング手段の始動時期と前記トリガ手段の
   始動時期とを外部基準信号に関連させて記憶する記憶手
   段と、前記外部基準信号によつて駆動されるタイマと、
   該タイマの値と前記記憶手段に記憶された時期とに基ず
   いて、前記サンプリング手段と前記トリガ手段とを駆動
   する駆動手段とから成るアナログ信号入出力手段を備え
   ることを特徴とする信号処理装置。
2. （２）外部基準信号は、交流電源のゼロクロスパルスで
   あることを特徴とする特許請求の範囲第１項記載の信号
   処理装置。
3. （３）トリガ手段は、更に他のタイマを備え、外部装置
   によるトリガ信号のラッチに必要な所定パルス巾を持つ
   ワンショットパルスを発生することを特徴とする特許請
   求の範囲第１項記載の信号処理装置。
4. （４）信号処理装置の主制御は、最初に初期値をセット
   した後は、アナログ信号入出力手段からのアナログ信号
   のサンプリング値の受信と、トリガ手段の始動時期の算
   出と、アナログ信号入出力手段の記憶手段へトリガ手段
   の始動時期の送信とを行うことを特徴とする特許請求の
   範囲第１項記載の信号処理装置。
5. （５）信号処理装置の主制御による初期値のセット、及
   び始動時期の算出はマイクロプログラムで行なわれるこ
   とを特徴とする特許請求の範囲第１項記載の信号処理装
   置。