JPS62202204A - プロセス上・下限警報装置付比例積分微分コントロ−ラ - Google Patents
プロセス上・下限警報装置付比例積分微分コントロ−ラInfo
- Publication number
- JPS62202204A JPS62202204A JP60216355A JP21635585A JPS62202204A JP S62202204 A JPS62202204 A JP S62202204A JP 60216355 A JP60216355 A JP 60216355A JP 21635585 A JP21635585 A JP 21635585A JP S62202204 A JPS62202204 A JP S62202204A
- Authority
- JP
- Japan
- Prior art keywords
- lower limit
- processing circuit
- alarm
- limit alarm
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 230000014509 gene expression Effects 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプロセス上・下限警報装置付比例積分微分コ
ントローラに関し、特に工業プロセスに於いてバンチ制
＃など全行なう場合に用いられる比例積分微分（以下、
ＰＩＤという）制御用に好適なプロセス上・下限警報装
置付ＰＩＤコントローラに関するものである。
ントローラに関し、特に工業プロセスに於いてバンチ制
＃など全行なう場合に用いられる比例積分微分（以下、
ＰＩＤという）制御用に好適なプロセス上・下限警報装
置付ＰＩＤコントローラに関するものである。
第３図は従来のプロセス上・下限訃報装置付ＰＩＤコン
トローラを示すブロック図であり、図に２いて、７は制
御対象としてのプロセス８がらのフィードバック信号Ｐ
Ｖと目標値ＳＶに応じて制御全実行する一般に周知のプ
ロセス上・下限警報装置付ＰＩＤコントローラ、４はフ
ィードバック信号ＰＶ金読み取り１デイジタルフイルタ
処理等によりフィードバック信号ＰＶ値ｅＰＩＤ演算可
能な数値に変換する入力処理回路、５は一般に周知のＰ
ＩＤ演算処理回路、６はＰＩＤ演算処理回路５の演算結
果である操作量ＭＶ＝ｉプロセス８へ出力する出力処理
回路、９は入力処理されたフィードバック信号ＰＶ値が
予め与えられた固定のプロセス上限値Ｐ Ｈより大ぎい
場合に警報を出力するプロセス上限警報処理回路、１０
は入力処理されたフィードバック信号ＰＶ値が予め与え
られた固定のプロセス下限値ＰＬより小さい場合にａ報
を出力するプロセス下限警報処理回路である。これらプ
ロセス上限警報処理回路９とプロセス下限警報処理回路
１０とによりプロセス上・下限警報処理回路２０が構成
されている。３はフィードバック信号ＰＶの指定された
時間幅（サンプリング）での変化を予めパラメータとし
て与えられている変化率上限値より大ぎい場合に善報全
出力する変化率警報処理回路である。これらプロセス上
・下限警報処理回路２０と変化率警報処理回路３とによ
りプロセス上・下限警報装置が構成されている。
トローラを示すブロック図であり、図に２いて、７は制
御対象としてのプロセス８がらのフィードバック信号Ｐ
Ｖと目標値ＳＶに応じて制御全実行する一般に周知のプ
ロセス上・下限警報装置付ＰＩＤコントローラ、４はフ
ィードバック信号ＰＶ金読み取り１デイジタルフイルタ
処理等によりフィードバック信号ＰＶ値ｅＰＩＤ演算可
能な数値に変換する入力処理回路、５は一般に周知のＰ
ＩＤ演算処理回路、６はＰＩＤ演算処理回路５の演算結
果である操作量ＭＶ＝ｉプロセス８へ出力する出力処理
回路、９は入力処理されたフィードバック信号ＰＶ値が
予め与えられた固定のプロセス上限値Ｐ Ｈより大ぎい
場合に警報を出力するプロセス上限警報処理回路、１０
は入力処理されたフィードバック信号ＰＶ値が予め与え
られた固定のプロセス下限値ＰＬより小さい場合にａ報
を出力するプロセス下限警報処理回路である。これらプ
ロセス上限警報処理回路９とプロセス下限警報処理回路
１０とによりプロセス上・下限警報処理回路２０が構成
されている。３はフィードバック信号ＰＶの指定された
時間幅（サンプリング）での変化を予めパラメータとし
て与えられている変化率上限値より大ぎい場合に善報全
出力する変化率警報処理回路である。これらプロセス上
・下限警報処理回路２０と変化率警報処理回路３とによ
りプロセス上・下限警報装置が構成されている。
第４図は、このようなプロセス上・下限警報装置付ＰＩ
Ｄコントローラ７を実現する電子制御装置面１６の構成
を示したブロック図であり、図において、１２は中央処
理装置（以下、ＣＰＵという）。
Ｄコントローラ７を実現する電子制御装置面１６の構成
を示したブロック図であり、図において、１２は中央処
理装置（以下、ＣＰＵという）。
１３はプログラムを記憶しているメモリ、１４は入力回
路、１５は出力回路である。ＣＰＵ１２とメモリ１３と
により、前述したＰＩＤ演算処理回路５と、プロセス上
限警報処理回路９と、プロセス下限警報処理回路１０と
、変化率ｌＦ報処理回路３との各処理が行われるように
なっている。
路、１５は出力回路である。ＣＰＵ１２とメモリ１３と
により、前述したＰＩＤ演算処理回路５と、プロセス上
限警報処理回路９と、プロセス下限警報処理回路１０と
、変化率ｌＦ報処理回路３との各処理が行われるように
なっている。
次に動作について説明する。プロセス８からのフィード
バック信号ＰＶば、入力処理回路４によって読取られ、
ディジタルフィルタ処理等により演算用数値に変換され
て、ＰＩＤ演算処理回路５に入力される。ＰＩＤ演算処
理回路５では、与えられている目標値Ｓｖとフィードバ
ック信号ＰＶとの偏差ＤＶが小さくなるよう操作ｋｒ、
Ｍ Ｖが演算される。この操作量ＭＶは、出力処理回
路６によって、プロセス８へ与えられる。一方、プロセ
ス上限警報処理回路９は入力されたフィードバック信号
ＰＶが、予めパラメータとして与えられている固定のプ
ロセス上限値ＰＨより大ぎい場合に警報を出力する。ｆ
たプロセス下限警報処理回路１゜は入力されたフィード
バック信号が、予めパラメータとして与えられている固
定のプロセス下限値ＰＬより小式い場合に警報を出力す
る。また、変化率警報処理回路３ば、フィードパンク信
号ＰＶの指定した時間幅（サンプリング〕での変化が、
予めパラメータとして与えられている変化率上限値より
大ぎい場合に訃報を出力する。
バック信号ＰＶば、入力処理回路４によって読取られ、
ディジタルフィルタ処理等により演算用数値に変換され
て、ＰＩＤ演算処理回路５に入力される。ＰＩＤ演算処
理回路５では、与えられている目標値Ｓｖとフィードバ
ック信号ＰＶとの偏差ＤＶが小さくなるよう操作ｋｒ、
Ｍ Ｖが演算される。この操作量ＭＶは、出力処理回
路６によって、プロセス８へ与えられる。一方、プロセ
ス上限警報処理回路９は入力されたフィードバック信号
ＰＶが、予めパラメータとして与えられている固定のプ
ロセス上限値ＰＨより大ぎい場合に警報を出力する。ｆ
たプロセス下限警報処理回路１゜は入力されたフィード
バック信号が、予めパラメータとして与えられている固
定のプロセス下限値ＰＬより小式い場合に警報を出力す
る。また、変化率警報処理回路３ば、フィードパンク信
号ＰＶの指定した時間幅（サンプリング〕での変化が、
予めパラメータとして与えられている変化率上限値より
大ぎい場合に訃報を出力する。
これら３つの警報動作図を第５図Ａ、Ｂ、Ｃ。
Ｄに示す。即ち、第５図Ａはプロセス上限警報処理回路
９の警報（アラーム）動作を示し、第５図Ｂはプロセス
下限警報処理回路１０の警報動作を示し、第５図Ｃは変
化率警報処理回路３のサンプリング動作を示し、第５図
りは変化率警報処理回路３の警報動作を示す。図中、Ｈ
ＩＳはヒステリシス動作を表わす。
９の警報（アラーム）動作を示し、第５図Ｂはプロセス
下限警報処理回路１０の警報動作を示し、第５図Ｃは変
化率警報処理回路３のサンプリング動作を示し、第５図
りは変化率警報処理回路３の警報動作を示す。図中、Ｈ
ＩＳはヒステリシス動作を表わす。
従来のプロセス上・下限警報装置付ＰＩＤコントローラ
は以上のように構成されているので、プロセス上・下限
警報装置は、第６図に示すような目標値ＳＶが一定であ
る定値制御では１問題ないが、第７図に示すような目標
値Ｓｖが変化するような追値制御やバッチ制御では、変
化する目標値ＳＶに対してプロセス上下限値ＰＨ，ＰＬ
が固定な為、最適な警報範囲を設けることができないな
どの問題点があった。
は以上のように構成されているので、プロセス上・下限
警報装置は、第６図に示すような目標値ＳＶが一定であ
る定値制御では１問題ないが、第７図に示すような目標
値Ｓｖが変化するような追値制御やバッチ制御では、変
化する目標値ＳＶに対してプロセス上下限値ＰＨ，ＰＬ
が固定な為、最適な警報範囲を設けることができないな
どの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、定値制御のみならず、追値制御やパンチ制御
に２いても最適なプロセス上・下限警報範囲を設けるこ
とができるプロセス上・下限善報装置を備えたプロセス
上・下限警報装置付比例積分微分ＰＩＤコントローラを
得ることを目的とする。
たもので、定値制御のみならず、追値制御やパンチ制御
に２いても最適なプロセス上・下限警報範囲を設けるこ
とができるプロセス上・下限善報装置を備えたプロセス
上・下限警報装置付比例積分微分ＰＩＤコントローラを
得ることを目的とする。
この発明に係るプロセス上・下限管轄装置付比例積分微
分ＰＩＤコントローラはプロセス上・下限警報装置に予
め固定のパラメータとして与えるプロセス上限値ＰＨ，
プロセス下限値ＰＬの代わりに１条件式を与えるように
し、この条件式とフィードバック信号ＰＶ値とを比較す
ることによりプロセス上・下限警報を出すものである。
分ＰＩＤコントローラはプロセス上・下限警報装置に予
め固定のパラメータとして与えるプロセス上限値ＰＨ，
プロセス下限値ＰＬの代わりに１条件式を与えるように
し、この条件式とフィードバック信号ＰＶ値とを比較す
ることによりプロセス上・下限警報を出すものである。
よってこの発明によるプロセス上・下限警報装置は、固
定の警報用範囲設定から、目標値ＳＶの動きに合わせた
警報用範囲設定など、プロセスに最も適したプロセス警
報用範囲設定が行なえることになる。
定の警報用範囲設定から、目標値ＳＶの動きに合わせた
警報用範囲設定など、プロセスに最も適したプロセス警
報用範囲設定が行なえることになる。
以下、この発明の一実施例を図について説明する。第１
図において、３〜１０．２０は第３図と同一、又は相当
部分を示す。１はプロセス下限警報用条件式処理回路、
２はプロセス下限警報用条件式処理回路であり、これら
でプロセス上・下限警報処理回路２０を構成している。
図において、３〜１０．２０は第３図と同一、又は相当
部分を示す。１はプロセス下限警報用条件式処理回路、
２はプロセス下限警報用条件式処理回路であり、これら
でプロセス上・下限警報処理回路２０を構成している。
このようなプロセス上・下限警報装置付ＰＩＤコントロ
ーラ７は、メモリ１３のプログラムを変えることによっ
て第４図に示す電子制御装置１６によって実現される。
ーラ７は、メモリ１３のプログラムを変えることによっ
て第４図に示す電子制御装置１６によって実現される。
次に動作について説明する。第１図に示すプロセス上限
警報用条件式処理回路１とプロセス下限管轄用条件式処
理回路２には２表（１）に示す条件式が登録、及びサン
プリング周期毎での実行が可能である。プロセス上限警
報用条件式処理回路１とプロセス下限警報用条件式処理
回路２には、表（１）に示す条件式のいずれか、もしく
は、複数の組合せによる条件式Ｆｌ、Ｆ２の設定が可能
である。
警報用条件式処理回路１とプロセス下限管轄用条件式処
理回路２には２表（１）に示す条件式が登録、及びサン
プリング周期毎での実行が可能である。プロセス上限警
報用条件式処理回路１とプロセス下限警報用条件式処理
回路２には、表（１）に示す条件式のいずれか、もしく
は、複数の組合せによる条件式Ｆｌ、Ｆ２の設定が可能
である。
表 １
表（１）に２いて、ｉ、ｊは予めパラメータとしてプロ
セス上・下限管轄装置付ＰＩＤコントローラ７へ設定式
れる定数、もしくは、プロセス上・下限譬報装置付ＰＩ
Ｄコントローラ７内の変数（例えばＰＶ、ＳＶ、ＭＶ等
）を示し、Ａ、Ｂは定数ｉ、ｊもしくは、ｔ＋ｊによっ
て作られた条件式％式％ ここで例えば、Ｎ［Ｌ３の加算の条件代金用いて、Ｆ１
＝ｎ １＋Ｏ、Ｆ２＝ｎ ２＋Ｏ（ｎ １ ＞ｎ ２の
定数）とすれば、条件式Ｆｌ、Ｆ２がプロセス上・下限
値ＰＨ，ＰＬに相当し、従来の第６図に示すような固定
値範囲によるプロセス上・下限警報処理が可能となる。
セス上・下限管轄装置付ＰＩＤコントローラ７へ設定式
れる定数、もしくは、プロセス上・下限譬報装置付ＰＩ
Ｄコントローラ７内の変数（例えばＰＶ、ＳＶ、ＭＶ等
）を示し、Ａ、Ｂは定数ｉ、ｊもしくは、ｔ＋ｊによっ
て作られた条件式％式％ ここで例えば、Ｎ［Ｌ３の加算の条件代金用いて、Ｆ１
＝ｎ １＋Ｏ、Ｆ２＝ｎ ２＋Ｏ（ｎ １ ＞ｎ ２の
定数）とすれば、条件式Ｆｌ、Ｆ２がプロセス上・下限
値ＰＨ，ＰＬに相当し、従来の第６図に示すような固定
値範囲によるプロセス上・下限警報処理が可能となる。
また例えば、Ｎ［Ｌ３の加算の条件式を用いて、Ｆｌ
＝ Ｓ Ｖ 十ｎ ５ （ｎ ５ ＞ Ｏの定数）とし
、ＮｆＬ４とＮα１の条件式を組合せてＦ ２ ＝ＭＡ
Ｘ （Ｓ Ｖ −ｎ ３ 、 Ｏ）とすれば１条件式
Ｆｌ 、Ｆ２がプロセス上・下限値ＰＨ，ＰＬに相当し
、第７図に示すような目標値ＳＶの動きに合わせた最適
な上・下限善報範囲の設定が可能となる。これらの時も
、第５図Ａ〜Ｄに示すヒステリシス処理は、固定値のプ
ロセス上・下限値ＰＨ、ＰＬの場合と同様に行なわれる
ものとします。
＝ Ｓ Ｖ 十ｎ ５ （ｎ ５ ＞ Ｏの定数）とし
、ＮｆＬ４とＮα１の条件式を組合せてＦ ２ ＝ＭＡ
Ｘ （Ｓ Ｖ −ｎ ３ 、 Ｏ）とすれば１条件式
Ｆｌ 、Ｆ２がプロセス上・下限値ＰＨ，ＰＬに相当し
、第７図に示すような目標値ＳＶの動きに合わせた最適
な上・下限善報範囲の設定が可能となる。これらの時も
、第５図Ａ〜Ｄに示すヒステリシス処理は、固定値のプ
ロセス上・下限値ＰＨ、ＰＬの場合と同様に行なわれる
ものとします。
なｐ、上記実施例では、上・下限警報を、プロセス上限
警報用条件式処理回路１とプロセス下限警報用条件式処
理回路２に設定した条件式Ｆ １．Ｆ２で判定して出す
ようにしたが、第２図に示すように拡張用上限警報処理
回路１Ｔ及びプロセス上限岱報用条件式処理回路１に設
定した条件式ＦＯ。
警報用条件式処理回路１とプロセス下限警報用条件式処
理回路２に設定した条件式Ｆ １．Ｆ２で判定して出す
ようにしたが、第２図に示すように拡張用上限警報処理
回路１Ｔ及びプロセス上限岱報用条件式処理回路１に設
定した条件式ＦＯ。
Ｆｌと、プロセス下限警報用条件式処理回路２及び拡張
用下限警報処理回路１８に設定した条件式Ｆ２ 、Ｆ３
とにより各々２レベルに分けて上・下限警報を出すよう
にすることもできる。
用下限警報処理回路１８に設定した条件式Ｆ２ 、Ｆ３
とにより各々２レベルに分けて上・下限警報を出すよう
にすることもできる。
以上のように、この発明によれば、プロセス上・下限値
ＰＨ，ＰＬを固定定数のパラメータではなく１条件式と
して与えたので、プロセス上・下限警報範囲を目標値Ｓ
Ｖの動きに合わせる等、プロセスの動きに合せて最適な
範囲に設定できる効果がある。
ＰＨ，ＰＬを固定定数のパラメータではなく１条件式と
して与えたので、プロセス上・下限警報範囲を目標値Ｓ
Ｖの動きに合わせる等、プロセスの動きに合せて最適な
範囲に設定できる効果がある。
第１図はこの発明の一実施例によるプロセス上・下限管
轄装置付ＰＩＤコントローラのブロック図、第２図はこ
の発明の他の実施例を示すブロック図、第３図は従来の
プロセス上・下限警報装置付ＰＩＤコントローラのブロ
ック図、第４図はプロセス上・下限警報装置付ＰＩＤコ
ントローラを実現する電子制御装置のブロック図、第５
図Ａ〜Ｄは従来のプロセス上・下限警報装置の動作説明
図、第６図及び第７図はＰＩＤコントローラによるプロ
セス制御の例を示すタイムチャート図である。 １はプロセス上限竹報用条件式処理回路、２はプロセス
下限警報用条件式処理回路、３は変化率警報処理回路、
４は入力処理回路、５はＰＩＤ演算処理回路、６は出力
処理回路、７はプロセス上・下限警報装置付ＰＩＤコ／
トａ−ラ、８はプロセス、１２はＣＰＵ、１３はメモリ
、１６は電子制御装置、１７．１８は拡張用上・下限警
報処理回路、２０はプロセス上・下限舎報処理回路。 なお図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社 １．１−Ｔ、−、−’−：１ （４１−２る〕 第１図 ２０：プロセス上、Ｔ服警字戻久５工里凹副ト＠２［ｋ
。 第３図 第４図 第５図 第６図 第７図 昭和 年 月 ［１
轄装置付ＰＩＤコントローラのブロック図、第２図はこ
の発明の他の実施例を示すブロック図、第３図は従来の
プロセス上・下限警報装置付ＰＩＤコントローラのブロ
ック図、第４図はプロセス上・下限警報装置付ＰＩＤコ
ントローラを実現する電子制御装置のブロック図、第５
図Ａ〜Ｄは従来のプロセス上・下限警報装置の動作説明
図、第６図及び第７図はＰＩＤコントローラによるプロ
セス制御の例を示すタイムチャート図である。 １はプロセス上限竹報用条件式処理回路、２はプロセス
下限警報用条件式処理回路、３は変化率警報処理回路、
４は入力処理回路、５はＰＩＤ演算処理回路、６は出力
処理回路、７はプロセス上・下限警報装置付ＰＩＤコ／
トａ−ラ、８はプロセス、１２はＣＰＵ、１３はメモリ
、１６は電子制御装置、１７．１８は拡張用上・下限警
報処理回路、２０はプロセス上・下限舎報処理回路。 なお図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社 １．１−Ｔ、−、−’−：１ （４１−２る〕 第１図 ２０：プロセス上、Ｔ服警字戻久５工里凹副ト＠２［ｋ
。 第３図 第４図 第５図 第６図 第７図 昭和 年 月 ［１
Claims (1)
- プロセスからのフィードバック信号ＰＶを取込む入力処
理回路と、予め与えられた目標値ＳＶと前記フィードバ
ック信号ＰＶとの偏差を小さくするよう操作量ＭＶの演
算を行なう比例積分微分演算処理回路と、前記操作量Ｍ
Ｖをプロセスへ出力する出力処理回路と前記フィードバ
ック信号ＰＶの変化率警報処理回路と、予め与えられた
条件式により、前記フィードバック信号ＰＶの大小判定
を行なつて警報を出力するプロセス上・下限警報処理回
路とを備えたプロセス上・下限警報装置付比例積分微分
コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216355A JPS62202204A (ja) | 1985-09-30 | 1985-09-30 | プロセス上・下限警報装置付比例積分微分コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216355A JPS62202204A (ja) | 1985-09-30 | 1985-09-30 | プロセス上・下限警報装置付比例積分微分コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62202204A true JPS62202204A (ja) | 1987-09-05 |
Family
ID=16687256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60216355A Pending JPS62202204A (ja) | 1985-09-30 | 1985-09-30 | プロセス上・下限警報装置付比例積分微分コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62202204A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016014945A (ja) * | 2014-07-01 | 2016-01-28 | アズビル株式会社 | Ｐｉｄコントローラおよびデータ収集方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54145879A (en) * | 1978-05-04 | 1979-11-14 | Hitachi Ltd | Trouble detecting device for speed controller |
| JPS5852706A (ja) * | 1981-09-24 | 1983-03-29 | Komatsu Ltd | フイ−ドバツク制御系の異常検出方法 |
-
1985
- 1985-09-30 JP JP60216355A patent/JPS62202204A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54145879A (en) * | 1978-05-04 | 1979-11-14 | Hitachi Ltd | Trouble detecting device for speed controller |
| JPS5852706A (ja) * | 1981-09-24 | 1983-03-29 | Komatsu Ltd | フイ−ドバツク制御系の異常検出方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016014945A (ja) * | 2014-07-01 | 2016-01-28 | アズビル株式会社 | Ｐｉｄコントローラおよびデータ収集方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Koren et al. | Variable-gain cross-coupling controller for contouring | |
| EP0394474A1 (en) | Spline interpolation system | |
| JPH0298701A (ja) | 制御装置 | |
| JPS635401A (ja) | プログラム温度調節器の比例制御方法 | |
| JPS62202204A (ja) | プロセス上・下限警報装置付比例積分微分コントロ−ラ | |
| Angeline et al. | Model based controller design for conical tank system | |
| JPH0196701A (ja) | 内部モデル協調型フイードフオワード手法を用いた制御系 | |
| RU2579987C2 (ru) | Адаптивный интеллектуальный логический регулятор, работающий в условиях нечетко заданной информации | |
| EP0445940B1 (en) | Process control system | |
| US5245529A (en) | Two degrees of freedom type control system | |
| JPS61109104A (ja) | Ｐｉｄ調節計 | |
| JPS6346503A (ja) | Ｐｉｄ調節装置 | |
| EP0423351A1 (en) | Method of sliding mode control | |
| JPS62217304A (ja) | 自動制御装置 | |
| US6847851B1 (en) | Apparatus for improved general-purpose PID and non-PID controllers | |
| JPH0378003A (ja) | ファジイコントローラ | |
| JPS60263207A (ja) | プロセス制御装置 | |
| JP2915220B2 (ja) | プロセス制御装置 | |
| JP3015523B2 (ja) | プロセス制御装置 | |
| Bikmurzin | COMPARATIVE ANALYSIS OF THE PID CONTROLLER AND FUZZY LOGIC CONTROLLER FOR CONTROLLING THE SPEED OF A DC MOTOR | |
| KR830002748B1 (ko) | 수치 제어 공작기계의 위치 제어방식 | |
| SU1251024A1 (ru) | След щий электропривод | |
| KR0165450B1 (ko) | 교류 서보 모터의 위치 제어기 | |
| Jenifer et al. | Notice of Violation of IEEE Publication Principles: Combined Operation and Performance Trade-Off Autotuning Methods for PID Controllers | |
| JPS6395502A (ja) | 離散型最適サ−ボシステム |