JPS62199096A - 多層プリント基板の製法 - Google Patents

多層プリント基板の製法

Info

Publication number
JPS62199096A
JPS62199096A JP4253586A JP4253586A JPS62199096A JP S62199096 A JPS62199096 A JP S62199096A JP 4253586 A JP4253586 A JP 4253586A JP 4253586 A JP4253586 A JP 4253586A JP S62199096 A JPS62199096 A JP S62199096A
Authority
JP
Japan
Prior art keywords
undercoat
upper layer
circuit pattern
multilayer printed
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4253586A
Other languages
English (en)
Inventor
俊昭 萩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DORO ING CONSULTANT KK
NIPPON DORO-ING CONSULTANT KK
Original Assignee
NIPPON DORO ING CONSULTANT KK
NIPPON DORO-ING CONSULTANT KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DORO ING CONSULTANT KK, NIPPON DORO-ING CONSULTANT KK filed Critical NIPPON DORO ING CONSULTANT KK
Priority to JP4253586A priority Critical patent/JPS62199096A/ja
Publication of JPS62199096A publication Critical patent/JPS62199096A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ICなどの各種電気部品を高密度に実装する
ための、立体配線の多層プリント2M板に関する。
(従来の技術とその問題点) 従来の代表的な多層プリント基板の製造方法は、あらか
じめ銅箔回路パターンを形成した複数の絶縁シートをプ
リプレグ(prepreg)と称する未硬化状の絶縁布
を介して重ね合せ、加圧加熱により一体化するのである
が、一体化するのに強大なプレス機を必要とするため設
備費がかさみ、工程数も多いため製造コストが高くなる
という欠点があった。(社団法人電子通信学会発行、電
子通信ハンドブック、昭和42年8月15日初版第39
3頁)。
これに対し下層の回路パターンの全面に特殊な触媒入り
のエポキシ樹脂を塗装して絶縁し、この絶縁層の表面に
無電解メッキで直接上層の回路パターンを形成するとい
う方法が提案されている(特開昭57−27098公報
) この方法の場合1強大なプレス機は必要としないが、層
…1絶縁居の触媒入りエポキシ樹脂が高価なため、製造
コストの大巾な引下げは望めない。
加えてこれらの従来方法では、上層と下層の回路の層間
導通をスルホール法で行うため、絶縁基材に安価なフェ
ノール材を使用すると、熱膨張により脆弱なスルホール
にクラック(亀裂)を生じ導通不良の原因になる。この
ため基材には熱膨張係数が小さく高価なガラスエポキシ
樹脂を使用せざるをえないので、単層板に比較してコス
ト高は避けられなかった。
本発明は、このような従来の問題点を解決するもので、
居間絶縁層として印刷可能で安価なアンダーコートを用
い、また下層と上層の導通は、下層回路に上層回路を直
接メッキで付着することにより、安価でしかも層間導通
が堅固な多層プリント基板の製法を提供することを目的
とする。
(問題点を解決するための手段) 本発明は前記目的を達成するのに、次の(a)〜(f)
の工程によることを特徴とする。
(a)絶縁基材に張り合せた銅箔をエツチングして下層
回路パターンを形成する。
(b)前記下層回路パターンのランドを除く前記基材表
面にアンダーコートを印刷する。
(C)前記アンダーコートを摩擦し、表面に微小な凹凸
を形成して荒くする。
(d)荒くした前記アンダーニートの表面に無電解メッ
キを施したうえで、電解メッキを行って上層銅箔を形成
する。
(e)前記上層銅箔をエツチングして上層回路パターン
を形成する。
このように本発明では、アンダーコートを居間絶縁層に
用いるが、このアンダーコートはエポキシ樹脂系の安価
な絶縁物質であって、絶縁用としては公知の物質である
しかし従来、アンダーコートに無電解メッキを行うこと
が不可能であったため、多層プリント基板の居間絶縁層
には使用できないものとされていた。
本発明者はアンダーコートの表面を摩擦で荒くすれば、
アンダーコートに触媒を混練しなくても、その表面に無
電解メッキが可能であるとの新知見を得た。
本発明はこの新知見にもとづくものである。
アンダーニートは印刷により正確なパターンに塗ること
ができるので、上層回路と導通すべき下層回路のランド
だけを除外してその余の下層回路の表面を被うようにす
れば、アンダーコートより露出した下層回路の上に、直
接上層回路をメッキでき、従来のスルホールは不要とな
る。
(実施例) 次に本発明の実施例を製造工程を示す図面に従って説明
する。
まずフェノール樹脂製の絶縁基材1に銅箔2を張った銅
張積層材の表面を研摩したのち、水洗して乾燥してから
所定パターンのレジスト印刷を施し、エツチング法によ
り銅箔2の不要部分を除去して下層回路パターン3を形
成する。
そして層間導通が必要な下層回路パターン3のランド3
Rを除く基材lの表面に、アンダーコート4をシルク印
刷して被着する。アンダーコートとしては、大洋インキ
製造(株)のS −222FGや、(株)アサヒ化学研
究所のCR−20等が知られている。
アンダーコートは10ミクロンづつ2回塗って層厚を2
0ミクロンにする。
次に高速回転するパフで縦方向及び横方向にアンダーコ
ートの表面を2度摩擦して擦り傷による微小な凹凸を無
数に形成し、表面を荒くする。
そしてこのアンダーコート4の表面を水洗して乾燥した
後、この荒くした表面に無電解メッキを2〜5ミクロン
施したうえで、電解メッキを20ミクロン程度行って上
層銅箔5を付着し、これをエツチング法で所定パターン
に腐蝕除去して上層回路パターン6を形成する。
そして最後にハンダ付けするランドを除く全表面に、絶
縁用のオーバーコート7またはレジストを被着したうえ
で、オーバーコートより露出したランドの中心に電気部
品のビン挿入孔8をプレスで打ち抜いて仕上げる。
このようにして製造した実施例の多層プリント基板は、
ランドにおいて下層回路パターン3と上層回路パターン
6の銅箔がメッキ接続するから層向導通の抵抗値が極め
て小さい。
またアンダーコートは、無電解メッキのための触媒を混
練した絶縁樹脂に比べて安価なだけでなく、基材への被
着が容易でまた耐熱温度も高いという利点がある。
ビン挿入孔8は上層銅箔5のメッキを行う前に孔明けし
てもよい。
また上層回路パターン6を形成した後に、その表面にア
ンダーコートを印刷して第3の回路パターンをそれに積
層すれば1片面3層の多層プリント基板が製造できる。
(発明の効果) これを要するに本発明においては、居間絶縁層にアンダ
ーコートという印刷が可能な素材を使用するので、居間
絶縁層を所定パターンに忠実に形成でき、またアンダー
コートは表面を荒くするだけで上層回路パターンのメッ
キが可能であるから、上層回路パターンをメッキすると
、アンダーコートより露出した下層回路パターンのラン
ドには、直接、上層回路パターンがメッキ接続し、両回
路のランドの境界線が一体的に形成されるから、スルホ
ールに比較し抵抗値が小さく熱膨張の変化にも強い品質
優良な層間導通が得られる。
またアンダーニートは耐熱温度が高いので、ハンダ付け
で加熱されても品質劣化しない利点がある。
また層間導通にスルホールを用いないから、スルホール
のためのドリルによる孔明は工程が不要であり、さらに
基材に安価なフェノール材を利用できることに加えて居
間絶縁層のアンダーコート自体が安価であるため、大巾
な低コスト化が図れるという効果を奏する。
【図面の簡単な説明】
第1〜6図は本発明を実施した多層プリント基板の製造
工程の途中を示す断面図で、第7図はその完成した多層
プリント基板の要部断面図である。 1は基材、3は下層回路パターン 3Rはランド、4は
アンダーコート、5は上層銅箔、6は上層回路パターン
、8はピン挿入孔。 第1図 第2図 第3図 第4図 第5図 第6図 手続補正書彷幻 昭和61年 5月29日

Claims (1)

  1. 【特許請求の範囲】  絶縁基材に張り合せた銅箔をエッチングして下層回路
    パターンを形成する工程と、 前記回路パターンのランドを除く前記基材表面にアンダ
    ーコートを印刷する工程と、 前記アンダーコートを摩擦し表面を荒く形成する工程と
    、 荒くした前記アンダーコートの表面に無電解メッキを施
    したうえで電解メッキを行って上層銅箔を形成する工程
    と、 前記上層銅箔をエッチングして上層回路パターンを形成
    する工程と、 から成る多層プリント基板の製法。
JP4253586A 1986-02-27 1986-02-27 多層プリント基板の製法 Pending JPS62199096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4253586A JPS62199096A (ja) 1986-02-27 1986-02-27 多層プリント基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4253586A JPS62199096A (ja) 1986-02-27 1986-02-27 多層プリント基板の製法

Publications (1)

Publication Number Publication Date
JPS62199096A true JPS62199096A (ja) 1987-09-02

Family

ID=12638766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4253586A Pending JPS62199096A (ja) 1986-02-27 1986-02-27 多層プリント基板の製法

Country Status (1)

Country Link
JP (1) JPS62199096A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191320A (ja) * 1987-10-01 1989-04-11 Hitachi Maxell Ltd 磁気記録媒体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894867A (ja) * 1972-03-17 1973-12-06
JPS50131064A (ja) * 1974-04-04 1975-10-16
JPS5410971A (en) * 1977-06-27 1979-01-26 Nippon Electric Co Substrate for multiilayer circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4894867A (ja) * 1972-03-17 1973-12-06
JPS50131064A (ja) * 1974-04-04 1975-10-16
JPS5410971A (en) * 1977-06-27 1979-01-26 Nippon Electric Co Substrate for multiilayer circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0191320A (ja) * 1987-10-01 1989-04-11 Hitachi Maxell Ltd 磁気記録媒体

Similar Documents

Publication Publication Date Title
US5243142A (en) Printed wiring board and process for producing the same
JP3688397B2 (ja) メタルコアプリント配線板およびその製造方法
JPS62199096A (ja) 多層プリント基板の製法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JPS5910770Y2 (ja) プリント配線板
JPS6336598A (ja) 配線板の製造方法
JP3340752B2 (ja) フレキシブルプリント配線板の製造方法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPS584999A (ja) プリント配線板の製造法
JPS5843596A (ja) 印刷配線板
JPS62216295A (ja) 両面多層プリント基板の製法
JP2000151073A (ja) 配線板の製造法
JPS648478B2 (ja)
JPS5922398B2 (ja) 多層印刷配線板の製造法
JPS60236280A (ja) 配線用板
JPS62128596A (ja) リジッド型多層プリント回路基板の製造方法
JPH01295489A (ja) 印刷配線板の製造法及びその製造法によって得られる配線板
JPS6066899A (ja) 印刷配線板の製造方法
JP2002076613A (ja) プリント配線板の製造方法
JPH11135940A (ja) プリント配線板の製造方法
JPS6347158B2 (ja)
JPS5818796B2 (ja) 印刷配線板の製造法
JPH04314378A (ja) 印刷配線板及びその製造法
JPS58186988A (ja) 印刷配線板
JPS63959B2 (ja)