JPS62197170A - コ−テイングの方法 - Google Patents
コ−テイングの方法Info
- Publication number
- JPS62197170A JPS62197170A JP28755986A JP28755986A JPS62197170A JP S62197170 A JPS62197170 A JP S62197170A JP 28755986 A JP28755986 A JP 28755986A JP 28755986 A JP28755986 A JP 28755986A JP S62197170 A JPS62197170 A JP S62197170A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal
- groove
- dry film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000576 coating method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000007747 plating Methods 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000010453 quartz Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005098 hot rolling Methods 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-L phthalate(2-) Chemical compound [O-]C(=O)C1=CC=CC=C1C([O-])=O XNGIFLGASWRNHJ-UHFFFAOYSA-L 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はコーティング方法又はその関連の改良に関する
ものであり、特にミニアチュアブロック及びその類いの
多表面に金属コーティングを適用するに適した方法に関
するものである。
ものであり、特にミニアチュアブロック及びその類いの
多表面に金属コーティングを適用するに適した方法に関
するものである。
金属コーテツドミニアチュアブロックはとりわけて光学
受信機の製造における光検出副組立体に用途をもってい
る。これらのブロックの側面はワイヤボンディング及び
ろう付のための金属パッド領域を備えている。これらの
パッドとこれらのブロックの正面上の対応する金属との
間には一体性が要求される。
受信機の製造における光検出副組立体に用途をもってい
る。これらのブロックの側面はワイヤボンディング及び
ろう付のための金属パッド領域を備えている。これらの
パッドとこれらのブロックの正面上の対応する金属との
間には一体性が要求される。
（背景技術）
光学繊Ｈ１を光学的検出子３に光学的に接続するための
好まれる方法は前記光学的検出子３（Ｐ。
好まれる方法は前記光学的検出子３（Ｐ。
１、Ｎ、光ダイオード、ＡＰＤ又はホトトランジスタ）
をミニアチュアブロック５上に組付けることである。こ
の組立体は次に前記光学検出子３がハイブリッド回路７
と直角をなして整合するように同ハイブリッド回路７に
取付けられる（第１図参照）。次に光学繊ｍｉがモジュ
ールパッケージ壁９を経てホトディテクタ３に整合され
、定位置に固定される。これ迄は、ホトディテクタ副組
付はブロック５はベース材料としてアルミナを、導電路
１１を形成するために厚肉フィルムインキを用い、パッ
ド１３．１５をワイヤボンディング並びにハンダボンデ
ィングすることによって製作されてきた（第２図及び第
３図）。ブロック５の正面１７上のパターンはスクリー
ン印刷によって列状に作成することが出来るが、頂部表
面１９上のワイヤボンドパッド１３及び下側２１上のハ
ンダボンドパッド１５は各個別ブロック５を手塗りする
ことによって画成される。１４０メガビット／秒に到る
作動を行なう光学受信機に対してはセラミックホトダイ
オード（ＰＤ）ブロックと関連する付加キャパシタンス
は許容範囲内にある。しかしながら（例えば５６５メガ
ビット／秒）のような高速データ受信機に対しては前記
付加キャパシタンス（典型的には６０ ｆｎは許容出来
ない程に大きい。ホトダイオードブロックのキャパシタ
ンスに寄与する１つの顕著な因子はブロック５のベース
材料の誘電率である。アルミナの場合相対的誘電率は典
型的には１０である。アルミナの代りに、相対的誘電率
が３．８である石英を用いることにより、キャパシタン
スを顕著に減少させることが出来よう。キャパシタンス
に対する別の寄与的因子は理想的には出来るだけ小さく
するべきワイヤボンドパッド１３の寸法である。しかし
ながら、手塗りを用いたのでは、適当に小さく確実なワ
イヤボンドパッドを得ることは不可能である。
をミニアチュアブロック５上に組付けることである。こ
の組立体は次に前記光学検出子３がハイブリッド回路７
と直角をなして整合するように同ハイブリッド回路７に
取付けられる（第１図参照）。次に光学繊ｍｉがモジュ
ールパッケージ壁９を経てホトディテクタ３に整合され
、定位置に固定される。これ迄は、ホトディテクタ副組
付はブロック５はベース材料としてアルミナを、導電路
１１を形成するために厚肉フィルムインキを用い、パッ
ド１３．１５をワイヤボンディング並びにハンダボンデ
ィングすることによって製作されてきた（第２図及び第
３図）。ブロック５の正面１７上のパターンはスクリー
ン印刷によって列状に作成することが出来るが、頂部表
面１９上のワイヤボンドパッド１３及び下側２１上のハ
ンダボンドパッド１５は各個別ブロック５を手塗りする
ことによって画成される。１４０メガビット／秒に到る
作動を行なう光学受信機に対してはセラミックホトダイ
オード（ＰＤ）ブロックと関連する付加キャパシタンス
は許容範囲内にある。しかしながら（例えば５６５メガ
ビット／秒）のような高速データ受信機に対しては前記
付加キャパシタンス（典型的には６０ ｆｎは許容出来
ない程に大きい。ホトダイオードブロックのキャパシタ
ンスに寄与する１つの顕著な因子はブロック５のベース
材料の誘電率である。アルミナの場合相対的誘電率は典
型的には１０である。アルミナの代りに、相対的誘電率
が３．８である石英を用いることにより、キャパシタン
スを顕著に減少させることが出来よう。キャパシタンス
に対する別の寄与的因子は理想的には出来るだけ小さく
するべきワイヤボンドパッド１３の寸法である。しかし
ながら、手塗りを用いたのでは、適当に小さく確実なワ
イヤボンドパッドを得ることは不可能である。
（発明の開示）
本発明の方法は多面体のミニアチュア副組付はブロック
及びその類いに対して良好に画成された幾何学的コーテ
ィングを提供するようにされておリ、平面処理技法を用
いている。
及びその類いに対して良好に画成された幾何学的コーテ
ィングを提供するようにされておリ、平面処理技法を用
いている。
本方法はミニアチュアホトデイテクタ副組付はブロック
の製造に適用可能であり、手塗りの必要性を排除するこ
とにより、付加的キャパシタンスのコントロール並びに
最小化を計ることが可能となる。
の製造に適用可能であり、手塗りの必要性を排除するこ
とにより、付加的キャパシタンスのコントロール並びに
最小化を計ることが可能となる。
本発明によれば、かくて、以下の段階を含むコーティン
グ方法が提供されている。
グ方法が提供されている。
１つ又はそれ以上の種類の金属からなるプライマリコー
ティングを絶縁基体の正面に適用する段階。
ティングを絶縁基体の正面に適用する段階。
１つ又はそれ以上の溝を基体の正面に刻む段階。
基体のコーテッド表面をドライフィルムレジストの層で
被覆する段階。
被覆する段階。
１つ又はそれ以上の窓をホトレジスト内に開口する段階
にして、各室は１つの溝上に位置し、窓の各側において
コーテッド金属を露出させる段階。
にして、各室は１つの溝上に位置し、窓の各側において
コーテッド金属を露出させる段階。
金属を各室を経て下部の溝内に堆積せしめ、同溝の側壁
をコーティングする段階。
をコーティングする段階。
コーテッド溝側壁上に金属をメッキして、前記１つ又は
それ以上の金属のプライマリコーティングを除去する段
階。
それ以上の金属のプライマリコーティングを除去する段
階。
前記基体の裏面から各溝内に切込む段階。
前記基体をブロックに分離する段階。
前述の方法において、多窓が大きな寸法である場合には
、前記レジストはメッキの後除去することも出来る。し
かしながら、前述の方法において、１つ又はそれ以上の
前記窓が小さな寸法である場合には、前記レジストをメ
ッキ以前に除去して、第２の層のドライフィルムレジス
トを適用し、１つ又はそれ以上の窓を８溝の全長にわた
って開口し、メッキの際電解液に完全に露出されるよう
にするのが好ましい。この第２の層が次にメッキの後除
去される。
、前記レジストはメッキの後除去することも出来る。し
かしながら、前述の方法において、１つ又はそれ以上の
前記窓が小さな寸法である場合には、前記レジストをメ
ッキ以前に除去して、第２の層のドライフィルムレジス
トを適用し、１つ又はそれ以上の窓を８溝の全長にわた
って開口し、メッキの際電解液に完全に露出されるよう
にするのが好ましい。この第２の層が次にメッキの後除
去される。
前記基体がデリケートな物質から出来ている場合には、
前記ドライフィルムレジストは高温真空技法によって添
加されるのが好ましい。
前記ドライフィルムレジストは高温真空技法によって添
加されるのが好ましい。
前記溝側壁はスパッタリング金属によってコーティング
されるのが好ましい。
されるのが好ましい。
前述の本方法の段階は基体の正面上の電極構造体がレジ
ストマスク中をメッキすることによって与えられる段階
を含んでいても良い。
ストマスク中をメッキすることによって与えられる段階
を含んでいても良い。
前記基体は石英又は他の低誘電体物質とすることが出来
る。前記ブロックは高データ速麿光学受信機の光学的デ
ィテクタ副組付体として用いることが出来る。
る。前記ブロックは高データ速麿光学受信機の光学的デ
ィテクタ副組付体として用いることが出来る。
（好ましい実施例の説明）
本発明が良好に理解されるようにするため、その１つの
実施例を付図を参照することにより説明する。以下のプ
ロセスの説明は例示の目的のみで行なわれる。
実施例を付図を参照することにより説明する。以下のプ
ロセスの説明は例示の目的のみで行なわれる。
本プロセスにおいては以下の段階が行なわれる。
１、石英基体２３の主要面１７の１つが適当な金属によ
り金属化される。この場合初期クローム層（石英に良好
な付着力を与えるためのものであり、タングステン又は
チタンのような他の金属を用いることも出来る）が大略
の厚味５Ｑｎｍで堆積され、その後にｉｏｏｎｍの金が
堆積される。これらの金属の堆積に対しては電子ビーム
気化又はスパッタリングのような種々の技法が使用可能
である。
り金属化される。この場合初期クローム層（石英に良好
な付着力を与えるためのものであり、タングステン又は
チタンのような他の金属を用いることも出来る）が大略
の厚味５Ｑｎｍで堆積され、その後にｉｏｏｎｍの金が
堆積される。これらの金属の堆積に対しては電子ビーム
気化又はスパッタリングのような種々の技法が使用可能
である。
２、次にポンディングパッド２５．２７及び連結軌道パ
ターン２９が石英基体２３上に堆積された初期層上に１
つの列をなして画成される。これは慣用の写真リソグラ
フィ及び電気メッキによって達成される。（第４図） ３、石英基体２３は次にシリコンウエーファ３１のよう
な支持基体上に装着される。これは適当なワックス、こ
の場合にはフタル酸グリコール、を用い石英を支持基体
３１に結合させることにより達成される。石英２３は金
属化された面１７が最上層になるようにウエーファに結
合される。
ターン２９が石英基体２３上に堆積された初期層上に１
つの列をなして画成される。これは慣用の写真リソグラ
フィ及び電気メッキによって達成される。（第４図） ３、石英基体２３は次にシリコンウエーファ３１のよう
な支持基体上に装着される。これは適当なワックス、こ
の場合にはフタル酸グリコール、を用い石英を支持基体
３１に結合させることにより達成される。石英２３は金
属化された面１７が最上層になるようにウエーファに結
合される。
４、次に石英基体内に溝３３及び３５が切込まれる。こ
れらの溝３３及び３５はＰＤブロック５に対する頂部及
び底部エツジ１９及び２１を画成している。溝３３及び
３５の深さは金属化の限度を規定している。従って前記
溝深さの正確なコントロールが必須である。具体的な例
として、６００μｍ厚の石英基体を用いる場合には、５
００μｍの深い溝３５が切られて、これがＰＤブロック
の下側を画成し、１５０μｍの浅い溝が切られる（これ
は頂部エツジ１９上のワイヤボンドパッド２５の深さを
規定する）。正確な詳細寸法は容易に変更することが出
来る。（第５図及び第６図参照） ５、このプロセスにおいては溝３３及び３５内を金属化
して金属化の範囲を決めてやる必要がある。
れらの溝３３及び３５はＰＤブロック５に対する頂部及
び底部エツジ１９及び２１を画成している。溝３３及び
３５の深さは金属化の限度を規定している。従って前記
溝深さの正確なコントロールが必須である。具体的な例
として、６００μｍ厚の石英基体を用いる場合には、５
００μｍの深い溝３５が切られて、これがＰＤブロック
の下側を画成し、１５０μｍの浅い溝が切られる（これ
は頂部エツジ１９上のワイヤボンドパッド２５の深さを
規定する）。正確な詳細寸法は容易に変更することが出
来る。（第５図及び第６図参照） ５、このプロセスにおいては溝３３及び３５内を金属化
して金属化の範囲を決めてやる必要がある。
狭い溝及び突起を備えた基体上に幾何学的パターンを画
成するのに慣用的液体ホトレジストを用いるのは可能で
ない。というのは一般的に言って一様な等角コーティン
グは可能でないからである。
成するのに慣用的液体ホトレジストを用いるのは可能で
ない。というのは一般的に言って一様な等角コーティン
グは可能でないからである。
しかしながら、印刷回路業界で通常用いられる物質はド
ライフィルムホトレジストであり、これは市販されてい
る。ドライフィルムホトレジストは通常ホットローうに
よりプリント回路ボードに通常添加されている。前記レ
ジストはＰＣＢのボードに対しては良好で一様なコーテ
ィングを与え、突起を被覆し、貫通穴のような欠陥に「
天幕」を張ることが知られているが、この突起被覆特性
はここで製作される石英基体２３に必要な特性である。
ライフィルムホトレジストであり、これは市販されてい
る。ドライフィルムホトレジストは通常ホットローうに
よりプリント回路ボードに通常添加されている。前記レ
ジストはＰＣＢのボードに対しては良好で一様なコーテ
ィングを与え、突起を被覆し、貫通穴のような欠陥に「
天幕」を張ることが知られているが、この突起被覆特性
はここで製作される石英基体２３に必要な特性である。
通常用いられる添加方法（ホットローラ）は、しかしな
がら、ここで考えているような石英基体のような小さく
デリケートな基体にドライフィルムホトレジストを添加
するのには適していない。
がら、ここで考えているような石英基体のような小さく
デリケートな基体にドライフィルムホトレジストを添加
するのには適していない。
しかしながら現在ドライフィルムホトレジストをデリケ
ートな基体に添加するための方法が開発されている。こ
れは高温の真空ボンディングプロセスを採用している（
第１７図及び後の議論を参照されたい）。次のプロセス
の段階はドライフィルムホトレジスト３７を石英基体２
３に添加して、適当な像を現像することである。この実
施例においては、現像される像はホトレジストフィルム
３７のストリップ３９が深い溝３５直上において除去さ
れ、窓４１が浅い溝３３上のレジスト３７内にあけられ
ることによって形成される（第７図及び第８図）。
ートな基体に添加するための方法が開発されている。こ
れは高温の真空ボンディングプロセスを採用している（
第１７図及び後の議論を参照されたい）。次のプロセス
の段階はドライフィルムホトレジスト３７を石英基体２
３に添加して、適当な像を現像することである。この実
施例においては、現像される像はホトレジストフィルム
３７のストリップ３９が深い溝３５直上において除去さ
れ、窓４１が浅い溝３３上のレジスト３７内にあけられ
ることによって形成される（第７図及び第８図）。
６、石英基体２３内の溝３３及び３５が次に好ましくは
スパッタリングによって金属化され、溝３３及び３５の
側壁に良好なコーティングが与えられる。前記深い溝３
５は堆積金属（クローム／プラヂナ／金）によって完全
にコーティングされる。
スパッタリングによって金属化され、溝３３及び３５の
側壁に良好なコーティングが与えられる。前記深い溝３
５は堆積金属（クローム／プラヂナ／金）によって完全
にコーティングされる。
前記浅い溝３３はホトレジスト３７内の窓４１の直下領
域のみにおいて金属化される。次にホトレジスト層３７
が除去される。
域のみにおいて金属化される。次にホトレジスト層３７
が除去される。
７．２回目のドライフィルムホトレジスト４３添加が行
なわれ、ホトレジスト内に像が現像され、前記深い溝３
５及び浅い溝３３が露出される。
なわれ、ホトレジスト内に像が現像され、前記深い溝３
５及び浅い溝３３が露出される。
（第９図及び第１０図参照）
８、溝３３及び３５内の露出された金属層は次に電気メ
ツキ槽内で金によりメッキされる。
ツキ槽内で金によりメッキされる。
９、クローム及び金からなる前記プライマリ金属化層は
エツチングにより除去される。
エツチングにより除去される。
１０、石英基体２３は次に支持基体３１から取外され、
別の支持基体４５上において面を下にして再装着される
（第１１図）。
別の支持基体４５上において面を下にして再装着される
（第１１図）。
１１、溝３３′および３５′が次に正面１７上の溝３３
及び３５に対して背面側から切込まれる（第１２図）。
及び３５に対して背面側から切込まれる（第１２図）。
金属化層から段が付くようにするため、最初の正面溝３
３及び３５を切り出すのに用いられたのよりわずかに広
い刃が用いられるのが好ましい。（狭い幅を与えるよう
な段が付いた場合にはワイヤボンディングやハンダ付は
作業に邪摩となる）。次にダイシング操作を完了するた
め直交の貫通切断が行なわれる。
３及び３５を切り出すのに用いられたのよりわずかに広
い刃が用いられるのが好ましい。（狭い幅を与えるよう
な段が付いた場合にはワイヤボンディングやハンダ付は
作業に邪摩となる）。次にダイシング操作を完了するた
め直交の貫通切断が行なわれる。
完成したＰＤブロック５が第１３図から第１６図迄に示
されている。特に図示したブロックは逆進入Ｐ、１．Ｎ
、ホトダイオードを装着するようにされている。しかし
ながら、適当な代替的金属化パターンを他の装置に収容
させることは容易に出来る。
されている。特に図示したブロックは逆進入Ｐ、１．Ｎ
、ホトダイオードを装着するようにされている。しかし
ながら、適当な代替的金属化パターンを他の装置に収容
させることは容易に出来る。
前記プロセスの段階５において述べたように、ドライフ
ィルムホトレジストは石英基体２３に対して熱真空ボン
ディング技法によって添加される（第１７図参照）。ド
ライフィルムホトレジストはロール状のシート形態で入
手出来る。ホトレジストフィルム自体は通常２枚のポリ
マ保護フィルム間に挿入されている。適当な寸法のセク
ションがシートから切出され、ロールシートの内側のポ
リマフィルムが除去される。ホトレジストフィルムは次
に金属フレーム４９上に伸張され、装着された外側金属
フレーム５１により保持される。余分なシート材は切取
られる。
ィルムホトレジストは石英基体２３に対して熱真空ボン
ディング技法によって添加される（第１７図参照）。ド
ライフィルムホトレジストはロール状のシート形態で入
手出来る。ホトレジストフィルム自体は通常２枚のポリ
マ保護フィルム間に挿入されている。適当な寸法のセク
ションがシートから切出され、ロールシートの内側のポ
リマフィルムが除去される。ホトレジストフィルムは次
に金属フレーム４９上に伸張され、装着された外側金属
フレーム５１により保持される。余分なシート材は切取
られる。
石英基体２３は真空チャンバ５３内において支持ウェッ
ジ５５上に置かれる。金属フレーム４９及び５１によっ
て支持されたホトレジストフィルム４７が次に基体２３
上に置かれ、チャンバ５３のカバー５５が定位置に置か
れる。基体は次にホットプレート２７によって適当な温
度（典型的には１００±５℃が推奨される）に４温され
、ボンディングが行なわれる。チャンバ５３は次に第１
の弁である弁Ａを真空に開くことで最小７０ｃｍＨｇ真
空へと排気される。第２の弁である弁Ｂが次に開かれ、
金属フレーム４９．５１及びフィルム４７によって閉じ
られたスペースが真空引きされる。
ジ５５上に置かれる。金属フレーム４９及び５１によっ
て支持されたホトレジストフィルム４７が次に基体２３
上に置かれ、チャンバ５３のカバー５５が定位置に置か
れる。基体は次にホットプレート２７によって適当な温
度（典型的には１００±５℃が推奨される）に４温され
、ボンディングが行なわれる。チャンバ５３は次に第１
の弁である弁Ａを真空に開くことで最小７０ｃｍＨｇ真
空へと排気される。第２の弁である弁Ｂが次に開かれ、
金属フレーム４９．５１及びフィルム４７によって閉じ
られたスペースが真空引きされる。
フレーム４９．５１は閉じたスペースが気密であること
を保証するためにリングシール５９上に係合している。
を保証するためにリングシール５９上に係合している。
次に弁Ａが閉じられ、チャンバ５３の外側スペースが大
気圧力へとゆっくり戻される。
気圧力へとゆっくり戻される。
圧力が増大するにつれて、ホトレジストフィルムは基体
２３の表面１７上に押圧され、同表面と結合部を形成す
る。次に第３の弁である弁Ｃを開口することによって空
気がチャンバ内に導入される。
２３の表面１７上に押圧され、同表面と結合部を形成す
る。次に第３の弁である弁Ｃを開口することによって空
気がチャンバ内に導入される。
弁Ｂが閉じられ、基体２３を除去する前に全体が大気圧
にさらされる。
にさらされる。
第１図はパイブリッド回路にワイヤボンド並びにハンダ
ボンドされた既知の副組付はブロックを示す切取って示
した組立体、 第２図及び第３図は前記副組付はブロックの異なる斜視
図、 第４図は石英基体の正面の平面図であり、同基体の表面
は金属化されており、パターン化されてメッキしたパッ
ド及び軌道が画成されている。 第５図及び第６図は溝画成後における石英基体のそれぞ
れ平面図及び横断面図を示している。 第７図及び第８図は最初のレジストボンディング並びに
室画成後における石英基体のそれぞれ平面図及び横断面
図である。 第９図及び第１０図は第２のボンディング及び溝の露出
後における石英基体のそれぞれの平面図及び横断面図を
示す。 第１１図及び第１２図はそれぞれ再装着及び切断の後に
おける石英基体の横断面図である。 第１３図から第１６図は本プロセスの完了後基体から切
断されたブロックの後立面図、平面図、正立面図及び倒
立面図をそれぞれ示す。 第１７図はホット真空ボンディングのために用いられる
装置を示す例示図である。 ２３・・・基体、１７・・・その正面、３３．３５・・
・溝、３７・・・ドライフィルムレジスト、３９．４１
・・・窓、５・・・ブロック。
ボンドされた既知の副組付はブロックを示す切取って示
した組立体、 第２図及び第３図は前記副組付はブロックの異なる斜視
図、 第４図は石英基体の正面の平面図であり、同基体の表面
は金属化されており、パターン化されてメッキしたパッ
ド及び軌道が画成されている。 第５図及び第６図は溝画成後における石英基体のそれぞ
れ平面図及び横断面図を示している。 第７図及び第８図は最初のレジストボンディング並びに
室画成後における石英基体のそれぞれ平面図及び横断面
図である。 第９図及び第１０図は第２のボンディング及び溝の露出
後における石英基体のそれぞれの平面図及び横断面図を
示す。 第１１図及び第１２図はそれぞれ再装着及び切断の後に
おける石英基体の横断面図である。 第１３図から第１６図は本プロセスの完了後基体から切
断されたブロックの後立面図、平面図、正立面図及び倒
立面図をそれぞれ示す。 第１７図はホット真空ボンディングのために用いられる
装置を示す例示図である。 ２３・・・基体、１７・・・その正面、３３．３５・・
・溝、３７・・・ドライフィルムレジスト、３９．４１
・・・窓、５・・・ブロック。
Claims (5)
- （１）１つの絶縁基体（２３）の正面（１７）に１つ又
はそれ以上の金属からなるプライマリコーティングを添
加する段階と、 １つ又はそれ以上の溝（３３、３５）を基体（２３）の
正面（１７）内に切込む段階と、基体（２３）のコーテ
ツド表面（１７）をドライフィルムレジスト（３７）の
層で覆う段階と、１つ又はそれ以上の窓（３９、４１）
を前記レジスト（３７）内に開口する段階にして、各窓
（３９、４１）は溝（３３）をこえて位置し、窓（３９
、４１）の各側上でコーティング金属を露出せしめてい
る開口段階と、 金属を各窓（３９、４１）を経て下層の溝（３３）内に
堆積して同溝の側壁をコーティングする段階と、 金属を前記コーティングされた溝側壁上へとメッキして
１つ又はそれ以上の金属のプライマリコーティングを除
去する段階と、 各溝（３３、３５）に基体（２３）の反対面から切込む
段階と、 前記基体（２３）をブロック（５）に分離する段階とを
含むコーティングの方法。 - （２）特許請求の範囲第１項に記載の方法において、金
属を各窓（３９、４１）を経て堆積させる段階の後かつ
メッキの以前において、ドライフィルムレジストの層（
３７）が除去され、第２の層のドライフィルムレジスト
（４３）が適用され、溝の長手方向窓が画成されること
を特徴とする方法。 - （３）特許請求の範囲第１項又は第２項に記載の方法に
おいて、前記ドライフィルムレジスト（３７、４３）が
熱真空技法によつて添加されることを特徴とする方法。 - （４）特許請求の範囲第１項から第３項迄のいずれか１
つの項に記載の方法において、堆積される前記金属（２
５、２７）はスパッタリングによつて提供されることを
特徴とする方法。 - （５）特許請求の範囲第１項から第４項迄のいずれか１
つの項に記載の方法において、基体（２３）の正面（１
７）上の電極構造体（２５、２７、２９）はレジストマ
スクを用いたメッキによつて提供されていることを特徴
とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8529654 | 1985-12-02 | ||
| GB8529654A GB2185151B (en) | 1985-12-02 | 1985-12-02 | Method of coating |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62197170A true JPS62197170A (ja) | 1987-08-31 |
Family
ID=10589128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28755986A Pending JPS62197170A (ja) | 1985-12-02 | 1986-12-02 | コ−テイングの方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0232601A1 (ja) |
| JP (1) | JPS62197170A (ja) |
| GB (1) | GB2185151B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2248345B (en) * | 1990-09-27 | 1994-06-22 | Stc Plc | Edge soldering of electronic components |
| GB2346734B (en) * | 1999-01-28 | 2003-09-24 | Marconi Electronic Syst Ltd | Optical interface arrangement |
| CN114025483A (zh) * | 2020-11-30 | 2022-02-08 | 益阳市明正宏电子有限公司 | 一种提高碳油板电测良率的加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404060A (en) * | 1981-05-08 | 1983-09-13 | Siemens Aktiengesellschaft | Method for producing insulating ring zones by galvanic and etch technologies at orifice areas of through-holes in a plate |
| DE3401963A1 (de) * | 1984-01-20 | 1985-07-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von fotoresiststrukturen mit gestuften flanken |
| US4490217A (en) * | 1984-02-24 | 1984-12-25 | Armstrong World Industries, Inc. | Method of making a stencil plate |
-
1985
- 1985-12-02 GB GB8529654A patent/GB2185151B/en not_active Expired
-
1986
- 1986-11-27 EP EP19860309258 patent/EP0232601A1/en not_active Withdrawn
- 1986-12-02 JP JP28755986A patent/JPS62197170A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2185151B (en) | 1989-10-11 |
| GB2185151A (en) | 1987-07-08 |
| GB8529654D0 (en) | 1986-01-08 |
| EP0232601A1 (en) | 1987-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3956052A (en) | Recessed metallurgy for dielectric substrates | |
| CA2016529C (en) | Method of forming a pattern on a surface | |
| US4684436A (en) | Method of simultaneously etching personality and select | |
| CA2081306A1 (en) | Semiconductor film bolometer thermal infrared detector | |
| US4119480A (en) | Method of manufacturing thick-film circuit devices | |
| JPS5842031B2 (ja) | インクジエツトプリンタ用ノズルアレイ製造方法 | |
| US5057456A (en) | Method of manufacturing a tab semiconductor package by securing a thin insulating frame to inner leads of the package | |
| US4528071A (en) | Process for the production of masks having a metal carrier foil | |
| JPS62197170A (ja) | コ−テイングの方法 | |
| US4818724A (en) | Photolithographic method of aligning a structure on the back of a substrate | |
| JP2866167B2 (ja) | 接着された接触を有する多層トランスデューサおよびその接着方法 | |
| JPH02440Y2 (ja) | ||
| JPS60176235A (ja) | Ｘ線露光用マスク原板 | |
| JPH05191016A (ja) | ガラス基板にパターン状金属膜を被着する方法 | |
| JPS59170270A (ja) | 膜形成装置 | |
| US6800211B2 (en) | Method for removing voids in a ceramic substrate | |
| JP2000216522A (ja) | フレキシブル基板製造方法、及びフレキシブル基板 | |
| JPH042162B2 (ja) | ||
| US3624894A (en) | Sealing technique for transparent lids on integrated circuit packages | |
| JPH0332268B2 (ja) | ||
| JPS58115838A (ja) | 積層型セラミツクバツケ−ジ | |
| JP3983077B2 (ja) | プローブ基板及びその製造方法 | |
| JPH01205495A (ja) | フレキシブルプリント回路基板の製造方法 | |
| JPH01233402A (ja) | 色分解フィルターの製造方法 | |
| JP2891538B2 (ja) | 配線基板の製造方法 |