JPS62192885A - Image scanning convertion processing system - Google Patents

Image scanning convertion processing system

Info

Publication number
JPS62192885A
JPS62192885A JP61036826A JP3682686A JPS62192885A JP S62192885 A JPS62192885 A JP S62192885A JP 61036826 A JP61036826 A JP 61036826A JP 3682686 A JP3682686 A JP 3682686A JP S62192885 A JPS62192885 A JP S62192885A
Authority
JP
Japan
Prior art keywords
image
address
memory
box
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61036826A
Other languages
Japanese (ja)
Inventor
Tsuneyasu Inukai
常泰 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61036826A priority Critical patent/JPS62192885A/en
Publication of JPS62192885A publication Critical patent/JPS62192885A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Image Input (AREA)

Abstract

PURPOSE:To execute the scanning convertion of an image at high speed by generating an address by a buffer memory having the square area of a word width and converting and transferring the image scanning between image memories at a box unit. CONSTITUTION:An address generating circuit 40 of a control part 4 is equipped with a register file to store the line address level difference of respective image transmitting side and image receiving side image memories 1 and 2 and the box line address level difference and generates a transfer address. The contents of the image transmitting image memory 1 are read at a row unit and stored into a buffer memory 30. At a buffer memory unit, the contents of the buffer memory 30 are read at a row unit, and transferred to the address of the image side image memory 2 generated based upon an address level difference.

Description

【発明の詳細な説明】 〔概要〕 画像走査変換処理方式であって、画像メモリ間で画像デ
ータを走査変換するに際して、レジスタファイルに格納
したアドレス階差に基づいてアドレスを生成し、方形領
域をもつバッファメモリを介して、そのバッファメモリ
単位にアクセスすることによって走査変換が高速に実行
できる。
[Detailed Description of the Invention] [Summary] This is an image scanning conversion processing method that generates addresses based on address differences stored in register files and converts rectangular areas when scanning and converting image data between image memories. Scan conversion can be performed at high speed by accessing the buffer memory unit through the buffer memory.

〔産業上の利用分野〕[Industrial application field]

本発明は画像メモリ相互間を方形領域構成のメモリをも
つバッファ単位に行う方式に関するものである。
The present invention relates to a system in which image memories are interconnected in units of buffers each having a memory having a rectangular area configuration.

画像処理装置では、光学的に記録媒体を走査して光電変
換した信号を画素単位に画像メモリの単位ビットに格納
する。
In an image processing device, a recording medium is optically scanned and a photoelectrically converted signal is stored in a unit bit of an image memory in units of pixels.

そして、各種の所要処理の前段階でその画像メモリを基
にしてメモリの内容の変換を行う。
Then, the contents of the memory are converted based on the image memory at a stage before various necessary processing.

例えば、文字読み取り装置に入力する記録媒体上の文字
列に対して認識部が処理する方向が直角の行方向である
場合、記録媒体そのままの画像を画像メモリに読み込ん
で、その画像メモリの内容をを90°の走査変換をした
画像メモリに変換して認識部へ送出する。
For example, if the direction in which the recognition unit processes a character string on a recording medium that is input to a character reading device is the perpendicular row direction, the image as it is on the recording medium is read into the image memory, and the contents of the image memory are is converted into an image memory that has undergone 90° scan conversion and is sent to the recognition unit.

このような画像メモリ間の走査変換処理が、画像処理に
おいては装置の処理速度を左右することになるので、走
査変換処理を高速に行うことを必要とし、そのための効
果的な方式が要望されている。
In image processing, scan conversion processing between image memories affects the processing speed of the device, so it is necessary to perform scan conversion processing at high speed, and an effective method for this purpose is desired. There is.

〔従来の技術〕 第5図は従来の画像データの走査変換処理方式の構成ブ
ロック図、 第6図は従来の走査変換説明図を示す。
[Prior Art] FIG. 5 is a block diagram showing the configuration of a conventional image data scan conversion processing method, and FIG. 6 is an explanatory diagram of the conventional scan conversion.

−例として、送像側画像メモリ1の第6(a)図のよう
な三角画像をを90°走査変換して、受像側画像メモリ
2年転送する方法を説明する。
- As an example, a method will be described in which a triangular image as shown in FIG. 6(a) in the image sending side image memory 1 is scan-converted by 90 degrees and transferred to the image receiving side image memory for two years.

列方向ワード幅で、画像の走査ライン長、即ち行方向3
ワード長でボックス(イ22ロ、ハのバッファメモリ3
を有し、送像側画像メモリ1の第1走査ラインから制御
部4はプロセッサ7の指定する初期アドレスとインクレ
メントアドレスによってメモリ領域をプロセッサ7の介
在なく、直接アドレスバス8を経てバッファメモリ3へ
順次読み込む。
The word width in the column direction is the scan line length of the image, i.e. 3 in the row direction.
Word length box (Buffer memory 3 of A22 B, C)
From the first scanning line of the image sending side image memory 1, the control unit 4 transfers the memory area directly to the buffer memory 3 via the address bus 8 without the intervention of the processor 7, according to the initial address and increment address designated by the processor 7. Load sequentially into

即ち、DMA方式(以下制御部4によるメモリのアクセ
スはDMA方式による)でバッファメモリ3への読み込
み、読み込みが終了するとぐ第6(b)図)、ボックス
単位にその行の1ワードずつ走査変換回路6によってそ
れぞれのボックス領域内の列のワードとする画像データ
の90°の走査変換を行う(第6(c)図)。
That is, the data is read into the buffer memory 3 using the DMA method (hereinafter, memory access by the control unit 4 is performed using the DMA method), and as soon as the reading is completed (see FIG. 6(b)), the scan conversion is performed one word at a time in each row in box units. The circuit 6 performs 90° scan conversion of the image data as words in columns within each box area (FIG. 6(c)).

但し、ボックスの中の矢印は、処理するデータの順を示
す。
However, the arrow inside the box indicates the order of data to be processed.

そして、制御部4は処理されたボックスを受像側画像メ
モリ2の送像側相当位置に格納し、その結果は各ボック
スがその位置で906の走査変換されていることになる
Then, the control unit 4 stores the processed boxes in a position corresponding to the image sending side of the image receiving side image memory 2, and as a result, each box is scan-converted 906 at that position.

次いで、ボックス単位にプロセッサ7によるプログラム
処理によって画像全体が90°の走査変換した受像側画
像メモリ2の各ボックスの所定位置に位置変換される(
第6(d)図)。
Next, the entire image is position-converted to a predetermined position of each box in the image-receiving image memory 2, which has been scan-converted by 90 degrees, by the program processing by the processor 7 for each box (
Figure 6(d)).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この従来の方式では、バッファメモリのボックス内での
走査変換は走査変換回路によって実行するので処理速度
は早いが、ボックスのメモリ内の転送、即ちボックス位
置変換はプロセッサがワード毎にプログラム処理で転送
するために処理時間が多くかかる。
In this conventional method, scan conversion within a box of the buffer memory is performed by a scan conversion circuit, so the processing speed is fast, but transfer within the box memory, that is, box position conversion, is transferred word by word by a processor using a program. It takes a lot of processing time.

また、送像側画像メモリからバッファメモリへの転送は
走査ライン単位で行われるために、バッファメモリには
列方向走査ライン幅を必要とし、行方向は行列変換のボ
ックス形成のためにワード幅の大きさの容量を必要とす
る。
Furthermore, since the transfer from the image sending side image memory to the buffer memory is performed in scanning line units, the buffer memory requires a scanning line width in the column direction, and a word width in the row direction to form a box for matrix conversion. Requires large capacity.

本発明はこのような点に鑑みて創作されたものであって
、高速に画像の走査変換する方式を提供することを目的
としている。
The present invention was created in view of these points, and an object of the present invention is to provide a method for scanning and converting images at high speed.

〔問題点を解決するための手段〕[Means for solving problems]

第1.2図に示すように、制御部のアドレス生成回路は
、各種アドレス階差を格納したレジスタファイルと、送
像側画像メモリアドレスレジスタ(Sレジスタ)および
受像側画像メモリアドレスレジスタ(Dレジスタ)と、
セレクト信号によって選択されたアドレス階差を加算す
る加算器とからなる回路構成を有し、ワード幅の方形領
域をもつバッファメモリとによってアドレスを生成し、
ボックス単位に画像メモリ間の画像走査の変換と転送を
行う。
As shown in Figure 1.2, the address generation circuit of the control unit includes a register file storing various address differences, an image memory address register on the transmitting side (S register), and an image memory address register on the receiving side (D register). )and,
It has a circuit configuration consisting of an adder that adds address differences selected by a select signal, and generates an address using a buffer memory having a word-width rectangular area.
Converts and transfers image scans between image memories on a box-by-box basis.

〔作用〕[Effect]

制御部のアドレス生成回路は、レジスタファイルの送像
側ラインアドレス階差によって、画像メモリのボックス
内の次のラインアドレスを算出し、ボックスアドレス階
差によってボックス内の最後のアドレスから次のボック
スの最初のアドレスを算出し、ボックスライン階差によ
ってボックス配列行の最後のボックスの最後のアドレス
から次のボックス配列行の最初のボックスの最初のアド
レスを算定するようにし、初期アドレスから順次読み出
しアドレスを生成してバッファメモリに転送し、格納さ
れる。
The address generation circuit of the control unit calculates the next line address in the box of the image memory based on the image sending side line address difference in the register file, and calculates the next line address from the last address in the box to the next box based on the box address difference. The first address is calculated, and the first address of the first box of the next box array row is calculated from the last address of the last box of the box array row based on the box line difference, and the read address is sequentially read from the initial address. It is generated, transferred to buffer memory, and stored.

そして、バッファメモリからパ゛・ンファメモリ単位、
即ち、ボックス位置レジスタファイルに格納されたアド
レス階差を選択して、受像側画像メモリの書き込みアド
レスを生成し、走査変換回路を介して行列変換してワー
ド毎に所定のボックス位置へ転送する。
Then, from the buffer memory to the buffer memory unit,
That is, the address difference stored in the box position register file is selected to generate a write address for the image memory on the image receiving side, and the data is subjected to matrix conversion via a scan conversion circuit and transferred word by word to a predetermined box position.

即ち、画像が走査変換されたボックスの所定位置に各バ
ッファメモリが走査変換されて格納されることになる。
That is, each buffer memory is scan-converted and stored in a predetermined position of the box in which the image has been scan-converted.

〔実施例〕〔Example〕

第1図は本発明の画像走査変換処理方式の一実施例の構
成ブロック図、 第2図は本発明の実施例のアドレス生成回路の構成図、 第3図は本発明の詳細な説明図、 第4図はアドレス階差の説明図を示す。
FIG. 1 is a configuration block diagram of an embodiment of the image scanning conversion processing method of the present invention, FIG. 2 is a configuration diagram of an address generation circuit of the embodiment of the present invention, and FIG. 3 is a detailed explanatory diagram of the present invention. FIG. 4 shows an explanatory diagram of address floor differences.

本発明の処理単位となるボックスの大きさは、例えばア
ドレスバス幅の方形領域であり、リード/ライトには同
一バスを使用するのでリード/ライトアドレスは1つに
まとめる。
The size of the box that is the processing unit of the present invention is, for example, a rectangular area with the address bus width, and since the same bus is used for reading/writing, the read/write addresses are combined into one.

アドレスバス幅が16ビツトの場合は、16×16ビツ
トの領域であり、列方向16ビツトを1ワードとしてア
クセスする。
When the address bus width is 16 bits, the area is 16×16 bits, and 16 bits in the column direction are accessed as one word.

画像メモリのボックス内のあるワードとその次のワード
とのアドレス差がラインアドレス階差であり、あるボッ
クスの最後のワードと次に処理されるボックスの最初の
ワードとのアドレス差がボックス階差であり、ボックス
を画像メモリの1行“分の長さがボックスラインであり
、ボックスラインの最後のボックスの最後のボックスの
最後のワードと次に処理するボックスラインの最初のボ
ックスの最初のワードとのアドレス差がボックスライン
階差であって(第4図)、制御部4のアドレス生成回路
40のレジスタファイル41に格納される。
The address difference between one word and the next word in a box in the image memory is the line address difference, and the address difference between the last word of a box and the first word of the next box to be processed is the box difference. , the length of the box is one line of image memory, the last word of the last box of the last box of the box line and the first word of the first box of the box line to be processed next. The address difference between the two addresses is the box line difference (FIG. 4), and is stored in the register file 41 of the address generation circuit 40 of the control section 4.

送像側画像メモリ1に格納された上記同様三角画像デー
タ(第3(a)図)の転送を説明する。7画像の転送を
開始する場合、初期アドレスを送像側画像メモリアドレ
スレジスタ(Sレジスタ)44にイ;1納し、マルチプ
レクサ43がその初期アドレスを選択してSレジスタ4
4に出力し、送像側画像メモリ1のそのアドレスのワー
ドが読み出されてバッファメモリ30に転送される。
Transfer of the triangular image data (FIG. 3(a)) stored in the image sending side image memory 1 will be explained. 7. To start transferring an image, input the initial address into the image sending side image memory address register (S register) 44, and the multiplexer 43 selects the initial address and transfers it to the S register 4.
4, and the word at that address in the image sending side image memory 1 is read out and transferred to the buffer memory 30.

そして、そのワードはバッファメモリ30に90°回転
して、即ち、行列変換した形式で格納され、次いでその
アドレスと送像側ラインアドレス階差とが加算器42に
入力する。
Then, the word is stored in the buffer memory 30 after being rotated by 90 degrees, that is, in a matrix-converted format, and then the address and the image transmission side line address difference are input to the adder 42.

これによってSレジスタの入力には、次に処理するアド
レスが入力されることになる。
As a result, the address to be processed next is input to the input of the S register.

そのアドレスの転送が終わるとともに、Sレジスタには
そのアドレスに送像側ラインアドレス階差が加算された
アドレスが格納される。
When the transfer of the address is completed, an address obtained by adding the image transmission side line address difference to the address is stored in the S register.

この動作を操り返すことによって、バッファメモリ30
へ1ボックス分のデータの転送が終了する(第3(b)
図)。
By manipulating this operation, the buffer memory 30
The transfer of data for one box to
figure).

次いでプロセッサ7は受像側画像メモリ2にこのバッフ
ァメモリ30を格納すべきボックスの初期アドレスを指
定し、マルチプレクサ43はこれを選択して受像側画像
メモリアドレスレジスタ(Dレジスタ)45に格納し、
マルチプレクサ46はり一ド/ライト信号線のライト信
号によってDレジスタ45をアドレス信号として送出す
る。
Next, the processor 7 specifies the initial address of the box in which this buffer memory 30 is to be stored in the image memory 2 on the image receiving side, and the multiplexer 43 selects this address and stores it in the image memory address register (D register) 45 on the image receiving side.
The multiplexer 46 sends out the D register 45 as an address signal in response to a write signal on the read/write signal line.

以下上記Sレジスタの場合と同様にセレクト信号が受像
側アドレス階差を選択して加算器42によってアドレス
に加算され、バッファメモリの内容が走査変換回路6で
走査変換されて転送されて行く (第3(C)図)。
Thereafter, as in the case of the S register, the select signal selects the image receiving side address difference and is added to the address by the adder 42, and the contents of the buffer memory are scan converted by the scan conversion circuit 6 and transferred. Figure 3(C)).

次いで、送像側画像メモリ1の次のボックスがバッファ
メモリ30に転送されることになるが、前記ボックスの
最後のワードの転送に次いで、セレクト信号が送像側ボ
ックスアドレス階差を選択し、Sレジスタ44には次に
処理するボックスの最初のワードのアドレスが格納され
、処理がはじまる。
Next, the next box in the image memory 1 on the image sending side will be transferred to the buffer memory 30, but following the transfer of the last word of the box, the select signal selects the difference in the address of the image sending side box, The address of the first word of the next box to be processed is stored in the S register 44, and processing begins.

このようにバッファメモリを介して順次ボ・ンクス毎に
転送され、これを繰り返すことによって、1ボツクスラ
インの転送が終了する。
In this way, the data is sequentially transferred box by box via the buffer memory, and by repeating this process, the transfer of one box line is completed.

そして、1ボツクスラインの転送が終了した際には、セ
レクト信号が送像側ボックスラインアドレス階差を選択
し、Sレジスタ44には次に処理するボックスラインの
最初のワードのアドレスが格納される。
When the transfer of one box line is completed, the select signal selects the image sending side box line address difference, and the address of the first word of the next box line to be processed is stored in the S register 44. .

以上のようにアドレス生成回路40は送像側画像メモリ
1の読み出しアドレスを生成して送出し、ボックス毎に
受像側画像メモリ2の書き込みアドレスを生成して送出
する。
As described above, the address generation circuit 40 generates and sends a read address for the image memory 1 on the image sending side, and generates and sends a write address for the image memory 2 on the image receiving side for each box.

本発明は上記した画像データを送受する画像メモリがそ
れぞれ送像、受像に限定されるものでなく、また、1個
の画像メモリで、その内の領域間転送でも可能であるこ
とは云うまでもない。
It goes without saying that the present invention is not limited to the image memory for transmitting and receiving the above-mentioned image data, but is also capable of transmitting and receiving images, and that transfer between areas within one image memory is also possible. do not have.

〔発明の効果〕〔Effect of the invention〕

以上述べてきたように、本発明によれば、画像メモリの
転送が高速化され、しかもバッファメモリが1ボックス
分でよく、メモリ容量が削減でき、実用的には極めて有
用である。
As described above, according to the present invention, the image memory transfer speed is increased, and the buffer memory only needs to be for one box, reducing the memory capacity, which is extremely useful in practice.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の画像走査変換処理方式の実施例の構成
ブロック図、 第2図は本発明の実施例のアドレス生成回路構成図、 第3図は本発明の詳細な説明図、 第4図はアドレス階差説明図、 第5図は従来例の構成ブロック図、 第6図は従来の走査変換説明図である。 図において、 1は送像側画像メモリ、 2は受像側画像メモリ、 4は制御部、 6は走査変換回路、 30はバッファメモリ、 40はアドレス生成回路、 41はレジスタファイルである。 (Q)          (b)         
(CJ木発gXQ足畳杢諌註明図 7トレスF¥1ttt4rl!J 第 4 図
1 is a block diagram of the configuration of an embodiment of the image scanning conversion processing method of the present invention; FIG. 2 is a configuration diagram of an address generation circuit of the embodiment of the present invention; FIG. 3 is a detailed explanatory diagram of the present invention; FIG. 5 is a block diagram of the configuration of a conventional example, and FIG. 6 is a diagram illustrating conventional scan conversion. In the figure, 1 is an image memory on the image sending side, 2 is an image memory on the receiving side, 4 is a control section, 6 is a scan conversion circuit, 30 is a buffer memory, 40 is an address generation circuit, and 41 is a register file. (Q) (b)
(CJ wood g

Claims (1)

【特許請求の範囲】 送像側画像メモリ(1)に格納された画像データを走査
変換して受像側画像メモリ(2)に転送する方式におい
て、 所定の単位データ幅の行列で構成された方形領域(ボッ
クス)をもつバッファメモリ(30)を有するとともに
、 該バッファメモリ(30)を介して前記の両画像メモリ
間の画像データの転送を制御する制御部(4)に、前記
送像側および受像側画像メモリ(1、2)それぞれのラ
インアドレス階差と、ボックスアドレス階差と、ボック
スラインアドレス階差とを格納するレジスタファイル(
41)を備えて転送アドレスを生成するアドレス生成回
路(40)を有し、前記送像側画像メモリ(1)に格納
された画像データの初期アドレスから順次セレクト信号
が指定する前記レジスタファイル(41)の前記送像側
アドレス階差を加算したアドレスを生成して前記送像側
画像メモリ(1)の内容を行単位に読み出して前記バッ
ファメモリ(30)に格納し、該バッファメモリ単位に
該バッファメモリ(30)の内容を行単位に読み出し、
走査変換回路(6)によって列単位に変換し、前記レジ
スタファイル(41)のアドレス階差に基づいて生成し
た前記受像側画像メモリ(2)のアドレスに転送するこ
とを特徴とする画像走査変換処理方式。
[Claims] In a method of scan-converting image data stored in a transmitting side image memory (1) and transmitting the scan-converted image data to a receiving side image memory (2), A control unit (4) having a buffer memory (30) having an area (box) and controlling the transfer of image data between the two image memories via the buffer memory (30) is connected to the image sending side and the control unit (4). A register file (which stores the line address difference, box address difference, and box line address difference of each image memory on the image receiving side (1, 2)
41) to generate a transfer address, and the register file (41) is sequentially designated by a select signal from the initial address of the image data stored in the image sending side image memory (1). ), the contents of the image sending side image memory (1) are read line by line and stored in the buffer memory (30), and the contents of the image sending side image memory (1) are read out line by line and stored in the buffer memory (30). Read the contents of the buffer memory (30) line by line,
An image scan conversion process characterized in that the image is converted column by column by a scan conversion circuit (6) and transferred to an address of the image receiving side image memory (2) generated based on the address difference of the register file (41). method.
JP61036826A 1986-02-20 1986-02-20 Image scanning convertion processing system Pending JPS62192885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61036826A JPS62192885A (en) 1986-02-20 1986-02-20 Image scanning convertion processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61036826A JPS62192885A (en) 1986-02-20 1986-02-20 Image scanning convertion processing system

Publications (1)

Publication Number Publication Date
JPS62192885A true JPS62192885A (en) 1987-08-24

Family

ID=12480549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61036826A Pending JPS62192885A (en) 1986-02-20 1986-02-20 Image scanning convertion processing system

Country Status (1)

Country Link
JP (1) JPS62192885A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785162A (en) * 1980-11-14 1982-05-27 Fujitsu Ltd Picture memory access control system
JPS58222371A (en) * 1982-06-18 1983-12-24 Usac Electronics Ind Co Ltd Storage system for picture processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785162A (en) * 1980-11-14 1982-05-27 Fujitsu Ltd Picture memory access control system
JPS58222371A (en) * 1982-06-18 1983-12-24 Usac Electronics Ind Co Ltd Storage system for picture processing

Similar Documents

Publication Publication Date Title
JPH06111010A (en) Dram and controller
US6633975B1 (en) Data processing system having plurality of processors and executing series of processings in prescribed order
JPS62192885A (en) Image scanning convertion processing system
JPH021421B2 (en)
EP0346489A1 (en) Address conversion circuit
JP3948152B2 (en) Image information rotation device
JPS5981962A (en) Picture processor
JPS5892072A (en) Printer
JPS61188671A (en) Image processor
JP3053196B2 (en) Image data raster converter
JPH05207264A (en) Picture memory device for longitudinal lateral size conversion
JPS63142964A (en) Image input device
JP2938107B2 (en) Pattern recognition device
JPH0134497B2 (en)
JPH01201780A (en) Information processor
JP2839768B2 (en) Image rotation circuit
JPH0563959A (en) Method and device for processing picture
JPH06208614A (en) Image processor
JP2945028B2 (en) Image processing designated area information calculation device
JP2636834B2 (en) Image processing device
JPH0336671A (en) Picture data rotation processing system
JPS6310971A (en) Image input device
JPS63250736A (en) Image data processor
JPH0612368A (en) High-definition image processor
JPH05128241A (en) Picture processor