JPS6218935B2 - - Google Patents
Info
- Publication number
- JPS6218935B2 JPS6218935B2 JP16858979A JP16858979A JPS6218935B2 JP S6218935 B2 JPS6218935 B2 JP S6218935B2 JP 16858979 A JP16858979 A JP 16858979A JP 16858979 A JP16858979 A JP 16858979A JP S6218935 B2 JPS6218935 B2 JP S6218935B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- external
- circuit
- data
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
Description
【発明の詳細な説明】
本発明は、外部レジスタの一部にデータを簡単
な操作で書込み得るようにした外部レジスタ書込
み方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an external register writing method that allows data to be written into a part of an external register with a simple operation.
一般にローカル記憶に設けられる汎用レジスタ
や浮動小数点レジスタなどを内部レジスタと呼ば
れ、メモリなどには設けられておらず、レジスタ
の各ビツトが直接ハードウエアをコントロールす
るものを外部レジスタと呼ばれている。外部レジ
スタの1例としてはプログラム状態語レジスタが
ある。プログラム状態語レジスタのシステム・マ
スクを書換えることは頻繁に行われる。システ
ム・マスクを書替える命令として、セツト・シス
テム・マスク命令がある。従来のマイクロプログ
ラム制御の計算機においては、プログラム状態語
レジスタに対しては1個の外部アドレスしか与え
られていなかつた。そして、プログラム状態語レ
ジスタのシステム・マスクの書換えは、次のよう
にして行われていた。即ち、プログラム状態語レ
ジスタの全内容を他のレジスタに読出し、システ
ム・マスクのみを書替え、システム・マスクが書
替えられたプログラム状態語を元のプログラム状
態語レジスタに書込んでいる。システム・マスク
はチヤネルからの書込みを受付け得るか否かを示
すものであるので、システム・マスクは先にも述
べたように頻繁に書替えられる。したがつてシス
テム・マスクの書替えに相当な時間を必要とする
従来方式では、処理装置の効率が低下するという
欠点が生ずる。 In general, general-purpose registers, floating point registers, etc. that are provided in local storage are called internal registers, and registers that are not provided in memory and whose bits directly control the hardware are called external registers. . One example of an external register is a program status word register. Rewriting the system mask of the program status word register is done frequently. A set system mask instruction is an instruction for rewriting the system mask. In conventional microprogram controlled computers, only one external address was given to the program status word register. The system mask of the program status word register is rewritten as follows. That is, the entire contents of the program state word register are read to another register, only the system mask is rewritten, and the program state word with the rewritten system mask is written to the original program state word register. Since the system mask indicates whether or not writing from a channel can be accepted, the system mask is frequently rewritten as described above. Therefore, the conventional method, which requires a considerable amount of time to rewrite the system mask, has the disadvantage that the efficiency of the processing device is reduced.
本発明は、上記の欠点を除去するものであつ
て、マイクロプログラム制御の計算機において、
外部レジスタの一部書込みを簡単な操作で行い得
るようにした外部レジスタ書込方式を提供するこ
とを目的としている。そしてそのため、本発明の
外部レジスタ書込方式は、マイクロプログラム制
御の処理装置において、1つの外部レジスタの一
部のみを更新するために上記1部のみに対応する
外部レジスタ及び外部レジスタ全体に対応する外
部アドレスを設定し、上記1部のみに対応する外
部アドレスを指定した書込指令によつて上記外部
レジスタの一部に一回の操作でデータを書込み得
るようにしたことを特徴とするものである。以
下、本発明を図面を参照しつつ説明する。 The present invention eliminates the above-mentioned drawbacks, and provides for a microprogram-controlled computer.
It is an object of the present invention to provide an external register writing method that allows partial writing of an external register with a simple operation. Therefore, in a microprogram-controlled processing device, the external register writing method of the present invention updates only a part of one external register by updating an external register corresponding to only one part and the entire external register. It is characterized in that an external address is set and data can be written to a part of the external register in one operation by a write command specifying an external address corresponding to only one part. be. Hereinafter, the present invention will be explained with reference to the drawings.
第1図は外部レジスタに対する外部アドレスの
割付けを説明する図、第2図は本発明の1実施例
のブロツク図である。図において、1はプログラ
ム状態語レジスタ、2−1ないし2−4はプログ
ラム状態語レジスタを構成するバイト単位のレジ
スタ、3と4はAND回路、5はOR回路、6はバ
スをそれぞれ示している。 FIG. 1 is a diagram for explaining the assignment of external addresses to external registers, and FIG. 2 is a block diagram of one embodiment of the present invention. In the figure, 1 is a program status word register, 2-1 to 2-4 are byte unit registers that make up the program status word register, 3 and 4 are AND circuits, 5 is an OR circuit, and 6 is a bus. .
第1図に示すように、プログラム状態語レジス
タ全体に対しては、外部アドレスEXT10が割
付けられ、プログラム状態語レジスタのシステ
ム・マスクに対しては外部アドレスEXT11が
割付けられている。 As shown in FIG. 1, the entire program status word register is assigned an external address EXT10, and the system mask of the program status word register is assigned an external address EXT11.
第2図において、AND回路3の1方の入力お
よびAND回路4の1方の入力にはクロツクが入
力されている。AND回路3の他方の入力は制御
記憶データ・レジスタのデコーダに接続されてい
る。また、AND回路4の他方の入力も制御記憶
データ・レジスタのデコーダに接続されている。
OR回路5の出力はレジスタ2−1のクロツク端
子に接続され、AND回路3の出力はレジスタ2
−2,2−3,2−4の各クロツク端子に接続さ
れている。パス6の各バイト信号線は対応するレ
ジスタ2−1,2−2,2−3,2−4に接続さ
れている。 In FIG. 2, a clock is input to one input of the AND circuit 3 and one input of the AND circuit 4. The other input of the AND circuit 3 is connected to the decoder of the control storage data register. The other input of the AND circuit 4 is also connected to the decoder of the control storage data register.
The output of OR circuit 5 is connected to the clock terminal of register 2-1, and the output of AND circuit 3 is connected to the clock terminal of register 2-1.
-2, 2-3, and 2-4 clock terminals. Each byte signal line of path 6 is connected to a corresponding register 2-1, 2-2, 2-3, 2-4.
制御記憶から外部アドレスEXT10にデータ
を書込むべきことを示すマイクロ命令が制御記憶
データに読出されると、信号線EXTW10上に
「1」の信号が出力され、これによりAND回路3
は「1」を出力する。AND回路3が「1」を出
力すると、レジスタ2−2,2−3,2−4にデ
ータがセツトされるばかりでなく、OR回路5も
「1」を出力するので、レジスタ2−1にもデー
タがセツトされる。制御記憶から外部アドレス
EXT11にデータを書込むべきことを指定する
マイクロ命令が制御記憶データ・レジスタに読出
されると、信号線EXTW11上に「1」の信号
が出力される。この「1」信号によつてAND回
路4が開き、クロツクCLKがレジスタ2−1に
印加され、レジスタ2−1にデータがセツトされ
る。このとき、他のレジスタ2−2,2−3,2
−4にはデータが書込まれない。レジスタ2−1
はシステム・マスクに対応するものであるので、
一回の操作でシステム・マスクを書替え得ること
になる。 When a microinstruction indicating that data should be written from the control memory to the external address EXT10 is read to the control memory data, a signal of "1" is output on the signal line EXTW10, and this causes the AND circuit 3
outputs "1". When AND circuit 3 outputs "1", not only is data set in registers 2-2, 2-3, and 2-4, but also OR circuit 5 outputs "1", so register 2-1 is set. The data is also set. External address from control memory
When a microinstruction specifying that data is to be written to EXT11 is read into the control storage data register, a "1" signal is output on signal line EXTW11. This "1" signal opens the AND circuit 4, applies the clock CLK to the register 2-1, and sets data in the register 2-1. At this time, other registers 2-2, 2-3, 2
No data is written to -4. Register 2-1
corresponds to the system mask, so
The system mask can be rewritten in one operation.
以上の説明から明らかなように、本発明によれ
ば、外部レジスタの一部書替え命令を高速で実行
することが出来る。 As is clear from the above description, according to the present invention, an instruction to partially rewrite an external register can be executed at high speed.
第1図は外部レジスタに対する外部アドレスの
割付けを説明する図、第2図は本発明の1実施例
のブロツク図である。
1……プログラム状態語レジスタ、2−1ない
し2−4……プログラム状態語レジスタを構成す
るバイト単位のレジスタ、3と4……AND回
路、5……OR回路、6……バス。
FIG. 1 is a diagram for explaining the assignment of external addresses to external registers, and FIG. 2 is a block diagram of one embodiment of the present invention. 1...Program status word register, 2-1 to 2-4...Byte unit registers forming the program status word register, 3 and 4...AND circuit, 5...OR circuit, 6...bus.
Claims (1)
て、1つの外部レジスタの一部のみを更新するた
めに上記1部のみに対応する外部アドレス及び外
部レジスタ全体に対応する外部アドレスを設定
し、上記1部のみに対応する外部アドレスを指定
した書込指令によつて上記外部レジスタの一部に
一回の操作でデータを書込み得るようにしたこと
を特徴とする外部レジスタ書込方式。1 In a microprogram-controlled processing device, in order to update only a part of one external register, set an external address that corresponds to only the above part and an external address that corresponds to the entire external register, and update only a part of the above external register. An external register writing method characterized in that data can be written into a part of the external register in one operation by a write command specifying an external address to be written.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16858979A JPS5690345A (en) | 1979-12-25 | 1979-12-25 | External register write system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16858979A JPS5690345A (en) | 1979-12-25 | 1979-12-25 | External register write system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5690345A JPS5690345A (en) | 1981-07-22 |
JPS6218935B2 true JPS6218935B2 (en) | 1987-04-25 |
Family
ID=15870849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16858979A Granted JPS5690345A (en) | 1979-12-25 | 1979-12-25 | External register write system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5690345A (en) |
-
1979
- 1979-12-25 JP JP16858979A patent/JPS5690345A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5690345A (en) | 1981-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0411957B2 (en) | ||
JPH0612863A (en) | Dual port dram | |
US4949242A (en) | Microcomputer capable of accessing continuous addresses for a short time | |
US6925522B2 (en) | Device and method capable of changing codes of micro-controller | |
JPS6128198B2 (en) | ||
US4888685A (en) | Data conflict prevention for processor with input/output device | |
JPS6218935B2 (en) | ||
JPS63116262A (en) | Data processor | |
JPS6232818B2 (en) | ||
JPS6022774B2 (en) | Input/output terminal control method | |
JPS6329298B2 (en) | ||
JPS6148735B2 (en) | ||
JPH0120514B2 (en) | ||
EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
JPS63115251A (en) | Disk cache controller | |
JPS60218146A (en) | Storage device address control system | |
JPS61269288A (en) | Storage element module | |
JPS6113319B2 (en) | ||
JPH01263819A (en) | Integrated circuit | |
JPS6250854B2 (en) | ||
JPS6320631A (en) | Register selecting system | |
JPH02136921A (en) | Register access system | |
JPH05197596A (en) | Tracer | |
JPS5917468B2 (en) | Program counter trajectory storage device | |
JPS6364141A (en) | Storage device |