JPS6218125A - ダイバ−シチ合成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、ヘテロダイン受信装置におけるダイバーシチ
合成回路に関するものである。

（従来技術とその問題点） 従来、ダイバーシチ受信における各信号波の合成として
等利得合成法２選択利得合成法、及び最大比合成法が用
いられている。これを例えば、光ヘテロダイン受信にお
ける偏波ダイバーシチに用いる場合を例にとって考察す
る。出力信号光の直交した両偏波出力の和に対する特定
の一方の偏波出力の比を偏波分離比αと定義する。等利
得合成法及び選択利得合成法では、偏波分離比αによっ
ては、第１図の■、■のように、信号対雑音比Ｓ／Ｎが
最大３ｄＢ劣化し、受信効率の劣化を招く。

この劣化を抑圧する為、最大比合成法（第１図の■）を
とるか、あるいは選択合成法（第１図の■）及び等利得
合成法（第１図の■）のうちＳ／Ｎの良い方を選択する
方法（以下、きりかえ合成法と呼ぶ）をとるかのいずれ
かが採用されている。

第２図は最大比合成法を行う回路の従来の実施例である
。信号入力端子４ａから入った信号は、分岐回路１１ａ
で分岐される。分岐回路の一方の出力を整流器２ａ及び
低域通過フィルタ３ａに通すことにより、平均パワーを
出力させる。この出力を利得可変増幅器１ａに入力する
ことにより、前記の分岐回路１１ａの他方の出力を低域
通過フィルタ３ａの出力電圧に比例した増幅を行う。他
の信号入力端子４ｂの信号も同様に整流器２ａと低域通
過フィルタ３ａの制御の下に利得可変増幅器１６で増幅
された後、加算器１０で、両利得可変増幅器１ａ、　ｌ
ｂの出力電圧を加算することにより、最大比合成ダイバ
ーシチを行っていた。また、きかえ合成法においては、
第２図で、増幅器１ａ、　ｌｂの増幅率を一定とした上
で、さらに、増幅器１ａの出力、増幅器１ｂの出力。

及び加算器５の出力のうち信号対雑音比Ｓ／Ｎの最良の
ものを、低域通過フィルタ３ａ、　３ｂの出力の比較に
より、選択するスイッチを用いていた。以上述べたよう
な構成では、利得可変増幅器あるいはスイッチの回路構
成が、複雑になるという欠点があった。

（発明の目的） 本発明の目的は、簡易な回路構成でヘテロダイン及びホ
モダイン検知受信において、良好に信号対雑音比Ｓ／Ｎ
の劣化を抑圧したダイバーシチ合成回路を提供すること
にある。

（発明の特＠） 以下本発明の詳細な説明する。

本発明は第３図に示すように、ダイオード素子の入力電
圧に対する出力電圧の非線形性を利用して、第２図の利
得可変回路１ａ、　Ｉｂを構成することを、最も主要な
特徴とする。具体的には、第３図において、入力信号電
力が小さいときには、第３図のバイアス電圧をＶＩｌｌ
のように小さく、入力信号電力が大きいときには、第３
図でバイアス電圧をＶｌ：のように大きくとるように、
フィードフォワード回路を構成して、利得可変回路を構
成することを特徴とする。

従来の技術では、このように、ダイオード素子一つとい
う簡単な回路で、利得可変回路を構成せず、トランジス
タ素子などを用いていた為、回路構成が複雑になってい
たという点が異なる。

〔実施例１〕 第４図に、本発明の請求の範囲（１）に対応する第１実
施例を示す。同期検波あるいは包絡線検波された出力信
号は、信号入力端子４ａから入る。信号は２つに分岐さ
れ、一方が、平均信号電力を検出する為、整流器２ａで
整流され、低域通過フィルタ３ａにより低周波成分のみ
を取り出し、その出力電圧を、オフセット付増幅器７ａ
で増幅しオフセントを与えた出力電圧を、コイル８ａを
介してダイオード６ａに加える。この時、ダイオード６
ａには入力電圧と出力電流の間に、第３図のような非線
形性がある。ここで、入力電圧変動に対する出力電流変
動の比が平均入力電圧に比例して、出力される特性を用
いると、第４図で増幅器７ａの出力のダイオード６ａに
対するバイアス電圧に比例して、ダイオード６ａの信号
入出力利得が変動する。ここで、バイアス電圧を、第４
図のようにオフセット付増幅器７ａの出力をコイル８ａ
、　８ｂを介してダイオード６ａに加えると、（但し、
このとき増幅器７ａ、　７ｂのオフセット電圧はゼロと
する）ダイオード６ａの出力電流の振幅は、信号入力電
圧４ａでの電圧の振幅の二乗に比例することになり、ダ
イオード６ｂの入出力についても同様の動作となるため
、加算器１ｏの出力は、最大比合成されたものとなる。

具体的には、第３図において、バイアス電圧がｖｌｌｌ
のように小さいとき、入力信号已に対する出力電流Ｇの
振幅比は小さく、バイアス電圧がＶえのように大きいと
き、入力信号Ｆに対する出力電流Ｈの振幅比は大きくな
る。従って、この回路を用いることにより、最大比合成
ダイバーシチ受信が可能となる。

また、ダイオードの、非線形性として、第５図のような
、非線形性を用いると、バイアス電圧■、が小さい時に
は、第５図の人力波形Ａに対して、出力波形Ｃのように
、出力は出ない。これに対して、バイアス電圧ＶＢが大
きい時には、第４図の入力波形Ｂに対し、′出力波形り
は大きく出る。

ここで、出力のオン・オフのしきい値となるＶＣ点が、
偏波分離比α＝　０．１４７における弱い方の入力信号
のバイアス点となり、それ以上の入力信号では、バイア
ス電圧は■。より大きく、それ以下では、バイアス電圧
をＶＣより小さくとるように、増幅器７ａ、　７ｂの利
得及びオフセット電圧を設定する。このように構成する
と、２つの信号人力４　ａ　＋４ｂに対し、合成された
信号出力５は、きりかえ合成法におけるＳ／Ｎが得られ
る。

以上、２通りのダイオード特性の近似（第３図及び第５
図）を行ったが、これはそれぞれダイオードと直列に接
続する負荷が、ダイオードの負荷に対して、十分大きい
時（第３図）及び十分小さい時（第５図）に相当する。

この結果から明らかなように、ダイオードを用いて良好
なダイバーシチ合成が可能となり、従来に比べ、簡単な
回路構成で、ダイバーシチ合成回路を構成できる。

〔実施例２〕 第６図に、本発明の請求の範囲（２）に対応する第２の
実施例を示す。ヘテロダイン検波された中間周波数帯出
力を、信号入力端子４ａに入力する。ここでは、ＡＳＫ
信号の包絡線検波を想定している。

この出力を前記の第１の実施例と同様に、分岐回路１１
ａで分岐した後、一方を整流し、低周波成分の電圧をダ
イオード６ａに加えることは、前記第１実施例と同様で
ある。ここで、第７図のように、入力Ｉに対してバイア
ス電圧がＶＦのように小さい時には出力されず（出力Ｋ
）、入力Ｊのようにバイアス電圧が大きい時には整流出
力りが出力される。従って、信号入力の小さい時には、
バイアス電圧を低くして整流出力を出さず、信号入力め
大きい時にはバイアス電圧を高くして整流出力を出して
、信号入力の大きさにより整流出力のスイッチを行う。

このようなスイッチ付整流出力を低域通過フィルタを通
したのち加算器１０で加え合わせることにより、出力端
子５にベースバンドにおけるきりかえ合成出力が得られ
る。このように中間周波信号の検波器を、利得可変回路
としても兼用することにより、従来に比べ簡単な回路構
成で、ダイバーシチ合成を行うことができる。

〔実施例３〕 第６図は、ヘテロダインＡＳＫ包路線検波の場合であっ
たが、同期検波の場合にも請求の範囲（２）は適用でき
る。第８図には、ヘテロゲインＰＳＫ同期検波の実施例
を示す。信号は、入力端子４ａから入る。分岐回路１１
ａで信号は分岐された後、一方はハイブリッド回路１２
ａを通って局部発振器１３の出力と混合され、両出力は
それぞれコンデンサ９ａ、　９ｂを通ってダイオード６
ａ、　６ｃの端子と接続される。これにより、同期検波
時のベースバンド出力が、低域通過フィルタ３ｃの出力
に現れる。ここで前述と同様に、分岐回路１１ａの他方
の出力を整流平滑化した出力をオフセット付増幅器７ａ
により増幅しかつオフセットを加えたのち、ダイオード
６ｃにバイアスすることにより、前述と同様に、利得が
入力信号電力により異なるベースバンド変換回路ができ
る。入力端子４ｂの入力についても同様の動作が行われ
る。これらの回路の低域通過フィルタ３ｃ及び３ｄの出
力を加算器１０で合成することにより、前記の実施例１
．２と同様に、きりかえ合成を行うことができる。以上
、述べたように、同期検波時にも、中間周波信号の検波
器を、利得可変回路として兼用することにより、従来よ
り簡単な回路構成で、ダイバーシチ合成を行うことがで
きる。

以上では、２つの信号入力に対して述べたが、これは、
３つ以上の信号入力に対しても、同様に適用することが
できる。

（発明の効果） 以上詳細に説明したように、本発明によれば可変増幅器
を用いずにダイオードの非線形性を用いて、簡単な回路
構成で高性能の最大比合成グイバーシチ及びきりかえ合
成ダイバーシチを行うことができる。また、当然のこと
ながら、無線伝送方式における各種ダイバーシチ技術に
適用することもできる。

【図面の簡単な説明】

第１図は各種ダイバーシチ方式の入力偏波分離比による
Ｓ／Ｎ劣化特性図、第２図は従来のダイバーシチ回路の
構成例を示すブロック、第３図は本発明に用いられるダ
イオードに印加されたバイアス電圧による利得変動につ
いて示した特性図、第４図は本発明の第一実施例を示す
ブロック図、第５図は第４図の実施例の動作特性側図、
第６図は本発明の第二の実施例を示すブロック図、第７
図は第６図の実施例の動作特性側図、第８図は本発明の
第三の実施例を示すブロック図である。 １ａ＋　ｘｂ・・・利得可変増幅器、　２ａ、　２ｂ・
・・整流器、３ａ、　３ｂ、　３ｃ、　３ｄ・・・低域
通過フィルタ、４ａ、　４ｂ・・・入力端子、　５・・
・出力端子、６ａ、　６ｂ・・・ダイオード、　７ａ、
　７ｂ・・・オフセット付増幅器、　８ａ、　８ｂ、　
８ｃ、　８ｄ−コイル、９ａ、　９ｂ、　９ｃ、　９ｄ
、　９ｅ、　９ｆ−−−コンデンサ、１０　・・・加算
器、　Ｉｌａ、　Ｉｌｂ、　ｌｌｃ　−分岐回路、１２
ａ、　１２ｂ・・・ハイブリッド回路、１３・・・局部
発振器。 ヤ　１０ 偏彼労離ｈＬ久 牽２図 ／１７３圓 牛４囲 第５霞 ヰ　６固 オ　７図 沖８犯

Claims (2)

【特許請求の範囲】
1. （１）複数の受信回路と、前記各受信回路の平均出力電
   力の関数となる出力電圧を発生させるバイアス回路と、
   前記各受信回路の出力に対し前記バイアス回路出力に対
   応して利得、減衰可変の利得可変回路と、前記利得可変
   回路の各出力を合成する合成回路とから構成され、前記
   利得可変回路がダイオード、抵抗、コイル及びコンデン
   サよりなり、その利得調整は該ダイオードの非線形性及
   び入力信号のオフセット調整によって行われるように構
   成されたことを特徴とするダイバーシチ合成回路。
2. （２）前記ダイオードとして、ヘテロダイン受信機中の
   中間周波信号の検波器に使われているダイオードを用い
   、前記中間周波信号を、前記入力信号とすることにより
   、検波器を前記利得可変回路としても兼用することを特
   徴とする特許請求の範囲第１項記載のダイバーシチ合成
   回路。