JPS62177957A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPS62177957A JPS62177957A JP1809186A JP1809186A JPS62177957A JP S62177957 A JPS62177957 A JP S62177957A JP 1809186 A JP1809186 A JP 1809186A JP 1809186 A JP1809186 A JP 1809186A JP S62177957 A JPS62177957 A JP S62177957A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- layer
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 29
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に半導体基板上
に形成されるキャパシタの改善を図った半導体集積回路
装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and particularly to a semiconductor integrated circuit device in which a capacitor formed on a semiconductor substrate is improved.
例えば、ダイナミック型の記憶素子を構成した半導体集
積回路装置では、記憶容量としてのキャパシタを他の素
子とともに半導体基板上に形成しているが、このキャパ
シタは第３図に示す構成のものが一般的である。For example, in a semiconductor integrated circuit device configured with a dynamic memory element, a capacitor serving as a memory capacity is formed on a semiconductor substrate together with other elements, and this capacitor generally has the configuration shown in Figure 3. It is.
第３図（ａ）〜（ｄ）は従来のキャパシタを製造工程順
に示す図であり、先ず同図（ａ）のように半導体基板２
１上に酸化膜２２を形成し、これを選択エツチングによ
り開口した上で基板２１に不純物を導入して拡散層２３
を構成する。そして、改めて酸化膜２２を成長した後に
キャパシタを形成する領域を再度選択エツチングして同
図（ｂ）のように窓２４を開設する。FIGS. 3(a) to 3(d) are diagrams showing a conventional capacitor in the order of manufacturing steps. First, as shown in FIG. 3(a), a semiconductor substrate is
1, an oxide film 22 is formed on the substrate 21, an opening is opened by selective etching, and an impurity is introduced into the substrate 21 to form a diffusion layer 23.
Configure. Then, after growing the oxide film 22 again, the region where the capacitor is to be formed is selectively etched again to open a window 24 as shown in FIG. 2(b).
次いで、同図（Ｃ）のように窓２４内に誘電体膜として
の絶縁膜２５を薄く形成する。また、前記酸化膜２２の
一部には必要に応じてコンタクトホール２６を開設して
おく。Next, as shown in FIG. 2C, a thin insulating film 25 as a dielectric film is formed within the window 24. Further, a contact hole 26 is formed in a part of the oxide film 22 as necessary.
しかる上で、同図（ｄ）のように前記窓２４及びコンタ
クトホール２６上にアルミニウム膜２７゜２８を選択的
に形成する。これ６、二より、アルミニラ１、膜２７は
絶縁膜２５及び拡散層２３とでＭＯ３型キャパシタを構
成する。また、アルミニラｌ、膜２８は拡散層２３のコ
ンタクト電極とし２て構成する。Thereafter, aluminum films 27 and 28 are selectively formed on the window 24 and the contact hole 26, as shown in FIG. 2D. From this 6.2, the aluminum oxide film 1 and the film 27 together with the insulating film 25 and the diffusion layer 23 form an MO3 type capacitor. Further, the aluminum film 28 is configured as a contact electrode 2 for the diffusion layer 23.
上述した従来のキャパシタによれば、絶縁膜２５を薄く
形成すれば大きな容量のものを形成することができるが
、一方の電極として拡散層２３を用いているために、金
属の電極に比較して著しく高い抵抗の電極となること１
，１避けられない。このため、容量と直列に抵抗が入る
こととなり、理想的なキャパシタからの特性的な隔たり
を生し、例えばフィルターとして用いるときにはシャー
プな遮断特性を得ることができず、また位相補償用に用
いるときには異常発振を生ずる等の多くの問題点を有し
ている。According to the conventional capacitor described above, a large capacitance can be formed by forming the insulating film 25 thinly, but since the diffusion layer 23 is used as one electrode, it has a large capacity compared to a metal electrode. Becoming an electrode with extremely high resistance1
, 1 unavoidable. For this reason, a resistor is inserted in series with the capacitor, resulting in a characteristic difference from an ideal capacitor.For example, when used as a filter, it is not possible to obtain sharp cutoff characteristics, and when used for phase compensation, it is not possible to obtain sharp cutoff characteristics. It has many problems such as abnormal oscillation.
Ｃ問題点を解決するための手段〕
本発明の半導体集積回路装置は、電極抵抗を低減して寄
生抵抗の少ない理想に近い特性のキャパシタを半導体基
板１−に構成する、：、出を可能と−４るものである。Means for Solving Problem C] The semiconductor integrated circuit device of the present invention makes it possible to reduce the electrode resistance and configure a capacitor with characteristics close to ideal with low parasitic resistance on the semiconductor substrate 1-. -4.
本発明の半導体集積ｊＩｊ路装置は、２１″導体基４Ｆ
ｉ−１に形成しその一部で半導体基板に導通可能な第１
層金属膜と、この−Ｆに形成した誘電体膜と、更にこの
十に形成した第２層金属膜とでキャパシタを構成したも
のである。The semiconductor integrated jIj path device of the present invention has a 21″ conductor base 4F.
i-1 and a part of which is electrically conductive to the semiconductor substrate.
A capacitor is constituted by a layer metal film, a dielectric film formed on this -F, and a second layer metal film formed on this layer.
次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の要部を示す断面図である。FIG. 1 is a sectional view showing essential parts of an embodiment of the present invention.
シリｍｌン等の半導体基板１ト乙こはシリ″：１ン酸化
膜２を形成し、このシリコン酸化膜２０’Ｊ一部には図
外のＭＯ８Ｉ−ランジスタ等の素子を構成するための不
純物拡散層３に臨んでコンタクトホール４を開設してい
る。そして、こθじ１ンタクトホール４を含む前記シリ
１ン酸化膜２−１−：の−・部領域には第１層アルミニ
ウム膜５を形成しており、この第１層アルミニラ１、膜
５は前記丁１ンタク１−ホール４において不純物拡散層
３にオーミック接続し７ている。この第１層アルミニウ
ム膜５上には層間絶縁膜としてのプラズマシリコン窒化
膜６を形成しているが、このシリコン窒化膜６に開設し
た窓Ｉｌ内には誘電体膜として薄いプラズマシリコン窒
化ＢＵ１を形成し、また前記シリコン窒化膜６の他の一
部には前記第１アルミニウム膜５を露呈するスルーボー
ル８を開設している。そして、この上には第２層アルミ
ニウム膜９，１０を選択的に形成し、この第２層アルミ
ニウム膜９ば前記シリコン窒化膜７及び第１層アルミニ
うム膜５とでキャパシタを構成している。また、前記第
２層アルミニラＪ、膜１０は第１層アルミニウム膜５の
配線接続用端子として構成している。A silicon oxide film 2 is formed on a semiconductor substrate such as silicon, and a portion of this silicon oxide film 20' contains impurities for forming elements such as MO8I transistors (not shown). A contact hole 4 is formed facing the diffusion layer 3. A first layer aluminum film 5 is formed in the - region of the silicon oxide film 2-1-, which includes the contact hole 4. The first layer aluminum film 1 and film 5 are ohmically connected to the impurity diffusion layer 3 in the contact hole 4. On the first layer aluminum film 5, an interlayer insulating film is formed. A thin plasma silicon nitride film 6 is formed as a dielectric film in the window Il opened in this silicon nitride film 6, and a thin plasma silicon nitride film BU1 is formed as a dielectric film. A through ball 8 is provided in the portion to expose the first aluminum film 5. Then, second layer aluminum films 9 and 10 are selectively formed on this, and the second layer aluminum film 9 is exposed. The silicon nitride film 7 and the first layer aluminum film 5 constitute a capacitor.The second layer aluminum film J and the film 10 are configured as terminals for wiring connection of the first layer aluminum film 5. There is.
第２図（ａ）〜（ｆ）は前記第１図の構成の製造方法を
工程順に示す図である。FIGS. 2(a) to 2(f) are diagrams showing the manufacturing method of the structure shown in FIG. 1 in order of steps.
先ず、同図（ａ）のように不純物拡散層３を含む所定の
素子を形成したシリコン半導体基板１の表面に熱酸化法
によりシリコン酸化膜２を成長させる。そして、このシ
リコン酸化膜２には、図外のフォトレジストをマスクに
用いた選択エツチング法によって前記不純物拡散層３に
相対する位置にコンタクトホール４を開設する。First, as shown in FIG. 3A, a silicon oxide film 2 is grown by thermal oxidation on the surface of a silicon semiconductor substrate 1 on which predetermined elements including an impurity diffusion layer 3 are formed. A contact hole 4 is formed in this silicon oxide film 2 at a position facing the impurity diffusion layer 3 by selective etching using a photoresist (not shown) as a mask.
次いで、蒸着法あるいはスパッタ法により全面にアルミ
ニウム膜を被着し、これを選択エツチング法を用いて前
記コンタクトボール４を含みかつキャパシタを形成する
領域に亘ってこのアルミニウム膜を残すようにバターニ
ングし、同図（ｂ）のように第１層アルミニウム膜５を
形成する。Next, an aluminum film is deposited on the entire surface by a vapor deposition method or a sputtering method, and this is buttered using a selective etching method so that the aluminum film is left over the region including the contact ball 4 and where the capacitor is to be formed. , a first layer aluminum film 5 is formed as shown in FIG.
次に、同図（ｃ）のように全面にプラズマシリコン窒化
膜６を成長させてこれを層間絶縁膜として構成し、その
後に、このシリコン窒化膜６のキャパシタ相当領域を選
択エツチングして同図（ｄ）のように窓１１を開設する
。Next, a plasma silicon nitride film 6 is grown on the entire surface to form an interlayer insulating film as shown in FIG. A window 11 is opened as shown in (d).
続いて、同図（ｅ）のように前記窓１１内に薄くプラズ
マシリコン窒化膜７を成長させ、これをキャパシタの誘
電体膜として構成する。その後、必要に応じて同図（ｆ
）のように前記シリコン窒化膜６の一部にスルーホール
８を開設し、前記第１層アルミニウム膜５の一部を露呈
させる。Subsequently, as shown in FIG. 3E, a thin plasma silicon nitride film 7 is grown within the window 11, and this is formed as a dielectric film of a capacitor. After that, if necessary, the same figure (f
), a through hole 8 is formed in a part of the silicon nitride film 6 to expose a part of the first layer aluminum film 5.
しかる上で、蒸着法またはスパッタ法により全面にアル
ミニウム膜を被着し、かつこれを選択エツチングして少
なくとも前記シリコン窒化膜７」二及びスルーホール８
上にこのアルミニウム膜を残すことにより、第１図に示
したように第２層アルミニウム膜９．１０を形成する。Then, an aluminum film is deposited on the entire surface by vapor deposition or sputtering, and selectively etched to form at least the silicon nitride film 7'' and the through holes 8.
By leaving this aluminum film on top, a second layer aluminum film 9.10 is formed as shown in FIG.
この工程により、第１図に示したキャパシタ構造を有す
る半導体集積回路装置を完成する。Through this step, a semiconductor integrated circuit device having the capacitor structure shown in FIG. 1 is completed.
この構成によれば、キャパシタは第１層アルミニウム膜
５と第２層アルミニウム１Ｉ９９を対向電極とし、薄い
プラズマシリコン窒化膜７を誘電体膜としたキャパシタ
として構成されることになり、電極に拡散層を用いたキ
ャパシタに比較してキャパシタに寄生する抵抗を低減で
きる。したがって、フィルターに用いた場合にはシャー
プな遮断特性が得られ、位相補償用に用いた場合には安
定な動作を得ることができ、キャパシタの特性乃至半導
体集積回路装置全体としての特性を向上できる。According to this configuration, the capacitor is configured as a capacitor in which the first layer aluminum film 5 and the second layer aluminum 1I99 are used as opposing electrodes, and the thin plasma silicon nitride film 7 is used as a dielectric film. The parasitic resistance of the capacitor can be reduced compared to a capacitor using a capacitor. Therefore, when used in a filter, sharp cut-off characteristics can be obtained, and when used for phase compensation, stable operation can be obtained, and the characteristics of the capacitor and the characteristics of the semiconductor integrated circuit device as a whole can be improved. .
また、この実施例ではコンタクトホール４を通して第１
層アルミニウム膜５を半導体基板１の不純物拡散層３に
オーミック接続しているので、半導体基板１に形成した
他の素子における拡散層との電気的接続を容易に行うこ
ともできる。また、第２層アルミニウム膜１０を通して
第１層アルミニウム膜５を他の配線電極に接続すること
も可能である。Further, in this embodiment, the first
Since the layer aluminum film 5 is ohmically connected to the impurity diffusion layer 3 of the semiconductor substrate 1, electrical connection with the diffusion layers of other elements formed on the semiconductor substrate 1 can be easily made. It is also possible to connect the first layer aluminum film 5 to other wiring electrodes through the second layer aluminum film 10.
なお、誘電体膜としての絶縁膜や第１．第２層の各金属
膜は、夫々前記したシリコン窒化膜やアルミニウム膜以
外の材料膜で構成してもよい。Note that the insulating film as the dielectric film and the first. Each metal film of the second layer may be made of a material film other than the silicon nitride film or aluminum film described above.
以上説明したように本発明は、半導体基板上に形成した
第１層金属膜と、この」二に形成した誘電体膜と、更に
この上に形成した第２層金属膜とでキャパシタを構成し
ているので、キャパシタの両電極を金属膜で構成でき、
キャパシタに寄生する抵抗の低減を図り、キャパシタ乃
至これを用いた半導体集積回路装置の特性の安定、向上
を達成することができる。また、第１素子金属膜に対し
てコンタクトホールやスルーホールを必要に応じて形成
することにより、キャパシタを半導体基板や他の配線に
容易に接続することができ、半導体集積回路装置の設計
を簡易化できる。As explained above, in the present invention, a capacitor is constituted by a first layer metal film formed on a semiconductor substrate, a dielectric film formed on this second layer, and a second layer metal film further formed on this. Therefore, both electrodes of the capacitor can be composed of metal films,
By reducing the parasitic resistance of the capacitor, it is possible to stabilize and improve the characteristics of the capacitor and the semiconductor integrated circuit device using the capacitor. In addition, by forming contact holes and through holes in the first element metal film as necessary, the capacitor can be easily connected to the semiconductor substrate and other wiring, simplifying the design of semiconductor integrated circuit devices. can be converted into
第１図は本発明の一実施例の断面図、第２図（ａ）〜（
ｆ）はその製造方法を工程順に示す断面図、第３図（ａ
）〜（ｄ）は従来構造を製造工程順に示す断面図である
。
１．２１・・・半導体基板、２．２２・・・酸化膜、３
゜２３・・・拡散層、４・・・コンタクトホール、５・
・・第１層アルミニウム膜（第１層金属膜）、６．７・
・・プラズマシリコン窒化膜、８・・・スルーホール、
９゜１０・・・第２層アルミニウム膜（第２層金属膜）
。
１１・・・窓、２４・・・窓、２５・・・薄い絶縁膜、
２６・・・コンタクトホール、２７．２８・・・アルミ
ニウム膜。
綜
派FIG. 1 is a sectional view of an embodiment of the present invention, and FIGS. 2(a) to (
f) is a cross-sectional view showing the manufacturing method in order of steps, and Fig. 3(a)
) to (d) are cross-sectional views showing the conventional structure in the order of manufacturing steps. 1.21...Semiconductor substrate, 2.22...Oxide film, 3
゜23...Diffusion layer, 4...Contact hole, 5.
・・First layer aluminum film (first layer metal film), 6.7・
...Plasma silicon nitride film, 8...Through hole,
9゜10...Second layer aluminum film (second layer metal film)
. 11... Window, 24... Window, 25... Thin insulating film,
26... Contact hole, 27.28... Aluminum film. Sohaha
Claims (3)
、この上に形成した誘電体膜と、更にこの上に形成した
第２層金属膜とでキャパシタを構成したことを特徴とす
る半導体集積回路装置。(1) A capacitor is constituted by a first layer metal film formed on an insulating film of a semiconductor substrate, a dielectric film formed on this, and a second layer metal film further formed on this. Semiconductor integrated circuit device.
ホールを通して前記半導体基板に電気接続してなる特許
請求の範囲第１項記載の半導体集積回路装置。(2) A semiconductor integrated circuit device according to claim 1, wherein the first layer metal film is electrically connected to the semiconductor substrate through a contact hole formed in the insulating film.
散層にオーミック接続してなる特許請求の範囲第２項記
載の半導体集積回路装置。(3) A semiconductor integrated circuit device according to claim 2, wherein the first layer metal film is ohmically connected to an impurity diffusion layer formed on a semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1809186A JPS62177957A (en) | 1986-01-31 | 1986-01-31 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1809186A JPS62177957A (en) | 1986-01-31 | 1986-01-31 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62177957A true JPS62177957A (en) | 1987-08-04 |
Family
ID=11961965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1809186A Pending JPS62177957A (en) | 1986-01-31 | 1986-01-31 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62177957A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187637A (en) * | 1992-02-14 | 1993-02-16 | At&T Bell Laboratories | Monolithic high-voltage capacitor |
-
1986
- 1986-01-31 JP JP1809186A patent/JPS62177957A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187637A (en) * | 1992-02-14 | 1993-02-16 | At&T Bell Laboratories | Monolithic high-voltage capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| US6746912B2 (en) | MIM capacitor and manufacturing method therefor | |
| JP3210657B2 (en) | Heterojunction bipolar transistor | |
| US4631568A (en) | Bipolar transistor construction | |
| US6262442B1 (en) | Zener diode and RC network combination semiconductor device for use in integrated circuits | |
| JPS59218773A (en) | Bipolar transistor structure | |
| EP0646960B1 (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
| JPS62177957A (en) | Semiconductor integrated circuit device | |
| JPH0312960A (en) | Semiconductor device and manufacture thereof | |
| JPH05291499A (en) | Semiconductor device and fabrication thereof | |
| KR19990080754A (en) | Nonvolatile Semiconductor Device and Manufacturing Method Thereof | |
| KR100498855B1 (en) | Method for producing siliconized polysilicon contacts in integrated semiconductor structures | |
| JP3372109B2 (en) | Semiconductor device | |
| JPH09102585A (en) | Semiconductor device and manufacture thereof | |
| JP2965638B2 (en) | Semiconductor device | |
| JPS6125217B2 (en) | ||
| JP3142700B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6346990B2 (en) | ||
| JPS6118350B2 (en) | ||
| JPH088406A (en) | Composite device | |
| JPH06151707A (en) | Manufacture of semiconductor device | |
| JPS6258670A (en) | Manufacture of semiconductor device | |
| JPS5987860A (en) | High-frequency transistor | |
| JPH0433364A (en) | Semiconductor device and its manufacture | |
| JPH0566026B2 (en) |