JPS62175095A - カラ−ビデオ信号のa−d変換装置 - Google Patents
カラ−ビデオ信号のa−d変換装置Info
- Publication number
- JPS62175095A JPS62175095A JP61017553A JP1755386A JPS62175095A JP S62175095 A JPS62175095 A JP S62175095A JP 61017553 A JP61017553 A JP 61017553A JP 1755386 A JP1755386 A JP 1755386A JP S62175095 A JPS62175095 A JP S62175095A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- phase
- signal
- digital value
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 241001481828 Glyptocephalus cynoglossus Species 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、カラービデオ信号をディジタル変換するため
のカラービデオ信号のA−D変換装置に関するものであ
る。
のカラービデオ信号のA−D変換装置に関するものであ
る。
(従来の技術)
NTSC方式のようなカラービデオ信号をディジタル処
理するA−D変換装置において、カラービデオ信号の標
本化周波数、すなわちA−D変換器のクロック周波数は
一般的に色副搬送波の周波数を整数倍した値に選ばれて
いる。その値は、YC分離や色信号の復調およびA−D
変換器の入力段に設けられるローパスフィルタの設計の
容易さ等の点から通常4倍に選ばれている。
理するA−D変換装置において、カラービデオ信号の標
本化周波数、すなわちA−D変換器のクロック周波数は
一般的に色副搬送波の周波数を整数倍した値に選ばれて
いる。その値は、YC分離や色信号の復調およびA−D
変換器の入力段に設けられるローパスフィルタの設計の
容易さ等の点から通常4倍に選ばれている。
このクロック信号を得る手段は、通常のテレビジョン受
像機等で用いられている色副搬送波の再生と同様な手段
でよいが、A−D変換装置ではA−D変換後のデジタル
処理の点から、周波数だけでなく位相も適正に制御され
ていなければならない。この場合の位相は、カラーバー
スト信号の零点と最大点および最小点にクロック信号の
立上りが合7ていることが必要である。
像機等で用いられている色副搬送波の再生と同様な手段
でよいが、A−D変換装置ではA−D変換後のデジタル
処理の点から、周波数だけでなく位相も適正に制御され
ていなければならない。この場合の位相は、カラーバー
スト信号の零点と最大点および最小点にクロック信号の
立上りが合7ていることが必要である。
ここで、従来のカラービデオ信号のA−D変換装置のブ
ロック回路図を第3図に示す。第3図において、1は入
力側のローパスフィルタ、2は制御回路、3はバンドパ
スフィルタ、4は位相検出器、5はアナログスイッチ、
6はローパスフィルタ、7は電圧制御発振器、8は逓倍
回路、9はA−D変換器、10は入力端子、11は出力
端子である。ここで、位相検出器4とローパスフィルタ
6および電圧I(J御発振器7で7二−ズドロツクルー
ブが形成されている。
ロック回路図を第3図に示す。第3図において、1は入
力側のローパスフィルタ、2は制御回路、3はバンドパ
スフィルタ、4は位相検出器、5はアナログスイッチ、
6はローパスフィルタ、7は電圧制御発振器、8は逓倍
回路、9はA−D変換器、10は入力端子、11は出力
端子である。ここで、位相検出器4とローパスフィルタ
6および電圧I(J御発振器7で7二−ズドロツクルー
ブが形成されている。
入力端子IOに与えられたビデオ信号は折返し歪を防ぐ
ために入力側のローパスフィルタ1で高域が減衰されて
A−D変換器9と制御回路2およびバンドパスフィルタ
3にそれぞれ与えられる。;で制御回路2ではビデオ信
号にカラーバースト信号が挿入されている期間に対応し
てパルスを出力し、このパルスをアナログスイッチ5に
与える。また、バンドパスフィルタ3では、ビデオ信号
に含まれているカラーバースト信号を抽出して、位相検
出器4に与え、このカラーバースト信号を位相検出器4
の基準信号とする。さらに、位相検出器4は電圧制御発
振器7からの発振出力が与えられ、この発振出力とカラ
ーバースト信号との位相比較が行なわれ、その位相差に
対応した誤差信号を出力してアナログスイッチ5に与え
る。このアナログスイッチ5は制御回路2から与えられ
るパルスによって制御され、カラーバースト信号の期間
だけ閉じて位相検出器4からの誤差信号を通過させる。
ために入力側のローパスフィルタ1で高域が減衰されて
A−D変換器9と制御回路2およびバンドパスフィルタ
3にそれぞれ与えられる。;で制御回路2ではビデオ信
号にカラーバースト信号が挿入されている期間に対応し
てパルスを出力し、このパルスをアナログスイッチ5に
与える。また、バンドパスフィルタ3では、ビデオ信号
に含まれているカラーバースト信号を抽出して、位相検
出器4に与え、このカラーバースト信号を位相検出器4
の基準信号とする。さらに、位相検出器4は電圧制御発
振器7からの発振出力が与えられ、この発振出力とカラ
ーバースト信号との位相比較が行なわれ、その位相差に
対応した誤差信号を出力してアナログスイッチ5に与え
る。このアナログスイッチ5は制御回路2から与えられ
るパルスによって制御され、カラーバースト信号の期間
だけ閉じて位相検出器4からの誤差信号を通過させる。
この誤差信号はローパスフィルタ6を介して電圧jtd
J御発振器7に与えられて発振周波数を制御し、カラー
バースト信号と同じ周波数に電圧制御発掘器7の発振出
力がロックされる。なお、アナログスイッチ5が開にな
ると、電圧制御発振器7に加えられた制御電圧をローパ
スフィルタでホールドし、同一周波数で発振を継続する
。このようにして、電圧制御発振器7の発振周波数は、
カラーバースト信号、すなわち色副搬送波周波数と一致
するよう制御され、この発振信号を逓倍回路8に与えて
4逓倍し、この4逓倍信号をA−D変換器9にクロック
信号として与える。A−D変換器9では、このクロック
信号に従ってカラービデオ信号をデジタル信号に変換し
て出力端子11かう出力する。
J御発振器7に与えられて発振周波数を制御し、カラー
バースト信号と同じ周波数に電圧制御発掘器7の発振出
力がロックされる。なお、アナログスイッチ5が開にな
ると、電圧制御発振器7に加えられた制御電圧をローパ
スフィルタでホールドし、同一周波数で発振を継続する
。このようにして、電圧制御発振器7の発振周波数は、
カラーバースト信号、すなわち色副搬送波周波数と一致
するよう制御され、この発振信号を逓倍回路8に与えて
4逓倍し、この4逓倍信号をA−D変換器9にクロック
信号として与える。A−D変換器9では、このクロック
信号に従ってカラービデオ信号をデジタル信号に変換し
て出力端子11かう出力する。
(発明か解決しようとする問題点)
ところで、第3図に示す従来のクロック信号発生器にお
いて、バンドパスフィルタ3の出力と電圧制御発振器7
の出力とは、90度の位相関係に保たれるが、バンドパ
スフィルタ3自体における位相ずれや逓倍回路8のd延
時間およびA−D変換器のd延時間等か複雑に影響して
色副搬送波に対して逓倍回路から出力される4逓倍信号
は位相か不適正となり易い。そこで、従来のA−D変換
装置では、A−D変換器9に与えられるクロック信号の
位相調整作業を必要とするという問題点がある。また、
この位相調整は、A−D変換器9の出力端にYC分離回
路と合成回路およびD−A変換器を順次接続し、このD
−A変換器の出力をベクトルスコープ等で観測しながら
位相調整し、またA−D変換器9の出力をロジックアナ
ライザ等で観itq bながら位相調整するが、これら
の位相調整のための装置は高価であるとともに操作が非
常に難しいという問題点がある。
いて、バンドパスフィルタ3の出力と電圧制御発振器7
の出力とは、90度の位相関係に保たれるが、バンドパ
スフィルタ3自体における位相ずれや逓倍回路8のd延
時間およびA−D変換器のd延時間等か複雑に影響して
色副搬送波に対して逓倍回路から出力される4逓倍信号
は位相か不適正となり易い。そこで、従来のA−D変換
装置では、A−D変換器9に与えられるクロック信号の
位相調整作業を必要とするという問題点がある。また、
この位相調整は、A−D変換器9の出力端にYC分離回
路と合成回路およびD−A変換器を順次接続し、このD
−A変換器の出力をベクトルスコープ等で観測しながら
位相調整し、またA−D変換器9の出力をロジックアナ
ライザ等で観itq bながら位相調整するが、これら
の位相調整のための装置は高価であるとともに操作が非
常に難しいという問題点がある。
本発明の[」的は、上記した従来のカラービデオ信号の
A−D変換装置の問題点を解決すべくなされたもので、
A−D変換器で変換されたディジタル値からクロック信
号の位相ずれを検出し、可変位相器によりクロック信号
の位相を色副搬送波の位相に自動的に合致させるように
し、位相、J51整作業が不要であり、しかもドリフト
等の影響を受けることのないカラービデオ信号のA−D
変換装置を提供することにある。
A−D変換装置の問題点を解決すべくなされたもので、
A−D変換器で変換されたディジタル値からクロック信
号の位相ずれを検出し、可変位相器によりクロック信号
の位相を色副搬送波の位相に自動的に合致させるように
し、位相、J51整作業が不要であり、しかもドリフト
等の影響を受けることのないカラービデオ信号のA−D
変換装置を提供することにある。
(問題点を解決するための手段)
かかる目的を達成するために、本発明のカラービデオ信
号のA−D変換装置は、カラービデオ信号の色副搬送波
の周波数にロックされるフェーズドロックループと、こ
のフェーズドロックループの出力を逓倍する逓倍回路と
、この逓倍回路の逓倍信号をクロック信号として前記カ
ラービデオ信号をA−D変換するA−D変換器と、を備
えたカラービデオ信号のA−D変換装置において、前記
・フェーズドロックループと前記逓倍回路との間に可変
位相器を介装し、前記A−D変換器から出力されるある
ディジタル値とこれより1クロック前のディジタル値と
の差と、航記あるディジタル値とこれより1クロック後
のディジタル値との差をそれぞれに演算し、さらに11
1記2個の差を比較する丘(算回路を設け、この演算回
路の出力により前記2個の差が等しくなるように航記可
変位相器の位相を調整するように構成されている。
号のA−D変換装置は、カラービデオ信号の色副搬送波
の周波数にロックされるフェーズドロックループと、こ
のフェーズドロックループの出力を逓倍する逓倍回路と
、この逓倍回路の逓倍信号をクロック信号として前記カ
ラービデオ信号をA−D変換するA−D変換器と、を備
えたカラービデオ信号のA−D変換装置において、前記
・フェーズドロックループと前記逓倍回路との間に可変
位相器を介装し、前記A−D変換器から出力されるある
ディジタル値とこれより1クロック前のディジタル値と
の差と、航記あるディジタル値とこれより1クロック後
のディジタル値との差をそれぞれに演算し、さらに11
1記2個の差を比較する丘(算回路を設け、この演算回
路の出力により前記2個の差が等しくなるように航記可
変位相器の位相を調整するように構成されている。
(作用)
フェーズドロックループと逓倍回路との間に可変位相器
を介装し、A−D変換器から出力されるあるディジタル
値とこれよりlクロック11ηのディジタル値との差と
、これより1クロック後のディジタル値との差をそれぞ
れに演算し、さらにこれらの2個の差を比較する演算回
路を設け、この演算回路の出力により前記2個の差が等
しくなるように可変位相器の位相を調整するようにした
ので、クロック信号の位相を色副搬送波の位相に自動的
に合致させることができ、従来のこの種の八−〇変換装
置のごとく手動による位相:l!l整作業を必要とせず
、またドリフト等の影響によって位相ずれを生ずる虞れ
もない。
を介装し、A−D変換器から出力されるあるディジタル
値とこれよりlクロック11ηのディジタル値との差と
、これより1クロック後のディジタル値との差をそれぞ
れに演算し、さらにこれらの2個の差を比較する演算回
路を設け、この演算回路の出力により前記2個の差が等
しくなるように可変位相器の位相を調整するようにした
ので、クロック信号の位相を色副搬送波の位相に自動的
に合致させることができ、従来のこの種の八−〇変換装
置のごとく手動による位相:l!l整作業を必要とせず
、またドリフト等の影響によって位相ずれを生ずる虞れ
もない。
(実施例の説明)
以下、本発明による実施例を第1図および第2図を参照
して説明する。第1図は、本発明のカラービデオ信号の
A−D変換装置の一実施例のブロック回路図であり、第
2図は、第1図におけるA−D変換器の位相誤差を検出
するための原理を説明する図である。第1図において、
第3図と同一回路には同一符号を付して重複する説明を
省略する。
して説明する。第1図は、本発明のカラービデオ信号の
A−D変換装置の一実施例のブロック回路図であり、第
2図は、第1図におけるA−D変換器の位相誤差を検出
するための原理を説明する図である。第1図において、
第3図と同一回路には同一符号を付して重複する説明を
省略する。
第1図において、12.13は遅延回路をなすレジスタ
、14.15は第1の演算回路をなす減算器、16は2
ビツトのカウンタ、17は第2の演算回路をなす演算器
、18は極性検出器、19.20は直流電源、2Iはア
ナログスイッチ、22はローパスフィルタ、23は可変
位相器である。
、14.15は第1の演算回路をなす減算器、16は2
ビツトのカウンタ、17は第2の演算回路をなす演算器
、18は極性検出器、19.20は直流電源、2Iはア
ナログスイッチ、22はローパスフィルタ、23は可変
位相器である。
A−D変換器9から出力されるディジタル値はレジスタ
12に与えられる。この時、1クロック前にA−D変換
器9から出力されたディジタル値がレジスタ12から出
力端子I+に出力されるとともにレジスタ13に与えら
れる。また、レジスタ13からは、2クロック前にA−
D変換器9から出力されたディジタル値が出力される。
12に与えられる。この時、1クロック前にA−D変換
器9から出力されたディジタル値がレジスタ12から出
力端子I+に出力されるとともにレジスタ13に与えら
れる。また、レジスタ13からは、2クロック前にA−
D変換器9から出力されたディジタル値が出力される。
ここで、レジスタ12に与えられるディジタル値をAと
し、このレジスタ12から出力される1クロック前のデ
ィジタル値をBとし、別のレジスタ13から出力される
2クロック1)τfのディジタル値をCと′1−る。そ
して、レジスタ12の入出力端に減算器14か接続され
て(B−A)の演算か行なわれる。また、別のレジスタ
13の入出力端に減算器15か接続されて(B−C)の
演算が行なわれる。この減算器14.15の第1の演算
結果がさらに演算器17に与えられて第2の演算が行わ
れる。
し、このレジスタ12から出力される1クロック前のデ
ィジタル値をBとし、別のレジスタ13から出力される
2クロック1)τfのディジタル値をCと′1−る。そ
して、レジスタ12の入出力端に減算器14か接続され
て(B−A)の演算か行なわれる。また、別のレジスタ
13の入出力端に減算器15か接続されて(B−C)の
演算が行なわれる。この減算器14.15の第1の演算
結果がさらに演算器17に与えられて第2の演算が行わ
れる。
ここで、演算器17で行われる第2の演算について第2
図により説明する。演算器17には、逓倍回路8の逓倍
信号であるクロック信号(第2図b)をカウンタ16に
よフて2分周した2分周クロック信号 (第2図C)
と4分周した4分周クロック信号 (第2図d)とが
与えられ、基準とされるディジタル値Bがサンプリング
された時点に応して下記の演算か行われる。すなわち、
カラービデオ信号の電圧が下降するときに通過する零点
である第1のサンプル点では、(−(B−A)−(B−
C)’jの演算か行われ、下降から上昇に切り換わる最
小点である第2のサンプル点では、((B−A)−(B
−C))の演算が行われ、上昇するときに通過する零点
である第3のサンプル点では((B−A)+ (B−C
))の411算が行われ、−に昇から下降に切り換わる
最大点である第4のサンプル点では、(−(B−A)+
(B−C))の演算か行われる。
図により説明する。演算器17には、逓倍回路8の逓倍
信号であるクロック信号(第2図b)をカウンタ16に
よフて2分周した2分周クロック信号 (第2図C)
と4分周した4分周クロック信号 (第2図d)とが
与えられ、基準とされるディジタル値Bがサンプリング
された時点に応して下記の演算か行われる。すなわち、
カラービデオ信号の電圧が下降するときに通過する零点
である第1のサンプル点では、(−(B−A)−(B−
C)’jの演算か行われ、下降から上昇に切り換わる最
小点である第2のサンプル点では、((B−A)−(B
−C))の演算が行われ、上昇するときに通過する零点
である第3のサンプル点では((B−A)+ (B−C
))の411算が行われ、−に昇から下降に切り換わる
最大点である第4のサンプル点では、(−(B−A)+
(B−C))の演算か行われる。
ト記演算において、実際のサンプル点(第2図aの黒丸
)がカラービデオ信号の位相に合致し、I!l!想的な
サンプル点(第2aの白丸)と一致するならば、演算結
果はいずれの演算も男である。そして、実際のサンプル
点が第2図aのごとく、理想的なサンプル点より遅れて
いれば演算結刺は正となり、逆に進んでいれば演算結果
は負どなる。
)がカラービデオ信号の位相に合致し、I!l!想的な
サンプル点(第2aの白丸)と一致するならば、演算結
果はいずれの演算も男である。そして、実際のサンプル
点が第2図aのごとく、理想的なサンプル点より遅れて
いれば演算結刺は正となり、逆に進んでいれば演算結果
は負どなる。
そこで、演算器17の演算結果に応じて極性検出器18
は、演算結果が零であればアナログスイッチ21を閉じ
たままとし、演算結果が正であれば、可変位相器23で
位相を進める負の直流電源19を選択し、ロースバスフ
ィルタ22を介して可変位相器23から出力される信号
の位相を進め、演算結果が負であれば正の直流型[20
を選択して可変位相器23から出力される信号の位相を
dらせる。なお、アナログスイッチ21に、制御回路2
からカラーバースト信号が挿入されている期間に対応し
て出力されるパルスが与えられていて、このカラーバー
スト信号が存在する間に可変位相器23の位相調整が行
われる。
は、演算結果が零であればアナログスイッチ21を閉じ
たままとし、演算結果が正であれば、可変位相器23で
位相を進める負の直流電源19を選択し、ロースバスフ
ィルタ22を介して可変位相器23から出力される信号
の位相を進め、演算結果が負であれば正の直流型[20
を選択して可変位相器23から出力される信号の位相を
dらせる。なお、アナログスイッチ21に、制御回路2
からカラーバースト信号が挿入されている期間に対応し
て出力されるパルスが与えられていて、このカラーバー
スト信号が存在する間に可変位相器23の位相調整が行
われる。
したがって、A−D変換器9の実際のサンプル点がカラ
ービデオ信号の位相に合致するように自動調整される。
ービデオ信号の位相に合致するように自動調整される。
(発明の効果)
以上説明したように、本発明のカラービデオ信号のA−
D変換装置によれば、フェーズドロックループと逓倍回
路との間に可変位相器を介装し、A−D変換器から出力
されるあるディジタル値とこれより1クロック前のディ
ジタル値との差と、これより1クロック後のディジタル
値との差をそれぞれに演算し、さらにこれらの2個の差
を比較する演算回路を設け、この演算回路の出力により
前記2個の差が等しくなるように可変位相器の位相を調
整するようにしたので、クロック信号の位相を色副搬送
波の位相に自動的に合致させることができ、従来のこの
種のA−D変換装置のごとく手動による位相調整作業を
必要とせず、またドリフト等の影響によフて位相ずれを
生ずる虞れもないという優れた効果を奏する。
D変換装置によれば、フェーズドロックループと逓倍回
路との間に可変位相器を介装し、A−D変換器から出力
されるあるディジタル値とこれより1クロック前のディ
ジタル値との差と、これより1クロック後のディジタル
値との差をそれぞれに演算し、さらにこれらの2個の差
を比較する演算回路を設け、この演算回路の出力により
前記2個の差が等しくなるように可変位相器の位相を調
整するようにしたので、クロック信号の位相を色副搬送
波の位相に自動的に合致させることができ、従来のこの
種のA−D変換装置のごとく手動による位相調整作業を
必要とせず、またドリフト等の影響によフて位相ずれを
生ずる虞れもないという優れた効果を奏する。
第1図は、本発明のカラービデオ信号のA−D変換装置
の一実施例のブロック回路図であり、第2図は、第1図
におけるA−D変換器の位相誤差を検出するための原理
を説明する図慢あり、第3図は、従来のカラービデオ信
号のA−D変換装置のブロック回路図である。 1.6,22:ローバスフィルタ。 2:制御回路、4:位相検出器、 5.21+アナログスイツチ、 7:電圧制御発振器、8:逓倍回路、 9:A−D変換器、12.’13:レジスタ、目、15
:減算器、 16:カウンタ、17:演算器、 1
8:極性検出器、19.20:直流′I′E源、23:
可変位相器。 第2図
の一実施例のブロック回路図であり、第2図は、第1図
におけるA−D変換器の位相誤差を検出するための原理
を説明する図慢あり、第3図は、従来のカラービデオ信
号のA−D変換装置のブロック回路図である。 1.6,22:ローバスフィルタ。 2:制御回路、4:位相検出器、 5.21+アナログスイツチ、 7:電圧制御発振器、8:逓倍回路、 9:A−D変換器、12.’13:レジスタ、目、15
:減算器、 16:カウンタ、17:演算器、 1
8:極性検出器、19.20:直流′I′E源、23:
可変位相器。 第2図
Claims (1)
- 【特許請求の範囲】 カラービデオ信号の色副搬送波の周波数にロックされる
フェーズドロックループと、このフェーズドロックルー
プの出力を逓倍する逓倍回路と、この逓倍回路の逓倍信
号をクロック信号として前記カラービデオ信号をA−D
変換するA−D変換器と、を備えたカラービデオ信号の
A−D変換装置において、前記フェーズドロックループ
と前記逓倍回路との間に可変位相器を介装し、前記A−
D変換器から出力されるあるディジタル値とこれより1
クロック前のディジタル値との差と、前記あるディジタ
ル値とこれより1クロック後のディジタル値との差をそ
れぞれに演算し、さらに前記2個の差を比較する演算回
路を設け、この演算回路の出力により前記2個の差が等
しくなるように前記可変位相器の位相を調整するように
構成したことを特徴とするカラービデオ信号のA−D変
換装置。 (2)前記演算回路の出力による前記可変位相器の位相
調整は、前記色副搬送波が前記カラービデオ信号に存在
する期間のみ動作するようにしたことを特徴とする特許
請求の範囲第1項記載のカラービデオ信号のA−D変換
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61017553A JPS62175095A (ja) | 1986-01-28 | 1986-01-28 | カラ−ビデオ信号のa−d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61017553A JPS62175095A (ja) | 1986-01-28 | 1986-01-28 | カラ−ビデオ信号のa−d変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62175095A true JPS62175095A (ja) | 1987-07-31 |
Family
ID=11947103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61017553A Pending JPS62175095A (ja) | 1986-01-28 | 1986-01-28 | カラ−ビデオ信号のa−d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62175095A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0254623A (ja) * | 1988-07-06 | 1990-02-23 | Tektronix Inc | 多段アナログ・デジタル変換器 |
-
1986
- 1986-01-28 JP JP61017553A patent/JPS62175095A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0254623A (ja) * | 1988-07-06 | 1990-02-23 | Tektronix Inc | 多段アナログ・デジタル変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6067329A (en) | VSB demodulator | |
US4926443A (en) | Correction circuit for a digital quadrature-signal pair | |
US5523798A (en) | Circuit for automatically adjusting signal separation in Y/C seperation comb filter | |
US5915028A (en) | Amplitude demodulator | |
US4636836A (en) | Phase locked loop system for providing a phase shifted output signal | |
US4703357A (en) | Adaptive television deghosting system | |
US6034735A (en) | Clock generator for digital video signal processing apparatus | |
US4686570A (en) | Analog-to-digital converter as for an adaptive television deghosting system | |
JPS62175095A (ja) | カラ−ビデオ信号のa−d変換装置 | |
KR0141110B1 (ko) | 색신호 복조기 | |
US5778032A (en) | Data reproducing method and data reproducing unit | |
JPH1070580A (ja) | Vsb復調器 | |
JPH11196431A (ja) | 2重ループpll回路及びこのpll回路を用いた色復調回路 | |
JPS6331987B2 (ja) | ||
US5355172A (en) | Method and apparatus for sampling a reference signal | |
JP3958255B2 (ja) | 発電機における位相同期検出回路 | |
JP2765601B2 (ja) | 復調回路 | |
JP3259100B2 (ja) | 変調器 | |
JPH06217337A (ja) | カラーバースト信号の利得検出方法及びその装置 | |
JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
JP3186547B2 (ja) | サンプリング装置 | |
KR0141231B1 (ko) | 색신호 복조기 | |
JP2001086175A (ja) | Vsb復調器 | |
KR930000213B1 (ko) | 디지탈 색신호 복조회로 | |
JPH02301288A (ja) | 色信号処理装置 |