JPS62171468A - スイツチング電源 - Google Patents
スイツチング電源Info
- Publication number
- JPS62171468A JPS62171468A JP1043086A JP1043086A JPS62171468A JP S62171468 A JPS62171468 A JP S62171468A JP 1043086 A JP1043086 A JP 1043086A JP 1043086 A JP1043086 A JP 1043086A JP S62171468 A JPS62171468 A JP S62171468A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- main switch
- input voltage
- low
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 4
- 238000004804 winding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005284 excitation Effects 0.000 description 5
- 230000004907 flux Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチング電源に関し、特に主スイッチのオ
フ時に主スイッチに印加される電圧(サージ電圧)をク
ランプする回路を有するスイッチング電源に関する。
フ時に主スイッチに印加される電圧(サージ電圧)をク
ランプする回路を有するスイッチング電源に関する。
従来、主スイッチのオフ時に発生するサージ電圧をクラ
ンプする回路として次の回路がある。
ンプする回路として次の回路がある。
し、主変成器に別巻線を設け、この別巻線をダイオード
を介して入力電圧に接続する。
を介して入力電圧に接続する。
2、 1と同じく別巻線を設けるが出力電圧に接続する
。
。
3.1と同じく別巻線を設けるが補助電源に接続する。
4、 直列に接続されたコンデンサと抵抗を入力電圧と
接続しその中点をダイオードを介して主スイッチに接続
する。
接続しその中点をダイオードを介して主スイッチに接続
する。
上述した回路は次のような問題点かある。
回路1および4では入力電圧が低くなった場合主スイッ
チのオン時間は長くなり、また主変成器に蓄ええられた
励磁エネルギーを放出する時間も長くなるため、主スr
ツチのオンするデユーティ比を大きくできず、この結果
、主スイッチのオン時間に対する蓄積時間の割合か増加
するため、軽負荷時に乱調が生じるという欠点かあり、
またデユーティ比を大きくできないため、主変成器の8
vt比を下げる必要があり、結果として−し変成器に流
れる電流は増加する。つまりロスが増加するという欠点
がある。
チのオン時間は長くなり、また主変成器に蓄ええられた
励磁エネルギーを放出する時間も長くなるため、主スr
ツチのオンするデユーティ比を大きくできず、この結果
、主スイッチのオン時間に対する蓄積時間の割合か増加
するため、軽負荷時に乱調が生じるという欠点かあり、
またデユーティ比を大きくできないため、主変成器の8
vt比を下げる必要があり、結果として−し変成器に流
れる電流は増加する。つまりロスが増加するという欠点
がある。
また、回路2および3については、回路1および4より
も幾分改浴されているが同様に上記の欠点が存在する。
も幾分改浴されているが同様に上記の欠点が存在する。
本発明のスイッチング電源は、主スイッチがオフの時に
主スイッチに印加される電圧を、スイッチング電源の入
力電圧が低い場合には高電圧でクランプし、入力電圧が
晶い場合には低電圧でクランプするクランプ回路を有す
る。
主スイッチに印加される電圧を、スイッチング電源の入
力電圧が低い場合には高電圧でクランプし、入力電圧が
晶い場合には低電圧でクランプするクランプ回路を有す
る。
このように、入力電圧の高低に応じてクランプ電圧を増
減することにより、主スイッチのオン時に変成路に蓄積
された磁気エネルギーを、主スイッチのオフ時に放出す
る時間を調節し、広い入力電圧範囲に対して動作が安定
したスイッチング電源を提供することができる。
減することにより、主スイッチのオン時に変成路に蓄積
された磁気エネルギーを、主スイッチのオフ時に放出す
る時間を調節し、広い入力電圧範囲に対して動作が安定
したスイッチング電源を提供することができる。
(実施例)
次に本発明の実力ζ例について図面を参照して説明J−
る。
る。
第1図は本発明のスイッチング電源の一実施例の回路図
である。
である。
主変成器4の一端は直流入力電源lの+側に接続され他
端は主スイッチ6を介して直流入力電源1の一側に接続
されている。主変成器4の2次側は整流平滑回路5に接
続され、その出力電圧は抵抗IIと12によって分割さ
れ誤差増幅器9の一方の入力となる。誤差増幅器9の他
方の入力は、基準電圧lOに接続されている。誤差増幅
器9の出力はパルス幅変調回路8に接続され、整流平滑
回路5の出力電圧に応じた幅を持つパルスが出力され、
駆動回路7を経て主スイッチ6を駆動する。クランプ電
圧発生回路2の人力は直流入力電源1に、出力はダイオ
ード3を介して主変成機4と主スイッチ6の接続点に接
続されている。
端は主スイッチ6を介して直流入力電源1の一側に接続
されている。主変成器4の2次側は整流平滑回路5に接
続され、その出力電圧は抵抗IIと12によって分割さ
れ誤差増幅器9の一方の入力となる。誤差増幅器9の他
方の入力は、基準電圧lOに接続されている。誤差増幅
器9の出力はパルス幅変調回路8に接続され、整流平滑
回路5の出力電圧に応じた幅を持つパルスが出力され、
駆動回路7を経て主スイッチ6を駆動する。クランプ電
圧発生回路2の人力は直流入力電源1に、出力はダイオ
ード3を介して主変成機4と主スイッチ6の接続点に接
続されている。
次に、本実施例の動作について説明する。
第2図は第1図に示した回路において、入力電圧か低い
場合に主スイッチ6に印加される電圧波形図である。実
線は本実施例の場合であり、破線は従来の回路の場合で
ある。ToN、 To、、はそれぞれ主スイッチ6のオ
ン、オフの時間である。第3図は第2図と同様であるが
入力電圧が高い場合である。
場合に主スイッチ6に印加される電圧波形図である。実
線は本実施例の場合であり、破線は従来の回路の場合で
ある。ToN、 To、、はそれぞれ主スイッチ6のオ
ン、オフの時間である。第3図は第2図と同様であるが
入力電圧が高い場合である。
入力電圧Vか低い場合、主スイッチ6を駆動するパルス
幅は広くなる。このときクランプ電圧発生回路2の出力
電圧ECは高くなるよう動作する。したがって、第2図
実線で示したように主変成機4の励磁エネルギーの放出
時間tLlは従来例t+、2(破線で示しである)に比
較して大幅に短時間でよい。この短縮された時間につい
ては更に主スイッチ6のオン時間を広くすることが可能
である。
幅は広くなる。このときクランプ電圧発生回路2の出力
電圧ECは高くなるよう動作する。したがって、第2図
実線で示したように主変成機4の励磁エネルギーの放出
時間tLlは従来例t+、2(破線で示しである)に比
較して大幅に短時間でよい。この短縮された時間につい
ては更に主スイッチ6のオン時間を広くすることが可能
である。
入力電圧v1が高い場合は、主スイッチ6を駆動するパ
ルス幅は狭くなり、クランプ電圧発生回路2の出力電圧
ECは低くなるよう動作する。このとき第3図実線て示
したように、主変成器4の励磁エネルギーの放出時間t
111は従来例t++2(破線で示しである)に比較し
て艮くなるが、主スイッチ6のオン時間が短いため、放
出時間が長くなっても問題はない。
ルス幅は狭くなり、クランプ電圧発生回路2の出力電圧
ECは低くなるよう動作する。このとき第3図実線て示
したように、主変成器4の励磁エネルギーの放出時間t
111は従来例t++2(破線で示しである)に比較し
て艮くなるが、主スイッチ6のオン時間が短いため、放
出時間が長くなっても問題はない。
第2図、第3図において斜線を施した部分の面積はそれ
ぞれT。Nの期間中の励磁による磁束変化v1ToNに
比例する。したがって、この面積で表わされる磁束変化
に相当する蓄積エネルギーを全部下。22の期間に放出
することにより主変成器4はリセットされる。E、は、
主スイッチ6に印加される電圧をクランプしない場合に
おいて、二次巻線にTL流が流れて主変成器4がリセッ
トされたとき一次巻線に帰還される誘導電圧である。主
スイッチ6がオフの間には、クランプ電圧ECまたは帰
還電圧E、と入力電圧V1の和か主スイッチ6に印加さ
れることになる。そしてクランプ電圧ECを高くすれば
、変成器のリセット時間を短くすることかでき、それに
よって入力電圧v1が低くToNが長い場合にもスイッ
チング電源の動作が安定にされる。
ぞれT。Nの期間中の励磁による磁束変化v1ToNに
比例する。したがって、この面積で表わされる磁束変化
に相当する蓄積エネルギーを全部下。22の期間に放出
することにより主変成器4はリセットされる。E、は、
主スイッチ6に印加される電圧をクランプしない場合に
おいて、二次巻線にTL流が流れて主変成器4がリセッ
トされたとき一次巻線に帰還される誘導電圧である。主
スイッチ6がオフの間には、クランプ電圧ECまたは帰
還電圧E、と入力電圧V1の和か主スイッチ6に印加さ
れることになる。そしてクランプ電圧ECを高くすれば
、変成器のリセット時間を短くすることかでき、それに
よって入力電圧v1が低くToNが長い場合にもスイッ
チング電源の動作が安定にされる。
〔発明の〃lU
以上説明したように本発明は、入力電圧が高い場合は低
い電圧で、逆に入力電圧が低い場合は高い電圧で主スイ
ッチをクランプすることにより。
い電圧で、逆に入力電圧が低い場合は高い電圧で主スイ
ッチをクランプすることにより。
入力電圧か低くなった場合においても主変成器の励磁エ
ネルギーの放出時間は短くてすむため、主スイッチのオ
ン時間をさらに広くすることが可能となり、その結果、
入力電圧をさらに低くすることが可能となり、入力電圧
範囲の広いスイッチング電源を提供することができる効
果がある。
ネルギーの放出時間は短くてすむため、主スイッチのオ
ン時間をさらに広くすることが可能となり、その結果、
入力電圧をさらに低くすることが可能となり、入力電圧
範囲の広いスイッチング電源を提供することができる効
果がある。
第1図は本発明のスイッチング電源の一実施例の回路図
、第2図は第1図に示した回路において、入力電圧が低
い場合に主スイッチ6に印加される7+ft圧波形図、
第3図は第1図に示した回路において、入力電圧が高い
場合に主スイッチ6に印加される電圧波形図である。 1・・・・・・直流入力電源、 2・・・・・・クランプ電圧発生回路、3・・・・・・
ダイオード、 4・・・・・・主変成器、 5・・・・・・整流・ド滑回路、 6・・・・・・主スイッチ、 7・・・・・・駆動回路、 8・・・・・・パルス幅変調回路、 9・・・・・・誤差増幅器、 10・・・・・・基準電圧。 II、+2・・・・・・抵抗。
、第2図は第1図に示した回路において、入力電圧が低
い場合に主スイッチ6に印加される7+ft圧波形図、
第3図は第1図に示した回路において、入力電圧が高い
場合に主スイッチ6に印加される電圧波形図である。 1・・・・・・直流入力電源、 2・・・・・・クランプ電圧発生回路、3・・・・・・
ダイオード、 4・・・・・・主変成器、 5・・・・・・整流・ド滑回路、 6・・・・・・主スイッチ、 7・・・・・・駆動回路、 8・・・・・・パルス幅変調回路、 9・・・・・・誤差増幅器、 10・・・・・・基準電圧。 II、+2・・・・・・抵抗。
Claims (1)
- 【特許請求の範囲】 主変成器と直列に接続された主スイッチをオン/オフす
ることにより、直流入力電圧を交流に変換し、前記主変
成器の2次側に誘起された交流電圧を整流平滑して直流
電圧を得るスイッチング電源において、 前記主スイッチがオフの時に主スイッチに印加される電
圧を、該スイッチング電源の入力電圧が低い場合には高
電圧でクランプし、入力電圧が高い場合には低電圧でク
ランプするクランプ回路を有することを特徴とするスイ
ッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1043086A JPS62171468A (ja) | 1986-01-20 | 1986-01-20 | スイツチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1043086A JPS62171468A (ja) | 1986-01-20 | 1986-01-20 | スイツチング電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62171468A true JPS62171468A (ja) | 1987-07-28 |
Family
ID=11749938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1043086A Pending JPS62171468A (ja) | 1986-01-20 | 1986-01-20 | スイツチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62171468A (ja) |
-
1986
- 1986-01-20 JP JP1043086A patent/JPS62171468A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4897522A (en) | Output control circuit for inverter | |
JPH0746771A (ja) | 自動充電装置 | |
US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
JPH08111975A (ja) | 直流電源装置 | |
JP3266389B2 (ja) | 直列共振コンバータ | |
JPS62171468A (ja) | スイツチング電源 | |
JP2603646B2 (ja) | コンバータ | |
JPS63287364A (ja) | スイツチングレギユレ−タの補助電源回路 | |
JP2002320385A (ja) | スイッチングコンバータ | |
JP3000829B2 (ja) | 直流−直流変換器の並列接続装置 | |
JPH0775873A (ja) | インバータ制御式溶接電源 | |
JP2867069B2 (ja) | スイッチング電源 | |
JP2004194405A (ja) | 複数系出力のスイッチング電源回路 | |
JPS64917B2 (ja) | ||
JP6632067B2 (ja) | スイッチング電源装置 | |
JPH0237274Y2 (ja) | ||
JP4167311B2 (ja) | 複合出力スイッチング電源装置 | |
JPH028552Y2 (ja) | ||
JPS6325908Y2 (ja) | ||
JP2795232B2 (ja) | Dc−dcコンバータ | |
JP2720000B2 (ja) | Dc−dcコンバータ | |
JPH02280668A (ja) | 電源装置 | |
JPH04299061A (ja) | 電源装置 | |
JPS59117462A (ja) | 可変電源回路 | |
JPH0315428B2 (ja) |