JPS62166620A - 多重アナログ信号を増幅・標本化する装置 - Google Patents
多重アナログ信号を増幅・標本化する装置Info
- Publication number
- JPS62166620A JPS62166620A JP61304065A JP30406586A JPS62166620A JP S62166620 A JPS62166620 A JP S62166620A JP 61304065 A JP61304065 A JP 61304065A JP 30406586 A JP30406586 A JP 30406586A JP S62166620 A JPS62166620 A JP S62166620A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplification
- sample
- hold unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims description 23
- 230000003321 amplification Effects 0.000 claims description 67
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 67
- 230000000712 assembly Effects 0.000 claims description 11
- 238000000429 assembly Methods 0.000 claims description 11
- 239000013256 coordination polymer Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
- G01V1/00—Seismology; Seismic or acoustic prospecting or detecting
- G01V1/24—Recording seismic data
- G01V1/245—Amplitude control for seismic recording
Landscapes
- Engineering & Computer Science (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Acoustics & Sound (AREA)
- Environmental & Geological Engineering (AREA)
- Geology (AREA)
- General Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Geophysics (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多重アナログ信号、特に地震信号を増幅・標本
化（サンプリング）する装置に関する。本装置は、地震
ストリーマ内に配設される１個以上のセンサにより供給
される信号を、アナログ・ディジタル変換器により数値
化され記録される前に、増幅・標本化する地震データ取
得チェインに含まれる。
化（サンプリング）する装置に関する。本装置は、地震
ストリーマ内に配設される１個以上のセンサにより供給
される信号を、アナログ・ディジタル変換器により数値
化され記録される前に、増幅・標本化する地震データ取
得チェインに含まれる。
従来の方法では、頭部に配設されるマルチプレクサから
の信号は直列配置の増幅要素のチェインに加えられ、そ
れらの各利得は一定とされる。選択部材は増幅ユニット
数を選択し、その各信号を振幅を考えながら通過させて
、最適レベルに達し、得られる増幅ユニットの出力をア
ナログ・ディジタル変換器の入力に切換えるようにして
いる。異なるステージの利得はすべて同一またはすべて
互いに異なり、任意のステージの利得は例えば前置ステ
ージの利得の値の２乗である。このような増幅チェイン
は例えばフランス特許第２，１１０，７５８号または第
２，１７３，９１４号に記載されている。
の信号は直列配置の増幅要素のチェインに加えられ、そ
れらの各利得は一定とされる。選択部材は増幅ユニット
数を選択し、その各信号を振幅を考えながら通過させて
、最適レベルに達し、得られる増幅ユニットの出力をア
ナログ・ディジタル変換器の入力に切換えるようにして
いる。異なるステージの利得はすべて同一またはすべて
互いに異なり、任意のステージの利得は例えば前置ステ
ージの利得の値の２乗である。このような増幅チェイン
は例えばフランス特許第２，１１０，７５８号または第
２，１７３，９１４号に記載されている。
頭部にマルチプレクサを備える縦配置の幅ユニットによ
り形成される増幅器は多（の欠点を有する。信号が通る
異なるステージに生ずる遅延は集積しかつそれが大きい
ほど加えられる合計利得が高くなるため、前記増幅器は
かなり手間どる。信号がアナログ・ディジタル変換器と
一致する最適レベルを示す場合、出力を選択する工程の
持続期間が長いほど、チェインが長くなる。
り形成される増幅器は多（の欠点を有する。信号が通る
異なるステージに生ずる遅延は集積しかつそれが大きい
ほど加えられる合計利得が高くなるため、前記増幅器は
かなり手間どる。信号がアナログ・ディジタル変換器と
一致する最適レベルを示す場合、出力を選択する工程の
持続期間が長いほど、チェインが長くなる。
さらにまた、ヘッド・マルチプレクサの出力に得られる
信号サンプルの値の記憶は、サンプル・ホールドユニッ
ト型の記憶要素により行われ、このユニットの欠点は一
般に、連続サンプル間に霧信号を発生することで、加え
られる信号のダイナミックが大きいほど感知的である。
信号サンプルの値の記憶は、サンプル・ホールドユニッ
ト型の記憶要素により行われ、このユニットの欠点は一
般に、連続サンプル間に霧信号を発生することで、加え
られる信号のダイナミックが大きいほど感知的である。
増幅器の前に生ずる霧信号による誤りは全増幅ステージ
・チェインによって増幅される。
・チェインによって増幅される。
本発明による装置は従来装置の欠点を解消する。この装
置は、多重化信号に数個の異なる増幅利得を加える増幅
・標本化手段と、増幅した信号の振幅を一定の閾値電圧
と比較する手段と、異なる増幅利得のうち、利得が最適
である利得を選択する手段とを含む。この装置において
、増幅・標本化手段は、一定の利得が互いに異なる３つ
の増幅・標本化アセンブリと、利得がいくつかの一定値
をとり得る増幅器と、直列の３つの増幅・標本化アセン
ブリの１つを増幅器と選択的に接続する接続手段とを含
み、３つのアセンブリの一定利得と増幅器の利得の一定
値とは、多重化信号に加えられる全利得が基本的利得値
の連続べきの１つとなるように選択される。
置は、多重化信号に数個の異なる増幅利得を加える増幅
・標本化手段と、増幅した信号の振幅を一定の閾値電圧
と比較する手段と、異なる増幅利得のうち、利得が最適
である利得を選択する手段とを含む。この装置において
、増幅・標本化手段は、一定の利得が互いに異なる３つ
の増幅・標本化アセンブリと、利得がいくつかの一定値
をとり得る増幅器と、直列の３つの増幅・標本化アセン
ブリの１つを増幅器と選択的に接続する接続手段とを含
み、３つのアセンブリの一定利得と増幅器の利得の一定
値とは、多重化信号に加えられる全利得が基本的利得値
の連続べきの１つとなるように選択される。
第１実施側において、第１増幅・標本化アセンブリは利
得が１である第１サンプル・ホールドユニットを含み、
第２アセンブリは出力が第２サンプル・ホールドユニッ
トの入力に接続される一定利得を有する増幅ステージを
含み、第３アセンブリは、これも前記一定利得増幅ステ
ージの出力に接続される、予め定めた一定の増幅利得を
加えるようにした第３サンプル・ホールドユニットを含
む。
得が１である第１サンプル・ホールドユニットを含み、
第２アセンブリは出力が第２サンプル・ホールドユニッ
トの入力に接続される一定利得を有する増幅ステージを
含み、第３アセンブリは、これも前記一定利得増幅ステ
ージの出力に接続される、予め定めた一定の増幅利得を
加えるようにした第３サンプル・ホールドユニットを含
む。
第２実施側において、第１増幅・標本化アセンブリは利
得が１である第１サンプル・ホールドユニットと、加え
られる信号を予め定めた一定の利得で増幅するようにし
た第２サンプル・ホールドユニットと、これも加えられ
る信号を一定の利得で増幅するようにした第３サンプル
・ホールドユニットとを含み、これら３つのサンプル・
ホールドユニットは直列に接続され、一方の出力はつぎ
の入力に接続され、それらの出力はそれぞれ接続手段に
接続されている。
得が１である第１サンプル・ホールドユニットと、加え
られる信号を予め定めた一定の利得で増幅するようにし
た第２サンプル・ホールドユニットと、これも加えられ
る信号を一定の利得で増幅するようにした第３サンプル
・ホールドユニットとを含み、これら３つのサンプル・
ホールドユニットは直列に接続され、一方の出力はつぎ
の入力に接続され、それらの出力はそれぞれ接続手段に
接続されている。
第３の実施側において、３つの増幅・楯本化アセンブリ
各々は一定の利得を有する増幅ステージとサンプル・ホ
ールドユニットとを含み、３つの増幅ステージは直列に
相互接続され、一方の出力はつぎの入力に接続され、３
つのサンプル・ホールドユニットは、その入力により３
つの増幅ステージの出力に、その出力により接続手段に
接続される。
各々は一定の利得を有する増幅ステージとサンプル・ホ
ールドユニットとを含み、３つの増幅ステージは直列に
相互接続され、一方の出力はつぎの入力に接続され、３
つのサンプル・ホールドユニットは、その入力により３
つの増幅ステージの出力に、その出力により接続手段に
接続される。
好ましい実施側において、基本的利得は２に選択される
。
。
本発明の装置はつぎの点で有利である：標本化・増幅は
、チャンネルと工程により変わる利得がきわめて大きい
値、例えば２１１になる所定数の要素を含む、利得とを
選択する短かいサイクル後に行う、 増幅に必要な利得の明らかな部分（例えば、１６または
２５６）は、利得が一定でありアナログスイッチの使用
に関係する乱れを抑制し正確さを向上させる、要素（加
えられる信号を増幅する増幅ステージまたはサンプル・
ホールドユニット）によって得られる、および所定のサ
ンプルψホールドユニット数は抑制され、その増幅・標
本化チェインの位置のため、加えられる信号のダイナミ
ックはヘッド・マルチプレクサを使用する場合よりも減
少されて、連続サンプル間の青信号を少なくしている。
、チャンネルと工程により変わる利得がきわめて大きい
値、例えば２１１になる所定数の要素を含む、利得とを
選択する短かいサイクル後に行う、 増幅に必要な利得の明らかな部分（例えば、１６または
２５６）は、利得が一定でありアナログスイッチの使用
に関係する乱れを抑制し正確さを向上させる、要素（加
えられる信号を増幅する増幅ステージまたはサンプル・
ホールドユニット）によって得られる、および所定のサ
ンプルψホールドユニット数は抑制され、その増幅・標
本化チェインの位置のため、加えられる信号のダイナミ
ックはヘッド・マルチプレクサを使用する場合よりも減
少されて、連続サンプル間の青信号を少なくしている。
他の特徴および利益は非限定例により述べる実施側につ
いての以下の説明より明らかとなる。
いての以下の説明より明らかとなる。
以下、本発明の実施例を図面について説明する。
第１図に示す実施側において、その装置は３つの増幅お
よびサンプリング・アセンブリを含む。第１のアセンブ
リは、利得ｇｌが１であり、装置の入力に接続されるサ
ンプル・ホールドユニット１を含む。第２のアセンブリ
は、利得ｇ２が１６であり、これも装置の入力に接続さ
れる増幅ステージ２を含む。増幅ステージ２の出力は、
利得ｇ３が１である第２のサンプル・ホールドユニット
３の入力に接続される。第３のアセンブリは、利得ｇ４
が１６で、人力が増幅ステージ２の出力に接続される第
３のサンプル・ホールドユニットを含む。
よびサンプリング・アセンブリを含む。第１のアセンブ
リは、利得ｇｌが１であり、装置の入力に接続されるサ
ンプル・ホールドユニット１を含む。第２のアセンブリ
は、利得ｇ２が１６であり、これも装置の入力に接続さ
れる増幅ステージ２を含む。増幅ステージ２の出力は、
利得ｇ３が１である第２のサンプル・ホールドユニット
３の入力に接続される。第３のアセンブリは、利得ｇ４
が１６で、人力が増幅ステージ２の出力に接続される第
３のサンプル・ホールドユニットを含む。
サンプル・ホールドユニット１．３．４は、例えば、品
番ＳＭＰＩＩとしてＰＭＩにより製造される、また品番
ＬＦ１９８としてナショナル・セミ・コンダクタにより
製造される集積回路として使用される。もちろん、これ
ら品番は限定されるものでない。これらサンプル・ホー
ルド回路名々は、スイッチＩ （第２図）を介し直列に
接続される２つの増幅器ａ ｔ 、 ａ ２を有する
（第２図）。サンプル・ホールドユニットの第１端子と
接地との間に記憶容■Ｃが接続される。
番ＳＭＰＩＩとしてＰＭＩにより製造される、また品番
ＬＦ１９８としてナショナル・セミ・コンダクタにより
製造される集積回路として使用される。もちろん、これ
ら品番は限定されるものでない。これらサンプル・ホー
ルド回路名々は、スイッチＩ （第２図）を介し直列に
接続される２つの増幅器ａ ｔ 、 ａ ２を有する
（第２図）。サンプル・ホールドユニットの第１端子と
接地との間に記憶容■Ｃが接続される。
第２端子で、信号Ｅ／Ｂを加えてスイッチＩを制御する
。この信号の論理値が０のとき、スイッチＩは閉じ、信
号サンプルの値が容ｆｆｌ’ｃ（すンブリング・フェー
ズ）にかけられる。論理値が１である信号により、スイ
ッチｌを開き、この信号サンプルを容ｆｆ１Ｃに記憶さ
せる。
。この信号の論理値が０のとき、スイッチＩは閉じ、信
号サンプルの値が容ｆｆｌ’ｃ（すンブリング・フェー
ズ）にかけられる。論理値が１である信号により、スイ
ッチｌを開き、この信号サンプルを容ｆｆ１Ｃに記憶さ
せる。
Ｅ／Ｂ 、Ｅ／Ｂ Ｅ／Ｂ３はそれぞれ、１
２＋ ３つのサンプル・ホールドユニット１，３．４の制御信
号である。
２＋ ３つのサンプル・ホールドユニット１，３．４の制御信
号である。
３つのサンプル・ホールドユニットの出力はそれぞれ３
つの電子スイッチＳｉ 、Ｓ２ 、Ｓ３゜を介し、利得
が従来のフィードバック回路網によりいくつかの一定の
利得値をとりうる第２の増幅ステージ５の非反転入力に
接続される。この回路網は、増幅器６の出力を接地に接
続する、直列接続される４つの抵抗Ｒｔ 、Ｒ２、Ｒａ
。
つの電子スイッチＳｉ 、Ｓ２ 、Ｓ３゜を介し、利得
が従来のフィードバック回路網によりいくつかの一定の
利得値をとりうる第２の増幅ステージ５の非反転入力に
接続される。この回路網は、増幅器６の出力を接地に接
続する、直列接続される４つの抵抗Ｒｔ 、Ｒ２、Ｒａ
。
Ｒ４を含む。増幅器６の反転入力は直接その出力に第１
スイツチ１１を介し接続され、また、抵抗Ｒ１とＲ２の
接続点へ、さらに第２スイツチＩ２に接続される。同様
に、第３スイツチ■ を介し抵抗Ｒ２とＲ３の接続点お
よび、第４スイツチＩ を介し抵抗Ｐ３とＲ４の接続点
に接続される。
スイツチ１１を介し接続され、また、抵抗Ｒ１とＲ２の
接続点へ、さらに第２スイツチＩ２に接続される。同様
に、第３スイツチ■ を介し抵抗Ｒ２とＲ３の接続点お
よび、第４スイツチＩ を介し抵抗Ｐ３とＲ４の接続点
に接続される。
抵抗Ｒ１〜Ｒ４の値は、それぞれスイッチ１１”２”３
またはＩ４を閉じることによって、１．２．４または５
の利得Ｇを増幅ステージ５に選択的に付与するように選
択される。
またはＩ４を閉じることによって、１．２．４または５
の利得Ｇを増幅ステージ５に選択的に付与するように選
択される。
スイッチＳ１．Ｓ２．Ｓ３とスイッチＩｌ。
Ｉ２．Ｉ３を適切に選択することにより、最適レベルを
増幅ステージから信号に付与する利得から選択される。
増幅ステージから信号に付与する利得から選択される。
この選択は、増幅ステージ５の出力電圧Ｖｓを、一方が
正のＶＲ＋で他方が負のＶＲ−である同一絶対値を有す
る２つの基準電圧と比較するようにした、例えば２つの
比較増幅器Ａｌ ； Ａ２を含む周知の比較要素７から
の信号ＣＰ／の関数として得られる。比較増幅器Ａｔ
、Ａ２の出力はＯＲゲート８の入力に接続される。この
ゲートにより送られる信号ＣＰ／Ｍは、チェンの出力信
号が２つの対称基準電圧ｖＲ＋、ｖＲ−間にあるか、Ｖ
Ｒ＋より大きいかまたはｖＲ−より小さいかにより異な
る。定めにより、信号ＣＰの論理値はＩＶ ｌンＶＲ
のとき０で、ＩＶ ｌ＜Ｖ のとき１であり、Ｖｎ
は電圧Ｖｓ Ｒ トとｖＲ−に共通ずる絶対値である。
正のＶＲ＋で他方が負のＶＲ−である同一絶対値を有す
る２つの基準電圧と比較するようにした、例えば２つの
比較増幅器Ａｌ ； Ａ２を含む周知の比較要素７から
の信号ＣＰ／の関数として得られる。比較増幅器Ａｔ
、Ａ２の出力はＯＲゲート８の入力に接続される。この
ゲートにより送られる信号ＣＰ／Ｍは、チェンの出力信
号が２つの対称基準電圧ｖＲ＋、ｖＲ−間にあるか、Ｖ
Ｒ＋より大きいかまたはｖＲ−より小さいかにより異な
る。定めにより、信号ＣＰの論理値はＩＶ ｌンＶＲ
のとき０で、ＩＶ ｌ＜Ｖ のとき１であり、Ｖｎ
は電圧Ｖｓ Ｒ トとｖＲ−に共通ずる絶対値である。
比較要素７により送られる信号ＣＰ／は、相互接絶論理
要素により形成される選択アセンブリ９に加えられる。
要素により形成される選択アセンブリ９に加えられる。
この選択アセンブリ９は、第５図の選択線図および以下
で述べる論理式と一致して、サンプル・ホールドユニツ
１−１１゜３．４の制御信号Ｅ／Ｂ Ｅ／Ｂ２．Ｅ
／１″ Ｂ と共に、スイッチＳ１．Ｓ２．Ｓ３を制御する信号
Ａ１．Ａ２．Ａ３および、スイッチ１１〜Ｉ４を制御す
る信号（ｉ 、 “ ｌ 。
で述べる論理式と一致して、サンプル・ホールドユニツ
１−１１゜３．４の制御信号Ｅ／Ｂ Ｅ／Ｂ２．Ｅ
／１″ Ｂ と共に、スイッチＳ１．Ｓ２．Ｓ３を制御する信号
Ａ１．Ａ２．Ａ３および、スイッチ１１〜Ｉ４を制御す
る信号（ｉ 、 “ ｌ 。
１ ２ ′ ３
１４）を発生させる。
装置の入力に加えられる信号サンプルを増幅する各サイ
クルは、 人力信号がサンプル・ホールドユニット１に加えられ、
増幅ステージ２より利得が１６の増幅信号がサンプル・
ホールドユニット３．４に加えられる前置サンプリング
工程と、 記憶電圧の１つを記憶しこれを増幅ステージ５に選択的
に加える次の４つの工程Ｅ、、Ｅ２゜Ｅ ３． Ｅ
４とを含む。これら４つの工程中、このステージに加え
られる利得が選択され、また下流に設けた要素（例えば
アナログ・デジタル変換器）が必要とする最大レベルと
一致する最適出力電圧を得るように適切なスイッチＳ１
゜Ｓ２．Ｓ３が選択される。
クルは、 人力信号がサンプル・ホールドユニット１に加えられ、
増幅ステージ２より利得が１６の増幅信号がサンプル・
ホールドユニット３．４に加えられる前置サンプリング
工程と、 記憶電圧の１つを記憶しこれを増幅ステージ５に選択的
に加える次の４つの工程Ｅ、、Ｅ２゜Ｅ ３． Ｅ
４とを含む。これら４つの工程中、このステージに加え
られる利得が選択され、また下流に設けた要素（例えば
アナログ・デジタル変換器）が必要とする最大レベルと
一致する最適出力電圧を得るように適切なスイッチＳ１
゜Ｓ２．Ｓ３が選択される。
以下において、スイッチ５（Ｓｌ−８３）またはスイッ
チＩ （１１〜Ｉ４）の制御信号を、適当な数字を付し
たＳまたはＩで表わす。この信号の論理値が１であると
、スイッチＳまたはスイッチＩは閉じる。逆に、論理値
０では、スイッチを開く。また、ＣＰ／−１は１ｖ １
く■ を意味し、ＣＰ／−ＱはｌＶ ｌ＞ＶＲをＲＳ 意味するよう定められている。
チＩ （１１〜Ｉ４）の制御信号を、適当な数字を付し
たＳまたはＩで表わす。この信号の論理値が１であると
、スイッチＳまたはスイッチＩは閉じる。逆に、論理値
０では、スイッチを開く。また、ＣＰ／−１は１ｖ １
く■ を意味し、ＣＰ／−ＱはｌＶ ｌ＞ＶＲをＲＳ 意味するよう定められている。
サンプル信号に、事前に選択された範囲（Ｖ Ｒ−〜Ｖ
、）に含まれる電圧にするため必要な増幅度を与える
と、サンプルはつぎのように、連続工程で処理される。
、）に含まれる電圧にするため必要な増幅度を与える
と、サンプルはつぎのように、連続工程で処理される。
工程Ｅ （第５図参照）
Ｏ
選択アセンブリは、論理レベル０の信号Ｅ／Ｂ 、Ｅ
／Ｂ Ｅ／Ｂ３をサンプルΦホ１ ２′ 一ルドユニット１． ３． ４に加え、そのスイッチＩ
を閉じると、スイッチＳ３を閉じて、工程Ｅ 中、比較
信号により得られた値ＣＰ１０を記憶する。
／Ｂ Ｅ／Ｂ３をサンプルΦホ１ ２′ 一ルドユニット１． ３． ４に加え、そのスイッチＩ
を閉じると、スイッチＳ３を閉じて、工程Ｅ 中、比較
信号により得られた値ＣＰ１０を記憶する。
つぎの論理式により加算する。
Ｅ／Ｂ −Ｅ／Ｂ −Ｅ／Ｂ５−０Ｓｌ−Ｓ２ｉ１
””１ （Ｇ”１） Ｓ３−１１２ｇ−１３−１４雪Ｏ ＣＰ／ → ＣＰｌｏ 工程Ｅ１ 選択アセンブリ９は、論理レベル１のＥ／Ｂ 、Ｅ／
Ｂ Ｅ／Ｂ３を加えて、サンプル１ ２
゜ ホールドユニット１，２．４のスイッチＩを開いてサン
プルの振幅を容ｆｆ１ｃ （第２図）に記憶させる。ス
イッチＩｌは、閉じたままで増幅ステージ５を利得１に
保持している。スイッチＳ を開放したままにする。ス
イッチＳ２とＳ３の状態は、前工程中に記憶されたＣＦ
２Ｏ値により、またこの値の共役ＣＰ１０により定まる
。工程Ｅ１中に比較信号により得られた新たな値ＣＰ／
１が記憶される。工程Ｅ１のものはつぎの論理式により
加算される。
””１ （Ｇ”１） Ｓ３−１１２ｇ−１３−１４雪Ｏ ＣＰ／ → ＣＰｌｏ 工程Ｅ１ 選択アセンブリ９は、論理レベル１のＥ／Ｂ 、Ｅ／
Ｂ Ｅ／Ｂ３を加えて、サンプル１ ２
゜ ホールドユニット１，２．４のスイッチＩを開いてサン
プルの振幅を容ｆｆ１ｃ （第２図）に記憶させる。ス
イッチＩｌは、閉じたままで増幅ステージ５を利得１に
保持している。スイッチＳ を開放したままにする。ス
イッチＳ２とＳ３の状態は、前工程中に記憶されたＣＦ
２Ｏ値により、またこの値の共役ＣＰ１０により定まる
。工程Ｅ１中に比較信号により得られた新たな値ＣＰ／
１が記憶される。工程Ｅ１のものはつぎの論理式により
加算される。
Ｅ／Ｂ −Ｅ／Ｂ −Ｅ／Ｂ５−１Ｓ、 ””Ｏｉ
ｔ −１（Ｇ−１） Ｓ ＝ＣＰ１０ １２−１３−１ｔ、＝０５３−Ｃ
Ｐｌｏ ＣＰ／ → ＣＰ／１ 工程Ｅ２ サンプル・ホールドユニットを保持状態に保つ。３つの
スイッチＳｔ、３２．Ｓ３の位置は、前記２つの工程中
に比較信号により得られた値ＣＰ１０．ＣＰ／１および
共役ＣＰ１０．ＣＰ／１により定まる。スイッチＩ３を
閉じてテージ５に利得４を与える。比較信号により得ら
れた値ＣＰ／２も記憶される。
ｔ −１（Ｇ−１） Ｓ ＝ＣＰ１０ １２−１３−１ｔ、＝０５３−Ｃ
Ｐｌｏ ＣＰ／ → ＣＰ／１ 工程Ｅ２ サンプル・ホールドユニットを保持状態に保つ。３つの
スイッチＳｔ、３２．Ｓ３の位置は、前記２つの工程中
に比較信号により得られた値ＣＰ１０．ＣＰ／１および
共役ＣＰ１０．ＣＰ／１により定まる。スイッチＩ３を
閉じてテージ５に利得４を与える。比較信号により得ら
れた値ＣＰ／２も記憶される。
この工程ではつぎの論理式を用いる。
Ｅ／Ｂ −Ｅ／Ｂ −Ｅ／Ｂ５−１Ｓｌ−ＣＰｌｏ
・ＣＰ／ｌ ５２−ＣＰｌｏ−ＣＰ／ｌ ５３−ＣＰｌｏ Ｉ３−１（Ｇ−４） ｉｌ寓１２１１１Ｉｉ４−Ｏ Ｉ３−１（Ｇ曙４） ｊ １”’ ！ ２−１４ ” Ｏ ＣＰ → ＣＰ／２ 工程Ｅ３ サンプル・ホールドユニットはなお記憶位置にある。ス
イッチ５ｌ−８３は前の状態に保たれ、スイッチＩ ま
たはＩ４を閉じて、比較信号ＣＰ／２の値および工程Ｅ
２の終了時に記憶される共役により定まる利得４または
８を増幅ステージ５に付与する。
・ＣＰ／ｌ ５２−ＣＰｌｏ−ＣＰ／ｌ ５３−ＣＰｌｏ Ｉ３−１（Ｇ−４） ｉｌ寓１２１１１Ｉｉ４−Ｏ Ｉ３−１（Ｇ曙４） ｊ １”’ ！ ２−１４ ” Ｏ ＣＰ → ＣＰ／２ 工程Ｅ３ サンプル・ホールドユニットはなお記憶位置にある。ス
イッチ５ｌ−８３は前の状態に保たれ、スイッチＩ ま
たはＩ４を閉じて、比較信号ＣＰ／２の値および工程Ｅ
２の終了時に記憶される共役により定まる利得４または
８を増幅ステージ５に付与する。
実行された選択はつぎの論理式により加算される。
Ｅ／Ｂ −Ｅ／Ｂ −Ｅ／Ｂ５−１Ｓ、−ＣＰｌｏ
−ＣＰ／ｌ ５２−ＣＰｌｏ・ＣＰ／ｌ ５３−ＣＰｌｏ ｉｌ−１２−Ｏ １３−ＣＰ ／ ２ （Ｇ−８） ｉ、ａ −ＣＰ ／ ２ （Ｇ ” ２ ）工程Ｅ４ サンプル・ホールドユニットは同じ保持状態に保つ。ス
イッチＳｔ、Ｓ２．Ｓ３の状態は修正されない。増幅ス
テージ５には、比較信号の論理値および前記各工程の終
了時に記憶される共役により定まる１、２．４または８
の利得が付与される。
−ＣＰ／ｌ ５２−ＣＰｌｏ・ＣＰ／ｌ ５３−ＣＰｌｏ ｉｌ−１２−Ｏ １３−ＣＰ ／ ２ （Ｇ−８） ｉ、ａ −ＣＰ ／ ２ （Ｇ ” ２ ）工程Ｅ４ サンプル・ホールドユニットは同じ保持状態に保つ。ス
イッチＳｔ、Ｓ２．Ｓ３の状態は修正されない。増幅ス
テージ５には、比較信号の論理値および前記各工程の終
了時に記憶される共役により定まる１、２．４または８
の利得が付与される。
工程Ｅ４は、つぎの論理式により加算される。
Ｅ／Ｂ ■Ｅ／Ｂ −Ｅ／Ｂ３−１Ｓ −σ１１０
・σ１／１ ■ Ｓ −σ１７０・ＣＰ／１ ５３−ＣＰｌｏ ｉ −σ）／２・ＣＰ／３ （Ｇ＝１）１２−ＣＰ／
２・ＣＰ／３ （Ｇ−２）ｉａ −ＣＰ ／ ２ ・ｃ
”ｐ／ ３ （Ｇ−４）ｌ ４−ＣＰ ／ ２・ＣＰ／
３ （Ｇ−８）第３回の選択線図に示すように、前記の
連続比較工程と連続切換えにより、２ から２１１の２
の“べき“たけ入力信号に利得を加えて、増幅信号の振
幅が基準電圧Ｖ またはＶＲ−によりＲ十 課される値の範囲内とする。
・σ１／１ ■ Ｓ −σ１７０・ＣＰ／１ ５３−ＣＰｌｏ ｉ −σ）／２・ＣＰ／３ （Ｇ＝１）１２−ＣＰ／
２・ＣＰ／３ （Ｇ−２）ｉａ −ＣＰ ／ ２ ・ｃ
”ｐ／ ３ （Ｇ−４）ｌ ４−ＣＰ ／ ２・ＣＰ／
３ （Ｇ−８）第３回の選択線図に示すように、前記の
連続比較工程と連続切換えにより、２ から２１１の２
の“べき“たけ入力信号に利得を加えて、増幅信号の振
幅が基準電圧Ｖ またはＶＲ−によりＲ十 課される値の範囲内とする。
選択アセンブリは全体的に、上記種々の論理式シーケン
スおよび第５図の選択線図により規制される。これらシ
ーケンスを行う論理要素の構成は、当業者により容易に
理解される。
スおよび第５図の選択線図により規制される。これらシ
ーケンスを行う論理要素の構成は、当業者により容易に
理解される。
第３図の組合せ実施例において、増幅テーク２と、利得
１６を前記ステージから信号へ加えるサンプル・ホール
ドユニット４とによって入力信号の一定の利得増幅が得
られる。
１６を前記ステージから信号へ加えるサンプル・ホール
ドユニット４とによって入力信号の一定の利得増幅が得
られる。
第３図および第４図に示す２つの変型を使用して入力信
号を一定の利得サンプリング・増幅手段へ加えることも
本発明の範囲に入る。
号を一定の利得サンプリング・増幅手段へ加えることも
本発明の範囲に入る。
第３図に示す変型において、増幅・サンプリングは、単
にサンプル・ホールドユニットによって行われる。入力
信号は、相互直列に接続された３つのサンプル・ホール
ドユニット９．１０゜Ｉ１に加えられ、一方の出力は次
の入力に接続される。第１のユニット９は利得１を信号
に加える。つぎの２つのユニットｔｏ、 １１は各々、
利得が１６である。従って、増幅信号は、それぞれ利得
な１．１８． ２５８である３つのサンプル・ホールド
ユニットの出力で得られる。
にサンプル・ホールドユニットによって行われる。入力
信号は、相互直列に接続された３つのサンプル・ホール
ドユニット９．１０゜Ｉ１に加えられ、一方の出力は次
の入力に接続される。第１のユニット９は利得１を信号
に加える。つぎの２つのユニットｔｏ、 １１は各々、
利得が１６である。従って、増幅信号は、それぞれ利得
な１．１８． ２５８である３つのサンプル・ホールド
ユニットの出力で得られる。
３つのサンプル・ホールドユニットの出力は３つのスイ
ッチＳ１．Ｓ２．８３によって可変利得増幅ステージの
入力に接続される。要素５゜７．８は第１実施例の対応
要素と同じで、増幅・サンプリングサイクルは前記と同
じである。
ッチＳ１．Ｓ２．８３によって可変利得増幅ステージの
入力に接続される。要素５゜７．８は第１実施例の対応
要素と同じで、増幅・サンプリングサイクルは前記と同
じである。
第５図の変型において、増幅は全体的に、増幅ステージ
で行われ、サンプル・ホールドユニットの利得は１であ
る。入力信号は、直列に接続された３つの増幅ステージ
Ａ３．Ａ４．Ａ５に加えられ、一方の出力は次の入力に
接続される。第１ステージＡ８の利得は１で、っぎの２
つのステージＡ ４． Ａ ５の利得は１６である。そ
れぞれの出力で得られる信号は、利得が１である３つの
サンプル・ホールドユニット１２．１３゜１４の入力に
加えられる。標本化信号は、３つのスイッチＳ、、Ｓ２
．Ｓ３を介し増幅ステージ５の入力に加えられる。要素
５，７．８は前記の要素と同じである。この第２変型の
作動サイクルは同一である。
で行われ、サンプル・ホールドユニットの利得は１であ
る。入力信号は、直列に接続された３つの増幅ステージ
Ａ３．Ａ４．Ａ５に加えられ、一方の出力は次の入力に
接続される。第１ステージＡ８の利得は１で、っぎの２
つのステージＡ ４． Ａ ５の利得は１６である。そ
れぞれの出力で得られる信号は、利得が１である３つの
サンプル・ホールドユニット１２．１３゜１４の入力に
加えられる。標本化信号は、３つのスイッチＳ、、Ｓ２
．Ｓ３を介し増幅ステージ５の入力に加えられる。要素
５，７．８は前記の要素と同じである。この第２変型の
作動サイクルは同一である。
第１図は、異なる増幅・サンプリングアセンブリの増幅
利得が、増幅ステージとサンプル・ホールドユニットと
によって信号に加えられる第１の組合せ実施例を略示し
、第２図は使用されるサンプル・ホールドユニットを詳
細に示し、第３図は異なるアセンブリの増幅ゲインが一
定の利得サンプル・ホールドユニットにより加えられる
第２実施例を略示し、第４図は異なるアセンブリの増幅
利得が一定の利得増幅ステージによってのみ加えられる
第３実施例を略示し、第５図は前記実施例のいずれかを
使用してあらゆる入力信号を最適出力レベルにするチャ
ンネル・利得選択線図を樹枝状に示す。 １、 ３． ４． ９．１０．１１・・・・・・サンプ
ル・ホールドユニット、２．５・・・・・・増幅ステー
ジ、７・・・・・・比較要素、８・・・・・・ＯＲゲー
ト、９・・・・・・選択アセンブリ。 ａ、ａ ・・・・・・増幅器、ｌｌ−Ｉ４・・・・・
・スイッチ。 Ｃ・・・・・・記憶容量、Ｓｔ〜Ｓ３・・・・・・電子
スイッチ。
利得が、増幅ステージとサンプル・ホールドユニットと
によって信号に加えられる第１の組合せ実施例を略示し
、第２図は使用されるサンプル・ホールドユニットを詳
細に示し、第３図は異なるアセンブリの増幅ゲインが一
定の利得サンプル・ホールドユニットにより加えられる
第２実施例を略示し、第４図は異なるアセンブリの増幅
利得が一定の利得増幅ステージによってのみ加えられる
第３実施例を略示し、第５図は前記実施例のいずれかを
使用してあらゆる入力信号を最適出力レベルにするチャ
ンネル・利得選択線図を樹枝状に示す。 １、 ３． ４． ９．１０．１１・・・・・・サンプ
ル・ホールドユニット、２．５・・・・・・増幅ステー
ジ、７・・・・・・比較要素、８・・・・・・ＯＲゲー
ト、９・・・・・・選択アセンブリ。 ａ、ａ ・・・・・・増幅器、ｌｌ−Ｉ４・・・・・
・スイッチ。 Ｃ・・・・・・記憶容量、Ｓｔ〜Ｓ３・・・・・・電子
スイッチ。
Claims (10)
- （１）高い動的多重信号を増幅・標本化してこれをアナ
ログ・ディジタル変換器へ加える前に最適な振幅を付与
する装置において、数個の異なる増幅利得を各多重信号
へ加える増幅、標本化手段と、増幅した信号の振幅を一
定の閾値電圧と比較する手段と、異なる増幅利得の信号
から利得が最適である信号を選択する手段とを含み、前
記増幅・標本化手段は、一定の利得が互いに異なる３つ
の増幅・標本化アセンブリと、利得が数個の一定値をと
り得る可変利得増幅器と、３つの増幅、標本化アセンブ
リのうち１つを前記可変利得増幅器と直列に選択的に接
続する接続手段とを含み、３つのアセンブリの一定利得
と可変利得増幅器の利得の一定値とは多重信号へ加えら
れた全利得が基本的利得値の連続べきの１つとなるよう
に選択されるようにして成る、増幅・標本化装置。 - （２）第１増幅・標本化アセンブリは、利得が１である
第１サンプル・ホールドユニットを含み、第２アセンブ
リは出力が第２サンプル・ホールドユニットの入力に接
続される一定利得を有する増幅ステージを含み、第３ア
センブリは、これも前記増幅ステージの出力に接続され
る、予め定めた一定の増幅利得を連通させる第３サンプ
ル・ホールドユニットを含む、特許請求の範囲第１項に
記載の装置。 - （３）前記第１増幅・標本化アセンブリは、利得が１で
ある第１サンプル・ホールドユニットと、予め定めた一
定の利得で加えられる信号を増幅するようにした第２サ
ンプル・ホールドユニットと、これも一定の利得で加え
られる信号を増幅するようにした第３サンプル・ホール
ドユニットとを含み、３つのサンプル・ホールドユニッ
トは直列に接続され、一方の出力はつぎの入力に接続さ
れ、それらの出力はそれぞれ前記接続手段に接続される
、特許請求の範囲第１項に記載の装置。 - （４）前記３つの増幅・標本化アセンブリ各々は一定の
利得を有する増幅ステージとサンプル・ホールドユニッ
トとを含み、３つの増幅ステージは直列に相互接続され
、一方の出力はつぎの入力に接続され、３つのサンプル
・ホールドユニットはそれぞれ、その入力により３つの
増幅ステージの出力に、その出力により前記接続手段に
接続される、特許請求の範囲第１項に記載の装置。 - （５）前記基本的利得は２である、特許請求の範囲第１
項ないし第４項のいずれかに記載の装置。 - （６）前記増幅ステージまたはサンプル・ホールドユニ
ットの利得は１または、前記可変利得増幅器の最大利得
の２倍である特許請求の範囲第５項に記載の装置。 - （７）前記一定の利得増幅ステージの利得と第３サンプ
ル・ホールドユニットの利得とは共に、前記可変利得増
幅器の最大利得の２倍である、特許請求の範囲第２項に
記載の装置。 - （８）前記第２および第３サンプル・ホールドユニット
の利得は共に、前記可変利得増幅器の最大利得の２倍で
ある、特許請求の範囲第３項に記載の装置。 - （９）前記第２および第３の増幅ステージの利得は共に
、前記可変利得増幅器の最大利得の２倍である特許請求
の範囲第４項に記載の装置。 - （１０）前記比較手段は、前記可変利得増幅器からの信
号の振幅を２つの基準電圧と比較する増幅器を含む、特
許請求の範囲第１項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8519426A FR2592537B1 (fr) | 1985-12-30 | 1985-12-30 | Dispositif pour l'amplification et l'echantillonnage de signaux analogiques multiplexes. |
| FR8519426 | 1985-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62166620A true JPS62166620A (ja) | 1987-07-23 |
| JPH0738587B2 JPH0738587B2 (ja) | 1995-04-26 |
Family
ID=9326314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61304065A Expired - Lifetime JPH0738587B2 (ja) | 1985-12-30 | 1986-12-22 | 多重アナログ信号の増幅・サンプル装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4774474A (ja) |
| EP (1) | EP0231690B1 (ja) |
| JP (1) | JPH0738587B2 (ja) |
| CA (1) | CA1260616A (ja) |
| DE (1) | DE3674774D1 (ja) |
| FR (1) | FR2592537B1 (ja) |
| NO (1) | NO171187C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2209444B (en) * | 1987-07-21 | 1992-03-18 | Plessey Co Plc | Improvements in or relating to amplifiers |
| GB8801750D0 (en) * | 1988-01-27 | 1988-02-24 | Gen Electric Co Plc | Gain control circuit |
| JPH02263367A (ja) * | 1989-04-04 | 1990-10-26 | Pioneer Electron Corp | ディスクプレーヤのピックアップ駆動装置 |
| FI87861C (fi) * | 1989-09-28 | 1993-02-25 | Digixray Ltd Oy | En automatiskt sin foerstaerkning reglerande instrumenteringsfoerstaerkare |
| US5233634A (en) * | 1989-10-18 | 1993-08-03 | Nokia Mobile Phones Ltd. | Automatic gain control circuit in a radio telephone receiver |
| US5867063A (en) * | 1996-12-05 | 1999-02-02 | Motorola, Inc. | Gain distribution circuit |
| US6317070B1 (en) * | 1998-08-20 | 2001-11-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Floating-point analog-to-digital converter |
| JP2000315926A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | 自動利得制御回路 |
| CN1636318A (zh) | 2000-07-11 | 2005-07-06 | 皇家菲利浦电子有限公司 | Agc电路 |
| US7062168B1 (en) * | 2001-03-19 | 2006-06-13 | Dbm Optics, Incorporated | Bifurcated range stages to increase speed or dynamic range of measuring instruments and associated methods |
| US7386074B1 (en) | 2003-10-06 | 2008-06-10 | Redpine Signals, Inc. | Digital automatic gain control method and apparatus |
| FR2916109A1 (fr) * | 2007-05-11 | 2008-11-14 | St Microelectronics Sa | Circuit recepteur |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5373057A (en) * | 1976-12-13 | 1978-06-29 | Sony Corp | Ad converter |
| JPS549564A (en) * | 1977-06-23 | 1979-01-24 | Mitsubishi Electric Corp | Encoding device |
| JPS5457855A (en) * | 1977-09-23 | 1979-05-10 | Analogic Corp | Logarithmic ad converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2441956A1 (fr) * | 1978-11-17 | 1980-06-13 | Inst Francais Du Petrole | Methode d'amplification de signaux multiplexes et dispositif de mise en oeuvre |
| FR2487603B1 (fr) * | 1980-07-25 | 1986-06-27 | Inst Francais Du Petrole | Dispositif pour amplifier et echantillonner des signaux multiplexes |
| US4554511A (en) * | 1982-09-29 | 1985-11-19 | Tetra Tech, Inc. | Offset voltage correction network for instantaneous floating point amplifier |
-
1985
- 1985-12-30 FR FR8519426A patent/FR2592537B1/fr not_active Expired - Fee Related
-
1986
- 1986-12-12 EP EP86402797A patent/EP0231690B1/fr not_active Expired - Lifetime
- 1986-12-12 DE DE8686402797T patent/DE3674774D1/de not_active Expired - Fee Related
- 1986-12-22 NO NO865225A patent/NO171187C/no unknown
- 1986-12-22 JP JP61304065A patent/JPH0738587B2/ja not_active Expired - Lifetime
- 1986-12-30 US US06/947,744 patent/US4774474A/en not_active Expired - Fee Related
- 1986-12-30 CA CA000526522A patent/CA1260616A/fr not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5373057A (en) * | 1976-12-13 | 1978-06-29 | Sony Corp | Ad converter |
| JPS549564A (en) * | 1977-06-23 | 1979-01-24 | Mitsubishi Electric Corp | Encoding device |
| JPS5457855A (en) * | 1977-09-23 | 1979-05-10 | Analogic Corp | Logarithmic ad converter |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0231690B1 (fr) | 1990-10-03 |
| JPH0738587B2 (ja) | 1995-04-26 |
| DE3674774D1 (de) | 1990-11-08 |
| FR2592537A1 (fr) | 1987-07-03 |
| NO171187C (no) | 1993-02-03 |
| US4774474A (en) | 1988-09-27 |
| NO865225D0 (no) | 1986-12-22 |
| CA1260616A (fr) | 1989-09-26 |
| EP0231690A1 (fr) | 1987-08-12 |
| FR2592537B1 (fr) | 1991-05-31 |
| NO865225L (no) | 1987-07-01 |
| NO171187B (no) | 1992-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7113116B2 (en) | Sample and hold apparatus | |
| US7449923B2 (en) | Amplifier circuit for double sampled architectures | |
| US8791754B2 (en) | Programmable gain amplifier with amplifier common mode sampling system | |
| JPS62166620A (ja) | 多重アナログ信号を増幅・標本化する装置 | |
| US6498530B1 (en) | Auto-zeroed ping-pong amplifier with low transient switching | |
| JPH09326698A (ja) | オフセットを補正する方法および装置 | |
| US20100176979A1 (en) | Analog to digital converter | |
| US6031480A (en) | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry | |
| US7701256B2 (en) | Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit | |
| JPH03157012A (ja) | 電圧比較器 | |
| JP2004158138A (ja) | サンプリング／ホールドの方法および回路 | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| JP2016225951A (ja) | 増幅回路及びアナログ／デジタル変換回路 | |
| US8508257B2 (en) | Noise cancellation system and method for amplifiers | |
| JP3391249B2 (ja) | アナログ信号の遅延回路 | |
| USRE44410E1 (en) | Charge comparator with low input offset | |
| JP2015133626A (ja) | Ａ／ｄ変換装置 | |
| JPH01102798A (ja) | サンプル化アナログ電気信号処理方法及び装置 | |
| US7561086B2 (en) | Electronic circuit for the analog-to-digital conversion of an analog input signal | |
| JPS6318890B2 (ja) | ||
| JPH0152796B2 (ja) | ||
| FR2662033A1 (fr) | Circuit de conversion analogique-numerique de type algorithmique. | |
| JP2707471B2 (ja) | 集積回路用のサンプルホールド増幅器 | |
| US8471753B1 (en) | Pipelined analog-to-digital converter and method for converting analog signal to digital signal | |
| KR101212269B1 (ko) | 스위치드 캐패시터형 이득 증폭기 및 아날로그 메모리 회로 |