JPS62165967A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS62165967A JPS62165967A JP835386A JP835386A JPS62165967A JP S62165967 A JPS62165967 A JP S62165967A JP 835386 A JP835386 A JP 835386A JP 835386 A JP835386 A JP 835386A JP S62165967 A JPS62165967 A JP S62165967A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- region
- diode
- conductivity type
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 90
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置、特にトランジスタ等の保護ダイオ
ードに関するものである。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to semiconductor devices, particularly protection diodes for transistors and the like.
（ロ）従来の技術
電子回路において、トランジスタはダイオードと接続し
た形で良く使われる。例えば第４図の如く、スイッチン
グ回路において、１〜ランジスタがＯＮ状態の時にＬ負
荷に蓄積されたエネルギーがＯＦＦの瞬間トランジスタ
のコレクタ・エミッタ間を通る。このスパイク電圧がト
ランジスタをバンチスルーさせトランジスタを破壊させ
ることがある。その時にダイオードがＯＮしスパイク電
圧を減少させるものである。(b) Conventional technology In electronic circuits, transistors are often used in a form connected to diodes. For example, as shown in FIG. 4, in a switching circuit, when transistors 1 to 1 are in the ON state, the energy stored in the L load momentarily passes between the collector and emitter of the transistor in the OFF state. This spike voltage can cause the transistor to bunch through and destroy the transistor. At that time, the diode turns on and reduces the spike voltage.
この様な回路を組立てる時は、一般に配線基板上にトラ
ンジスタチップとダイオードチップを半田付けして電子
回路等を組立てていた。When assembling such circuits, electronic circuits and the like were generally assembled by soldering transistor chips and diode chips onto a wiring board.
しかし上述の如き方法では組立て工数や単価等が増える
ため特開昭５７−１５４６６号公報のようにトランジス
タとダイオードをワンチップ化することがおこなわれて
おり、Ｎ型のシリコン基板（２１）の−・主面にベース
となる２つのＰ型拡散領域（２２） （２２）を形成し
、各Ｐ型領域（２２）の表面の一部にエミッタとなるＮ
＋型拡散領域（２３）（２３）を形成して、−ｉ側をＮ
ＰＮ型トランジスタとする電極ベース（２４）、エミッ
タ（２５）を設け、他方側はコレクタとベースを電極材
（アルミニウム）により短絡させ、エミッタ上に端子を
設けてダイオード（２６）とすることにより一つのチッ
プ内に形成していた。However, since the above-mentioned method increases the number of assembly steps and unit cost, a transistor and a diode are integrated into one chip as in Japanese Patent Application Laid-Open No. 57-15466.・Two P-type diffusion regions (22) (22) are formed on the main surface as bases, and N is formed as an emitter on a part of the surface of each P-type region (22).
+ type diffusion regions (23) (23) are formed and the -i side is N
A PN type transistor is provided with an electrode base (24) and an emitter (25), and on the other side, the collector and base are short-circuited with an electrode material (aluminum), and a terminal is provided on the emitter to form a diode (26). It was formed within one chip.
（ハ）発明が解決しようとする問題点
上述の如き構成にあるダイオード（２６）は、スパイク
電圧により破壊されるトランジスタの保護素子として次
の性能が要求される。(c) Problems to be Solved by the Invention The diode (26) having the above-mentioned configuration is required to have the following performance as a protection element for a transistor destroyed by a spike voltage.
先ず応答速度が速いこと、スパイクに強いこと、ダイオ
ードとＰ型のショットキ電極とでトランジスタ動作をし
ないこと等である。First, it has a fast response speed, is resistant to spikes, and does not operate as a transistor between a diode and a P-type Schottky electrode.
しかし上述の構成のダイオード（２６）ではこの要求を
すべて満足することは非常に難しい。However, it is very difficult to satisfy all of these requirements with the diode (26) having the above configuration.
（ニ）問題点を解決するための手段
本発明は斯上の問題点に鑑みてなされ、保護ダイオード
（３）とトランジスタ（２）を１チップに形成した半導
体装置＜１）に於いて、前記半導体基板（４）上に形成
される一導電型の第１の拡散領域（５）と、該第１の拡
散領域（５）内に形成されるシヨ・／トキ接合電極（６
）と、該ショットキ接合型Ｍ（６）の周辺に形成される
逆導電型および一導電型の二重拡散領域（７）＜８）と
、前記第１の拡散領域（５）の周囲に形成される逆導電
型の分離拡散領域（９）と、前記半導体基板（４）に形
成される）・ランジスタ（２）と、前記二重拡散領域（
７）（８）の一部である一導電型の拡散領域（８）と接
続するオーミック電極（１０）とを備え、前記トランジ
スタのベース拡散領域（１１）よりも深く形成された第
１の拡散領域〈５）と、前記二重拡散領域（７）（８）
で形成されたツェナーダイオードと、前記第１の拡散領
域（５）全体を囲むように形成される高不純物濃度であ
る分離拡散領域（９）とを具備することで解決するもの
である。(d) Means for solving the problems The present invention has been made in view of the above problems, and provides a semiconductor device <1) in which a protection diode (3) and a transistor (2) are formed on one chip. A first diffusion region (5) of one conductivity type formed on a semiconductor substrate (4), and a top/bottom junction electrode (6) formed within the first diffusion region (5).
), a double diffusion region (7)<8) of opposite conductivity type and one conductivity type formed around the Schottky junction type M(6), and a double diffusion region (7) <8) formed around the first diffusion region (5). an isolation diffusion region (9) of opposite conductivity type formed in the semiconductor substrate (4), a transistor (2) formed in the semiconductor substrate (4), and the double diffusion region (
7) A first diffusion formed deeper than the base diffusion region (11) of the transistor, comprising an ohmic electrode (10) connected to a diffusion region (8) of one conductivity type that is a part of (8). Region <5) and the double diffusion region (7) (8)
This problem can be solved by providing a Zener diode formed with a high impurity concentration isolation diffusion region (9) formed so as to surround the entire first diffusion region (5).
（ホ）作用
前記半導体基板（４）上に形成される一導電型の拡散領
域（５〉と、該拡散領域（５）内に形成されるショット
キ接合電極（６）とでショットキ・バリア・ダイオード
を形成している。前記ショットキ・バリア・ダイオード
は逆回復時間ｔｒｒが非常に小さいため応答速度が非常
に速い。(E) Function The diffusion region (5) of one conductivity type formed on the semiconductor substrate (4) and the Schottky junction electrode (6) formed in the diffusion region (5) form a Schottky barrier diode. The Schottky barrier diode has a very short reverse recovery time trr and therefore has a very fast response speed.
また前記ショットキ接合電極（６）の周辺に形成きれる
逆導電型および一導電型の二重拡散領域＜７）（８）と
、該二重拡散領域（７）（８）の一部である一導電型の
拡散領域（８）表面で形成されるオーミック電極（１０
）とを備え、前記二重拡散領域（７）＜８＞でツェナー
ダイオードを形成している。前記ツェナーダイオードの
ツェナー電圧■２を例えば２ＶＣ６＜ ｖ２＜ ３ Ｖ
ｃｃ（少なくとも２Ｖｃｃ＜Ｖｚ）の範囲とすることで
逆向きサージに弱い前記ショットキ・バリア・ダイオー
ドを保護し、スパイクに強くなる。Further, double diffusion regions of opposite conductivity type and one conductivity type <7) (8) that can be formed around the Schottky junction electrode (6), and a part of the double diffusion regions (7) and (8) An ohmic electrode (10) is formed on the surface of the conductive type diffusion region (8).
), and the double diffusion regions (7) and <8> form a Zener diode. The Zener voltage 2 of the Zener diode is, for example, 2VC6<v2<3V
cc (at least 2Vcc<Vz), the Schottky barrier diode, which is vulnerable to reverse surges, is protected and becomes resistant to spikes.
更には前記トランジスタのベース拡散領域（１１〉より
も深く形成きれた第１の拡散領域り５）により、ダイオ
ードとＰ型のショットキ電極＜６）とで形成されてしま
うトランジスタの動作を防止できる。Furthermore, the first diffusion region 5 formed deeper than the base diffusion region (11) of the transistor can prevent the operation of the transistor formed by the diode and the P-type Schottky electrode <6).
そして前記第１の拡散領域（５）全体を囲むように形成
される高不純物濃度である逆導電型の分離拡散領域（９
）を設けることで、前記分離拡散領域（９）は低抵抗と
なり、逆サージが加わった時前記トランジスタに電流が
流込まずより一層前記分離拡散領域（９）を通ってダイ
オード（２）へ流れるようになる。Then, an isolation diffusion region (9) of opposite conductivity type with a high impurity concentration is formed to surround the entire first diffusion region (5).
), the isolation diffusion region (9) has a low resistance, and when a reverse surge is applied, current does not flow into the transistor, but flows through the isolation diffusion region (9) to the diode (2). It becomes like this.
また前記二重拡散領域（７）（８）の一部である一導電
型の拡散領域（８）と接続するオーミック電極〈１０〉
はトランジスタのコレクタ領域とは接続されてないため
、トランジスタがオフした時ダイオード（２）よりトラ
ンジスタへ流込む電流をコレクタ領域を介せず流せるた
め、コレクタ損失を減少できる。Also, an ohmic electrode <10> connected to the one conductivity type diffusion region (8) which is a part of the double diffusion regions (7) and (8).
is not connected to the collector region of the transistor, so when the transistor is turned off, the current that flows into the transistor from the diode (2) can flow without passing through the collector region, thereby reducing collector loss.
（へ）実施例
本発明は第３図の等価回路をワンチップ化したものであ
り、以下に実施例を第１図を参照しながら説明する。(F) Embodiment The present invention is a one-chip version of the equivalent circuit shown in FIG. 3, and an embodiment will be described below with reference to FIG. 1.
第１図に示す如く、Ｐ゛型の半導体基板上に例えばエピ
タキシへ・ル成長法で形成されＰ−型の工ビタギシャル
層（４）と、
該エピタキシャル層（４）上に形成きれている熱酸化膜
（１２）に、写真蝕刻法でＰ＋型の分離拡散領域（９）
部を開口し、この開口部を介していわゆる分離拡散法に
より形成されるＰ１型の分離拡散領域（９）と、また分
離拡散を行う前に予めＰ３３拡散を形成して上と下から
同時にエピタキシャル層にＰ４拡散をしてもよい、
前記エピタキシャル層（４）上に形成されている熱酸化
膜け２）に、写真蝕刻法等でＮ−型の拡散領域＜５）部
を開口し、開口部を介して形成されるＮ−型の拡散領域
（５）と、
該Ｎ−型の拡散領域（５）の周辺に、例えば不純物であ
るリンをイオン注入法で注入し、形成されるＮ＋型の拡
散領域（８）と、ここでこのイオン注入条件は印加電圧
１００ ＫｅＶ、ドーズ量３ＸＩＱ１３ｃｍ−’とする
、
前記Ｎ＋型の拡散領域（８）表面上における熱酸化膜の
一部を写真蝕刻法で開口し、前記開口部を介して前記Ｎ
＋型の拡散領域（８）の内側周辺に、例えばＢＮをソー
スとする拡散で形成きれるＰ３型の拡散領域（７）と、
ここで拡散温度は１１００℃とする、
前記エピタキシャル層上に熱拡散法等で形成されるベー
ス領域となるＮ−型の拡散領域（１１）と、該ベース領
域となるＮ−型の拡散領域（１１）内に熱拡１ｉｋ法等
で形成されるエミッタ領域となるＰ＋型の拡散領域（１
３）と、
前記Ｎ＋型の拡散領域（８）の一部を蒸若により形成さ
れたアルミニウム電極（１０）と、ここで前記アルミニ
ウム電極（１０）は５００〜５５０°Ｃでアロイ化され
オーミック電極となる、また回路組立ての際電極（１０
）とコレクタ電極は電気的に接続される、前記Ｐ＋型の
拡散領域（７）の内側周辺の領域に形成されるショット
キ・バリア層（６）と、ここで金属はモリブデン、タン
グステン、白金等で４５０〜５００℃で金属−シリサイ
・ド層を形成し、ショットキ・バリア電極（６）を作る
。As shown in FIG. 1, there is a P- type epitaxial layer (4) formed on a P type semiconductor substrate by, for example, an epitaxial growth method, and a thermal layer formed on the epitaxial layer (4). A P+ type isolation diffusion region (9) is formed on the oxide film (12) by photolithography.
A P1 type isolation diffusion region (9) formed by a so-called isolation diffusion method is formed through this opening, and a P33 diffusion is formed in advance before isolation diffusion to form an epitaxial layer simultaneously from above and below. In the thermal oxide film 2) formed on the epitaxial layer (4), in which P4 diffusion may be performed, an N- type diffusion region <5) is opened by photolithography or the like, and the opening is formed. An N-type diffusion region (5) is formed through the N-type diffusion region (5), and an N+-type diffusion region is formed by implanting, for example, phosphorus as an impurity into the periphery of the N-type diffusion region (5) by ion implantation. A part of the thermal oxide film on the surface of the N+ type diffusion region (8) is opened by photolithography, where the ion implantation conditions are an applied voltage of 100 KeV and a dose of 3XIQ13 cm-'. and the N through the opening.
A P3 type diffusion region (7), which can be formed by diffusion using BN as a source, for example, around the inside of the + type diffusion region (8);
Here, the diffusion temperature is 1100°C. An N-type diffusion region (11) which will become a base region is formed on the epitaxial layer by a thermal diffusion method or the like, and an N-type diffusion region (11) which will become the base region. 11) A P+ type diffusion region (1
3), an aluminum electrode (10) formed by vaporizing a part of the N+ type diffusion region (8), and here the aluminum electrode (10) is alloyed at 500 to 550°C to form an ohmic electrode. Also, when assembling the circuit, the electrode (10
) and the collector electrode are electrically connected to a Schottky barrier layer (6) formed in the inner peripheral region of the P+ type diffusion region (7), where the metal is molybdenum, tungsten, platinum, etc. A metal-silicide layer is formed at 450-500°C to form a Schottky barrier electrode (6).
前記Ｎ−型の拡散領域（１１）とＰ＋型の拡散領域（１
３）とに夫れ夫れ形成されるベースおよびエミッタ電極
とにより構成される。The N- type diffusion region (11) and the P+ type diffusion region (1)
3) A base electrode and an emitter electrode are respectively formed.
ここで本発明の第１および第２の特徴は第３図に示す如
く、ショットキ・バリア・ダイオードがあり、また該シ
ョットキ・バリア・ダイオードと並列に接続され、前記
Ｐ°型の拡散領域（７）と前記Ｎ＋型の拡散領域（８）
とで構成される二重拡散領域（７）（８）により形成さ
れるツェナーダイオードがある。Here, the first and second features of the present invention, as shown in FIG. ) and the N+ type diffusion region (8)
There is a Zener diode formed by double diffusion regions (7) and (8).
前記Ｎ−型の拡散領域（５〉と、該Ｎ−型の拡散領域（
５）内に形成されるショットキ接合電極（６）とでンヨ
ッ１〜キ・バリア・ダイオードを形成しており、このシ
ョットキ・バリア・ダイオードは逆回復時間ｔｒｒが非
常に小さいため応答速度が非常に速い。The N-type diffusion region (5) and the N-type diffusion region (5)
A Schottky barrier diode is formed with the Schottky junction electrode (6) formed inside 5), and this Schottky barrier diode has a very short reverse recovery time trr, so its response speed is very high. fast.
また二重拡散領域（７）（８）により形成されるツェナ
ーダイオードのツェナー電圧Ｖ２を２Ｖｃｃ＜Ｖｚ＜ａ
ｖｃｃの範囲（少なくとも２Ｖｃｃ＜Ｖｚ）となるよう
に不純物濃度を制御する。従って逆サージに弱い前記シ
ョットキ・バリア・ダイオードを保護できるようになる
。In addition, the Zener voltage V2 of the Zener diode formed by the double diffusion regions (7) and (8) is set to 2Vcc<Vz<a
The impurity concentration is controlled to be within the range of Vcc (at least 2Vcc<Vz). Therefore, the Schottky barrier diode, which is vulnerable to reverse surges, can be protected.
また第３の特徴としては前記ｌ・ランジスタのベース拡
散領域（１１）よりも深く形成された第１の拡散領域（
５）にある。The third feature is that the first diffusion region (11) is formed deeper than the base diffusion region (11) of the l transistor.
5).
つまり第１の拡散領域（５）を深く形成すると、注入さ
れる電子がベース内部で再結合により失われ、Ｐ型のシ
ョットキ電極（６）、Ｎ−型の拡散領域、Ｐ型の半導体
基板（５）＜４）で形成されるトランジスタの動作を防
止できる。In other words, when the first diffusion region (5) is formed deeply, the injected electrons are lost due to recombination inside the base, and the P-type Schottky electrode (6), the N-type diffusion region, and the P-type semiconductor substrate ( 5) The operation of the transistor formed in <4) can be prevented.
また第４の特徴としては前記第１の拡散領域（５）全体
を囲むように形成される高不純物濃度の逆導電型の分離
拡散領域（９）を設けること、つまりＮ−型の拡散領域
（５）の周囲に形成されるＰ３型の分離拡散領域（９）
を設けであるため、分離拡散領域（９）は低抵抗となり
、逆ザージが加わった時にトランジスタに流込まず、よ
り−ＫＢＰ＋型の分離拡散領域（９）を通って保護ダイ
オードへ流れるようになる。The fourth feature is that an isolation diffusion region (9) of a high impurity concentration and opposite conductivity type is formed to surround the entire first diffusion region (5), that is, an N-type diffusion region ( 5) P3 type separation diffusion region (9) formed around
Because of this, the isolation diffusion region (9) has a low resistance, and when a reverse surge is applied, it does not flow into the transistor, but flows to the protection diode through the -KBP+ type isolation diffusion region (9). .
更に第５の特徴としては前記二重拡散領域（７）（８）
の一部であるＮ＋型の拡散領域（８）と接続するオーミ
ック電極（１０）はトランジスタのコレクタ領域とは接
続されていない。また前記電極（１０）とコレクタ領域
とは回路組立ての際リード線間を電気的に接続する。従
って！・ランジスタがオフした時ダイオード（２）より
トランジスタに流込む電流をコレクタ領域を介せずバイ
パスして流せるためコレクタ損失を減少できる。Furthermore, the fifth feature is the double diffusion region (7) (8).
The ohmic electrode (10) connected to the N+ type diffusion region (8) which is part of the transistor is not connected to the collector region of the transistor. Further, the electrode (10) and the collector region electrically connect lead wires during circuit assembly. Therefore! - When the transistor is turned off, the current that flows into the transistor from the diode (2) can be bypassed without going through the collector region, reducing collector loss.
（ト）発明の効果
以上の説明からも明らかな如く、前記ショットキ・バリ
ア・ダイオードと、該ショットキ・バリア・ダイオード
と並列接続きれ、前記二重拡散領域＜７＞（８）により
形成されるツェナーダイオードと、前記トランジスタの
ベース拡散領域（１１）よりも深く形成された第１の拡
散領域（５）とにより、応答速度が速く、スパイクに強
く、更にはＰ型のショットキ電極（６）、Ｎ−型の拡散
領域、Ｐ型の半導体基板（５）（４）で形成されるトラ
ンジスタの動作を防止できる。(g) Effects of the invention As is clear from the above explanation, the Schottky barrier diode and the Zener formed by the double diffusion region <7>(8) which is connected in parallel with the Schottky barrier diode Due to the diode and the first diffusion region (5) formed deeper than the base diffusion region (11) of the transistor, the response speed is fast and resistant to spikes, and the P-type Schottky electrode (6), N It is possible to prevent the operation of the transistor formed by the − type diffusion region and the P type semiconductor substrate (5) (4).
また逆サージが加わった際に、低抵抗のＰ１型の分離拡
散領域（９）を介して良好に保護ダイオード（２）へ流
すことができるため、より一層信頼性を向上きせること
ができる。In addition, when a reverse surge is applied, the current can flow to the protection diode (2) through the low-resistance P1 type isolation diffusion region (9), so that reliability can be further improved.
更にはトランジスタ（３）がオフしたＩ時ダイオード（
２）よりトランジスタ（３）にｌ！ｌコ込む電流をコレ
クタ領域を介せずバイパスして流せるため、トランジス
タ（３）のコレクタ損失を減少できる。Furthermore, when the transistor (3) is turned off, the diode (
2) to transistor (3)! The collector loss of the transistor (3) can be reduced because the current flowing into the transistor (3) can be bypassed without passing through the collector region.
従ってトランジスタ特性にあったダイオードをトランジ
スタと一緒にフンチップ化することで、組立て工数を減
少でき、更には単価も安くできる。Therefore, by incorporating a diode that matches the characteristics of the transistor into a single chip together with the transistor, the number of assembly steps can be reduced, and the unit price can also be reduced.
第１図は本発明の一実施例であり半導体装置の断面図、
第２図は従来の半導体装置の断面図、第３図は本発明の
半導体装置の等価回路図、第４図はスイッチング回路を
示す図である。
（１）は半導体装置、（２）は保護ダイオード、（３）
はトランジスタ、（４〉はエピタキシャル５． （５）
は第１の拡散領域、（６）はショットキ電極、（７）は
逆導電型の拡散領域、（８）は−導電型の拡散領域、（
９）は分離拡散領域、（１０）はオーミック電極である
。
第１図
第２図
第３図
：１４ ４ ；”’FIG. 1 is an embodiment of the present invention, and is a cross-sectional view of a semiconductor device.
FIG. 2 is a sectional view of a conventional semiconductor device, FIG. 3 is an equivalent circuit diagram of the semiconductor device of the present invention, and FIG. 4 is a diagram showing a switching circuit. (1) is a semiconductor device, (2) is a protection diode, (3)
is a transistor, (4> is an epitaxial 5. (5)
is the first diffusion region, (6) is the Schottky electrode, (7) is the diffusion region of opposite conductivity type, (8) is the diffusion region of − conductivity type, (
9) is a separation diffusion region, and (10) is an ohmic electrode. Figure 1 Figure 2 Figure 3: 14 4 ;”'
Claims (1)
した半導体装置に於いて、前記半導体基板上に形成され
る一導電型の第１の拡散領域と、該第１の拡散領域内に
形成されるショットキ接合電極と、該ショットキ接合電
極の周辺に形成される逆導電型および一導電型の二重拡
散領域と、前記第１の拡散領域の周囲に形成される逆導
電型の分離拡散領域と、前記半導体基板に形成されるト
ランジスタと、前記二重拡散領域の一部である一導電型
の拡散領域と接続するオーミック電極とを備え、前記ト
ランジスタのベース拡散領域よりも深く形成された第１
の拡散領域と、前記二重拡散領域で形成されたツェナー
ダイオードと、前記第１の拡散領域全体を囲むように形
成される高不純物濃度である前記分離拡散領域とを具備
することを特徴とした半導体装置。(1) In a semiconductor device in which a protection diode and a transistor are formed on one chip, a first diffusion region of one conductivity type formed on the semiconductor substrate, and a Schottky transistor formed in the first diffusion region. a junction electrode, a double diffusion region of opposite conductivity type and one conductivity type formed around the Schottky junction electrode, an isolated diffusion region of opposite conductivity type formed around the first diffusion region; A first transistor formed on a semiconductor substrate, and an ohmic electrode connected to a diffusion region of one conductivity type that is a part of the double diffusion region, and formed deeper than the base diffusion region of the transistor.
a Zener diode formed by the double diffusion region, and the separation diffusion region having a high impurity concentration and formed to surround the entire first diffusion region. Semiconductor equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP835386A JPS62165967A (en) | 1986-01-17 | 1986-01-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP835386A JPS62165967A (en) | 1986-01-17 | 1986-01-17 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62165967A true JPS62165967A (en) | 1987-07-22 |
Family
ID=11690860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP835386A Pending JPS62165967A (en) | 1986-01-17 | 1986-01-17 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62165967A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0643422A1 (en) * | 1993-09-13 | 1995-03-15 | Texas Instruments Incorporated | Method and system for protecting integrated circuits |
-
1986
- 1986-01-17 JP JP835386A patent/JPS62165967A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0643422A1 (en) * | 1993-09-13 | 1995-03-15 | Texas Instruments Incorporated | Method and system for protecting integrated circuits |
| US6208493B1 (en) | 1993-09-13 | 2001-03-27 | Texas Instruments Incorporated | Method and system for protecting integrated circuits against a variety of transients |
| KR100331661B1 (en) * | 1993-09-13 | 2002-08-13 | 텍사스 인스트루먼츠 인코포레이티드 | Methods and systems for protecting integrated circuits from various electrical transients |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074736B2 (en) | Semiconductor device | |
| US4595941A (en) | Protection circuit for integrated circuit devices | |
| JP2958202B2 (en) | Semiconductor device | |
| KR0159451B1 (en) | Protection circuit for a semiconductor device | |
| JPS6358380B2 (en) | ||
| JP2004336032A (en) | Structure of integrated circuit for conducting electrostatic discharge energy | |
| KR100208632B1 (en) | Semiconductor integrated circuit and method of fabricating it | |
| US4543593A (en) | Semiconductor protective device | |
| JP2834485B2 (en) | Bipolar transistor | |
| JPS5967670A (en) | Semiconductor device | |
| US4336489A (en) | Zener regulator in butted guard band CMOS | |
| JPS62179756A (en) | Semiconductor device | |
| JPS62165967A (en) | Semiconductor device | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPS62179142A (en) | Semiconductor device | |
| JPS62165978A (en) | Protective diode | |
| CA1161968A (en) | Protection circuit for integrated circuit devices | |
| JPS62165965A (en) | Semiconductor device | |
| JPH1117198A (en) | Protection of logic well of component including integrated mos power transistor | |
| JPS5916413B2 (en) | semiconductor equipment | |
| JPS62165966A (en) | Semiconductor device | |
| JPS62183157A (en) | Semiconductor device | |
| JP2901275B2 (en) | Semiconductor integrated circuit device | |
| JP2596312B2 (en) | Semiconductor device | |
| JPH0237112B2 (en) |