JPS62160852A - Signal isolation circuit - Google Patents
Signal isolation circuitInfo
- Publication number
- JPS62160852A JPS62160852A JP61002116A JP211686A JPS62160852A JP S62160852 A JPS62160852 A JP S62160852A JP 61002116 A JP61002116 A JP 61002116A JP 211686 A JP211686 A JP 211686A JP S62160852 A JPS62160852 A JP S62160852A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse width
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号の絶縁回路に関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to a signal isolation circuit.
従来一般的に行なわれているこの種の絶縁方式としては
、フォトカブラやトランスを用いて行なうものがある。Conventionally common insulation methods of this type include those using photocouplers and transformers.
特に、フォトカップラを用いた絶縁は、ディジタル信号
の絶縁方式としては非常に一般的に利用されている。In particular, isolation using a photocoupler is very commonly used as an isolation method for digital signals.
しかし、フォトカップラは、消費電流が数mA程度と比
較的大きいことから、2線式発信器や電池駆動の計器等
においては十分な電力が得られず、誤動作するおそれが
あった。However, since the photocoupler consumes a relatively large current of about several milliamperes, sufficient power cannot be obtained for two-wire transmitters, battery-powered instruments, etc., and there is a risk of malfunction.
本発明は、入力信号をパルス幅信号に変換する回路と、
そのパルス幅信号の立上り・立下りを検出する回路とを
設け、その検出出力をフォトカップリング回路の入力と
したものである。The present invention includes a circuit that converts an input signal into a pulse width signal;
A circuit for detecting the rise and fall of the pulse width signal is provided, and the detection output is used as an input to a photocoupling circuit.
立上シ・立下り検出出力を幅の狭いパルス信号とするこ
とによシフオドカップリング回路の消費電力が抑制され
る。フォトカップリング回路の出力は、出力回路によシ
所望の信号に復元される。Power consumption of the shifted coupling circuit is suppressed by making the rising edge/falling edge detection output a narrow pulse signal. The output of the photocoupling circuit is restored to a desired signal by the output circuit.
第1図は本発明の一実施例を示すブロック図、第2図は
その動作を説明するための各部の波形図である。FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a waveform diagram of each part for explaining its operation.
第1図において、1はディジタル回路から入力されるデ
ィジタル信号をパルス幅信号に変換するディジタル/パ
ルス幅変換回路であシ、2はアナログ回路から入力され
る電圧信号をパルス幅信号に変換する電圧/パルス幅変
換回路である。図にはこの両者を示したが、これらはい
ずれか一方であってもよいことはいうまでもない。In Figure 1, 1 is a digital/pulse width conversion circuit that converts a digital signal input from a digital circuit into a pulse width signal, and 2 is a voltage that converts a voltage signal input from an analog circuit into a pulse width signal. /Pulse width conversion circuit. Although both of these are shown in the figure, it goes without saying that either one of these may be used.
第2図(&)に示すようなパルス幅変換された信号aは
立上り/立下り検出回路3に入力し、立上り/立下り回
路3は、第2図(b)に示すようにそのパルスの立上シ
および立下りエツジで幅の狭いパルス信号すを発生する
。このパルスは、フォトカップラを動作させ得る範囲内
で、できるだけ幅の狭いものとする。The pulse width-converted signal a as shown in FIG. 2(&) is input to the rising/falling detection circuit 3, and the rising/falling circuit 3 detects the pulse width as shown in FIG. 2(b). A narrow pulse signal is generated at the rising and falling edges. This pulse should be as narrow as possible within the range that allows the photocoupler to operate.
フットカップリング回路4はこの入力パルス信号すと同
様の波形の出力パルス信号bbを発生する。ここで絶縁
が行なわれる。The foot coupling circuit 4 generates an output pulse signal bb having the same waveform as this input pulse signal. Insulation takes place here.
分周回路5では、上記出力パルス信号bbを入力とし、
その立上シで反転する出力を送出する〇この場合、その
初期状態によシ、第2図(eatたは(d)に示すよう
な2通りの出力信号C1またはc2a=考えられる。し
たがって、パルス幅信号aのデユーティ比りをO(D≦
50チまたは50≦D(100%と規定しておくことに
より、正しい出力が選択できる。第3図にこのような選
択回路の構成例を示す。51は増巾z器、52は排他的
論理和回路、Rは抵抗、Cはコンデンサである。The frequency dividing circuit 5 inputs the output pulse signal bb,
In this case, depending on the initial state, two types of output signals C1 or c2a as shown in FIG. 2 (eat or (d)) are possible. Therefore, The duty ratio of the pulse width signal a is O(D≦
By specifying 50chi or 50≦D (100%), the correct output can be selected. Fig. 3 shows an example of the configuration of such a selection circuit. 51 is an amplifier, and 52 is an exclusive logic. In the sum circuit, R is a resistor and C is a capacitor.
その後、この分周出力をパルス幅/ディジタル変換回路
6によ如ディジタル信号に変換し、またはパルス幅/電
圧変換回路7により電圧信号に変換してそれぞれディジ
タル回路、アナログ回路へ送出する。Thereafter, the frequency-divided output is converted into a digital signal by a pulse width/digital conversion circuit 6, or converted into a voltage signal by a pulse width/voltage conversion circuit 7, and sent to a digital circuit and an analog circuit, respectively.
フォトカップラの点灯時間、つまシパルス信号b1のパ
ルス幅を1μ冠程度とすれば、通常のパルス幅信号、例
えば平均のオン時間が1m5ec程度の信号なら100
0分の1程度の電力消費で済み、特に4 mA以下で動
作しなければならない2線式発信器などではきわめて有
効である。′また、上述した実施例ではフォトカップラ
の出力パルスの立上シエツジのみを使用していることか
ら変換誤差も少なく、安定した出力が得られる。また、
これらのフォトカップラの駆動・制御回路および信号復
元回路はCMO8回路で構成することによシ、その低消
費電力効果をさらに顕著なものとすることができる。If the lighting time of the photocoupler and the pulse width of the pulse signal b1 are about 1μ, then a normal pulse width signal, for example, a signal with an average on time of about 1m5ec, will be 100
It consumes about 1/0 of the power and is extremely effective, especially for two-wire transmitters that must operate at 4 mA or less. 'Furthermore, in the above-described embodiment, only the rising edge of the output pulse of the photocoupler is used, so that conversion errors are small and a stable output can be obtained. Also,
By configuring the photocoupler drive/control circuit and signal restoration circuit with CMO8 circuits, the effect of reducing power consumption can be made even more remarkable.
上述した実施例ではデユーティ比がO〜50(50〜1
00)%のパルス幅信号しか使用できなかったが、立上
り/立下υ検出回路3、フォトカップリング回路4およ
び分周回路5の部分の構成を第4図に示すように変更す
ることで、このような制限をなくすことができる。In the above embodiment, the duty ratio is O~50 (50~1
00)% pulse width signal could only be used, but by changing the configuration of the rise/fall υ detection circuit 3, photocoupling circuit 4, and frequency division circuit 5 as shown in FIG. Such restrictions can be eliminated.
第4図において、3Aは立上シ検出回路であシ、第5図
(&)に示すようなパルス幅信号aの立上υを検出して
第5図(b)に示すような信号b1を出力する。一方、
3Bは立下り検出回路で、パルス幅信号aの立下りを検
出して第5図(e)に示すような信号b2を出力する。In FIG. 4, 3A is a rising edge detection circuit which detects the rising edge υ of the pulse width signal a as shown in FIG. 5(&) and generates a signal b1 as shown in FIG. 5(b). Output. on the other hand,
3B is a fall detection circuit which detects the fall of the pulse width signal a and outputs a signal b2 as shown in FIG. 5(e).
これにより、フォトカッグラ4A、4Bはそれぞれbl
と同様の波形の信号bb1およびb2と同様の波形の
信号bb2を出力する。As a result, Photokagura 4A and 4B each have bl
A signal bb2 having a waveform similar to that of signals bb1 and b2 having a similar waveform is output.
これに対し、セット/リセット回路5Aは、フォトカッ
プラ4Aからの入力で出力を「1」にセットし、フォト
カップラ4Bからの入力で出力を「0」にリセットする
。第5図(d)にこの出力信号Cを示す。On the other hand, the set/reset circuit 5A sets its output to "1" upon input from the photocoupler 4A, and resets its output to "0" upon input from the photocoupler 4B. This output signal C is shown in FIG. 5(d).
このようにパルス幅信号aの立上シと立下)とをそれぞ
れ別個に検出しそれぞれフォトカップラを点灯すること
により、パルス幅信号aのチューティ比にかかわらず、
入力信号を正確に復元することが可能となる。In this way, by separately detecting the rising edge and falling edge of the pulse width signal a and turning on the respective photocouplers, regardless of the tutity ratio of the pulse width signal a,
It becomes possible to accurately restore the input signal.
以上説明したように、本発明によれば、入力信号をパル
ス幅信号に変換してその立上りおよび立下シ検出信号で
フォトカップリング回路を動作させるようにしたことに
より、絶縁に要する電力が小さくなり安定した動作が得
られる。As explained above, according to the present invention, the input signal is converted into a pulse width signal and the photocoupling circuit is operated by the rise and fall detection signals, thereby reducing the power required for insulation. This results in stable operation.
第1図は本発明の一実施例を示すブロック図、第2図は
その動作を説明するだめの波形図、第3図は出力部の構
成例を示す回路図、第4図は本発明の他の実施例を示す
ブロック図、第5図はその波形図である。
1・・・・ディジタル/パルス幅−変換回路、2・・・
・電圧/パルス幅変換回路、3・・・・立上り/立下り
検出回路、3A・・・・立上シ検出回路、3B・・−・
立下シ検出回路、4,4A、4B・・II@フォトカッ
プリング回路、5・・・・分周回路、5A・・・・・セ
ット/リセット回路、6・・・・パルス幅/ディジタル
変換回路、7φ・・・パルス幅/電圧変換回路。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining its operation, FIG. 3 is a circuit diagram showing an example of the configuration of the output section, and FIG. A block diagram showing another embodiment, and FIG. 5 is a waveform diagram thereof. 1...Digital/pulse width-conversion circuit, 2...
・Voltage/pulse width conversion circuit, 3...Rise/fall detection circuit, 3A...Rise detection circuit, 3B...-
Falling edge detection circuit, 4, 4A, 4B...II @ photo coupling circuit, 5... Frequency division circuit, 5A... Set/reset circuit, 6... Pulse width/digital conversion Circuit, 7φ...Pulse width/voltage conversion circuit.
Claims (1)
幅信号の立上りおよび立下りを検出する回路と、この検
出信号を入力とするフォトカップリング回路と、このフ
ォトカップリング回路の出力信号から所望の信号を復元
する回路とを備えたことを特徴とする信号絶縁回路。A circuit that converts an input signal into a pulse width signal, a circuit that detects the rise and fall of the pulse width signal, a photocoupling circuit that receives this detection signal as input, and a desired output signal from the output signal of this photocoupling circuit. A signal isolation circuit comprising: a circuit for restoring a signal of
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61002116A JPS62160852A (en) | 1986-01-10 | 1986-01-10 | Signal isolation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61002116A JPS62160852A (en) | 1986-01-10 | 1986-01-10 | Signal isolation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62160852A true JPS62160852A (en) | 1987-07-16 |
Family
ID=11520377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61002116A Pending JPS62160852A (en) | 1986-01-10 | 1986-01-10 | Signal isolation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62160852A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6434010A (en) * | 1987-07-29 | 1989-02-03 | Mc Science Kk | Inter-input/output electrical insulation device |
JPH01179545A (en) * | 1988-01-09 | 1989-07-17 | Yamatake Honeywell Co Ltd | Method and equipment for sending pulse train signal |
JPH01153751U (en) * | 1988-04-18 | 1989-10-23 | ||
JPH02281849A (en) * | 1989-04-24 | 1990-11-19 | Japan Aviation Electron Ind Ltd | Optical signal transmitter and receiver |
JPH07264034A (en) * | 1994-03-18 | 1995-10-13 | Pfu Ltd | Data transmitter |
EP3282585A1 (en) * | 2016-08-08 | 2018-02-14 | Yokogawa Electric Corporation | Signal transmission circuit, field device, and plant control system |
-
1986
- 1986-01-10 JP JP61002116A patent/JPS62160852A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6434010A (en) * | 1987-07-29 | 1989-02-03 | Mc Science Kk | Inter-input/output electrical insulation device |
JPH01179545A (en) * | 1988-01-09 | 1989-07-17 | Yamatake Honeywell Co Ltd | Method and equipment for sending pulse train signal |
JPH01153751U (en) * | 1988-04-18 | 1989-10-23 | ||
JPH02281849A (en) * | 1989-04-24 | 1990-11-19 | Japan Aviation Electron Ind Ltd | Optical signal transmitter and receiver |
JPH07264034A (en) * | 1994-03-18 | 1995-10-13 | Pfu Ltd | Data transmitter |
EP3282585A1 (en) * | 2016-08-08 | 2018-02-14 | Yokogawa Electric Corporation | Signal transmission circuit, field device, and plant control system |
US10558202B2 (en) | 2016-08-08 | 2020-02-11 | Yokogawa Electric Corporation | Signal transmission circuit, field device, and plant control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62160852A (en) | Signal isolation circuit | |
US6545621B1 (en) | Digitally programmable pulse-width modulation (PWM) converter | |
JPH01168118A (en) | Digital type phase comparing circuit | |
US6424218B1 (en) | Programmable differential active voltage divider circuit | |
JPH0124661Y2 (en) | ||
JPH07128085A (en) | Control circuit | |
JPH03256298A (en) | Latch circuit | |
JPS6218806A (en) | Current-voltage conversion circuit | |
JP2536311B2 (en) | Interface circuit | |
JP2000341095A (en) | Comparator circuit | |
JPS6159016B2 (en) | ||
JP2575221B2 (en) | PLL circuit | |
JPS6041307A (en) | Sound signal switching device | |
JPH0269016A (en) | Comparator | |
JPH0344655A (en) | Signal processing circuit for image forming device | |
JPH03171319A (en) | Keyboard communication system | |
JPH03190440A (en) | Serial clock output circuit | |
JPH04178006A (en) | Amplifier circuit | |
JPS6162231A (en) | Logical operation system | |
JPS6318726A (en) | Demodulator for adaptive delta modulation signal | |
JPH06188839A (en) | Sampling rate converter | |
JPS63196104A (en) | Sound volume controller | |
JPH0497621A (en) | A/d conversion circuit | |
JPS61139123A (en) | Deglitcher circuit of d/a converter | |
JPS61251338A (en) | Alarm control system |