JPH0124661Y2 - - Google Patents

Info

Publication number
JPH0124661Y2
JPH0124661Y2 JP12618083U JP12618083U JPH0124661Y2 JP H0124661 Y2 JPH0124661 Y2 JP H0124661Y2 JP 12618083 U JP12618083 U JP 12618083U JP 12618083 U JP12618083 U JP 12618083U JP H0124661 Y2 JPH0124661 Y2 JP H0124661Y2
Authority
JP
Japan
Prior art keywords
input
output
processing unit
central processing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12618083U
Other languages
Japanese (ja)
Other versions
JPS6034653U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12618083U priority Critical patent/JPS6034653U/en
Publication of JPS6034653U publication Critical patent/JPS6034653U/en
Application granted granted Critical
Publication of JPH0124661Y2 publication Critical patent/JPH0124661Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Microcomputers (AREA)

Description

【考案の詳細な説明】 本考案は中央処理ユニツト(CPU)の入出力
ポート回路に関し、殊に、入出力ポート(I/O
ポート)の入力モード時におけるプル・アツプ抵
抗を出力モード時における数値出力のデジタル−
アナログ変換のための重み付け抵抗として流用す
るように改良した回路に関する。
[Detailed Description of the Invention] The present invention relates to an input/output port circuit for a central processing unit (CPU), and in particular, to an input/output port (I/O port) circuit.
The pull-up resistor in the input mode of the port) is the digital output of the numerical output in the output mode.
This invention relates to a circuit improved so that it can be used as a weighting resistor for analog conversion.

I/Oポート群に対して入力モード時に入力さ
れたデータに対し、出力モード時にその数値デー
タに対応したアナログ出力を必要とする場合があ
る。例えば電話機の制御回路系において、回路接
続時のダイアル数値入力に応じ、その各ダイアル
数値に対応したダイアル・トーンを発生させる場
合等である。一方、通常の所謂プツシユ・フオン
型の電話機等において、必要な諸々の機能を営む
のに昨今ではマイクロ・コンピユータを用いるこ
とが珍しくなくなつている。特にコードレス電話
機等においてその傾向は特に強い。このような電
話機においては、上述の機能は、用いている中央
処理ユニツトに使用者が操作したダイアル数値入
力が入力された時に、その各数値に応じて当該中
央処理ユニツトが対応する周波数及び強度のダイ
アル・トーン信号を出力することで達成される。
このダイアル・トーン信号は周知のように、国際
規格として複数の周波数の組合せで構成され、こ
の方式はまた、Dual Tone Multi−Frequency
方式と呼称される。が、ともかくも、このような
所定の方式に従つて中央処理ユニツトから出力さ
れるダイアル・トーン情報は、当該中央処理ユニ
ツトの出力ポートにおいては未だデジタル数値で
あるから、これをアナログ値に変換するのに当然
にデジタル−アナログ(D/A)変換器を必要と
する。
For data input to an I/O port group in input mode, analog output corresponding to the numerical data may be required in output mode. For example, in a control circuit system of a telephone, a dial tone corresponding to each dial value is generated in response to a dial value input when the circuit is connected. On the other hand, in recent years, it has become not uncommon for ordinary so-called push-button telephones to use microcomputers to perform various necessary functions. This tendency is particularly strong in cordless telephones and the like. In such telephones, the above-mentioned function is such that when the central processing unit is input with dial numerical values operated by the user, the central processing unit adjusts the corresponding frequency and intensity according to each numerical value. This is accomplished by outputting a dial tone signal.
As is well known, this dial tone signal is composed of a combination of multiple frequencies as an international standard, and this method is also known as Dual Tone Multi-Frequency.
It is called a method. However, since the dial tone information output from the central processing unit according to such a predetermined method is still a digital value at the output port of the central processing unit, it is necessary to convert it into an analog value. Naturally, this requires a digital-to-analog (D/A) converter.

然して、従来にあつては、こうした場合にも、
データの入力系とダイアル・トーン情報の出力系
とは全く別個、個別に考えられていて、一般には
入力ポートと出力ポートとは異なる端子配列を取
つており、且つ夫々の系に専用の付帯回路を要す
る結果に終つていた。
However, conventionally, even in such cases,
The data input system and the dial tone information output system are considered completely separate and distinct, and generally the input and output ports have different terminal arrangements, and each system has its own auxiliary circuit. It ended up requiring a lot of effort.

本考案は、このような入出力回路系において、
別途専用のポート群を経由したデジタル−アナロ
グ変換器を要することなく、入出力ポート周りに
関する合理的な構成をもつてデータ入力とアナロ
グ変換出力が可能な回路を提供せんとして成され
たものである。
In such an input/output circuit system, the present invention
It was created with the aim of providing a circuit that can perform data input and analog conversion output with a rational configuration around the input/output ports without requiring a digital-to-analog converter via a separate dedicated port group. .

添附の図面は本考案の一実施例を示している。
入力データはこの場合、8ビツトを想定してお
り、従つて、その入出力ポートI/Oも8ビツト
である。勿論、一般的にはnビツトと考えて良
い。
The accompanying drawings illustrate an embodiment of the invention.
In this case, the input data is assumed to be 8 bits, so the input/output port I/O is also 8 bits. Of course, in general, it can be considered as n bits.

この入出力ポートI/Oは入出力の各モード信
号によつてデータ読込みをしたりデータ出力をす
る。この実施例では先掲のダイアル・データを対
象に考えており、従つて、読込むべき情報はダイ
アルに相当する各スイツチSW1〜SW8の投入
状態の如何であり、出力すべき数値データはダイ
アル・トーン情報である。
This input/output port I/O reads data or outputs data according to each input/output mode signal. In this embodiment, the above-mentioned dial data is considered, and therefore, the information to be read is the ON state of each switch SW1 to SW8 corresponding to the dial, and the numerical data to be output is the dial data. This is tone information.

以下、本回路の動作を追つて説明すると、当該
スイツチの状態読込み時には、中央処理ユニツト
1の特定の出力ポート、例えば出力ポート01を
低レベル“L”にする。すると、一種のアナロ
グ・スイツチとして挿入されているトランジスタ
2がオンになり、後述する後続の演算増幅器3へ
の出力線路を等価的に閉ざす。
The operation of this circuit will be explained in detail below. When reading the state of the switch, a specific output port of the central processing unit 1, for example, output port 01, is set to a low level "L". Then, the transistor 2 inserted as a kind of analog switch turns on, equivalently closing the output line to the subsequent operational amplifier 3, which will be described later.

従つて、入出力ポートの#0〜#7の各々に一
端を接続した各抵抗R1〜R8の他端は電源VCC
に接続されるようになり、従つて、この入力モー
ド時においてはこの各抵抗R1〜R8は当該入出
力ポートI/Oに関する通常のプル・アツプ抵抗
として機能する。そのため、各スイツチの状態は
当該入力モードにある入出力ポートI/Oを介し
て中央処理ユニツト1に入力することができる。
Therefore, the other end of each resistor R1 to R8, whose one end is connected to each of input/output ports #0 to #7, is connected to the power supply V CC
Therefore, in this input mode, each of the resistors R1 to R8 functions as a normal pull-up resistor for the input/output port I/O. Therefore, the state of each switch can be input to the central processing unit 1 via the input/output port I/O in the corresponding input mode.

一方、数値データ出力モードにおいては、別途
に設けられている既述の出力ポート01が低レベ
ル“L”から高レベル“H”に遷移し、従つてト
ランジスタ2はオフ状態となる。そのため、入出
力ポートの各々#0〜#7に一端を接続している
各抵抗の他端は、今度は電源に対してはアイソレ
ート状態となり、一種のワイアード・オアの形態
で結線されて演算増幅器3の信号入力に接続され
たのと等価になる。
On the other hand, in the numerical data output mode, the previously described output port 01, which is provided separately, transitions from a low level "L" to a high level "H", so that the transistor 2 is turned off. Therefore, the other end of each resistor, whose one end is connected to each of the input/output ports #0 to #7, is now isolated from the power supply and is connected in a kind of wired-OR configuration for calculation. This is equivalent to being connected to the signal input of amplifier 3.

このような状態においては、各入出力ポート
I/Oに接続した各抵抗R1〜R8は、その相対
的な値を適当に定めることにより、今度はデジタ
ル−アナログ変換における重み付け抵抗として機
能することができる。即ち、仮に最下位ビツトを
#7のポートとしたら、このポートに接続される
抵抗値に対し、次のビツトのポート#6に接続さ
れる抵抗R7の値を二倍、更に次のビツト・ポー
ト#5に接続される抵抗R5の値は四倍、…、と
いうように定めていけば、出力ポート群#7〜
#0に現れる数値出力はそれに応じた変換アナロ
グ値として演算増幅器3に入力され、当該演算増
幅器出力には適宜増幅された所定のアナログ情報
としてのダイアル・トーン信号が得られることに
なる。
In such a state, each of the resistors R1 to R8 connected to each input/output port I/O can function as a weighting resistor in digital-to-analog conversion by appropriately determining their relative values. can. In other words, if the least significant bit is port #7, then the value of the resistor R7 connected to port #6 of the next bit is doubled compared to the resistance value connected to this port, and then the value of the resistor R7 connected to port #6 of the next bit is If the value of resistor R5 connected to #5 is set to four times, etc., output port group #7~
The numerical output appearing at #0 is input to the operational amplifier 3 as a corresponding converted analog value, and a dial tone signal as predetermined analog information that has been appropriately amplified is obtained at the output of the operational amplifier.

なお、複数個の各々抵抗値の異なる重み付け抵
抗群を利用したデジタル−アナログ変換回路自体
は周知であるから、逆に言えば、上記実施例にお
けるトランジスタ2のような電子スイツチがあつ
て、この電子スイツチが、入力モード時には電源
VCCに接続させていた抵抗群R1〜R8を、出力
モード時には当該電源との接続を断ち、代わり
に、それら抵抗群がデジタル−アナログ変換回路
中の重み付け抵抗群となる接続ノード(図示実施
例の場合には演算増幅器3の正相入力)にその接
続を切換えるようになつていれば、それで本案は
満たされる。もちろん、これら抵抗群R1〜R8
が既述のように入力モード時においてプル・アツ
プ抵抗として機能する時には、それらに重み付け
が施されていても、回路動作に支障ないことは明
らかである。
Note that the digital-to-analog conversion circuit itself using a plurality of weighted resistor groups each having a different resistance value is well known, so conversely, if there is an electronic switch like transistor 2 in the above embodiment, this electronic When the switch is in input mode, the power is
In the output mode, the resistance groups R1 to R8 connected to V CC are disconnected from the power supply, and instead, these resistance groups become the weighting resistance group in the digital-to-analog conversion circuit at connection nodes (in the illustrated embodiment). In this case, if the connection is switched to the positive-phase input of the operational amplifier 3, then the present invention is satisfied. Of course, these resistance groups R1 to R8
It is clear that when the resistors function as pull-up resistors in the input mode as described above, there is no problem in circuit operation even if they are weighted.

結局、本考案によれば、データ入力時に必要な
プル・アツプ抵抗と、出力デジタル値のアナログ
値変換のために必要な重み付け抵抗とを兼用させ
るため、従来のようにこれら両機能の抵抗群を別
途に設ける必要がなくなり、回路は大幅に簡素化
すると共に大きく低廉化する効果が得られる。
In the end, according to the present invention, in order to combine the pull-up resistor necessary for data input and the weighting resistor necessary for analog value conversion of the output digital value, a group of resistors for both of these functions is used as in the conventional method. There is no need to provide a separate circuit, and the circuit can be greatly simplified and the cost can be greatly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本考案の一実施例の概略構成図である。 図中、1は中央処理ユニツト、2はアナログ・
スイツチ乃至トランジスタ、3は演算増幅器、
I/Oは入出力ポート、R1〜R8は抵抗、であ
る。
The drawing is a schematic diagram of an embodiment of the present invention. In the figure, 1 is the central processing unit, 2 is the analog
Switch or transistor, 3 is an operational amplifier,
I/O is an input/output port, and R1 to R8 are resistors.

Claims (1)

【実用新案登録請求の範囲】 中央処理ユニツトの複数の入出力ポートの各々
に対し、それぞれ一端を接続すると共に、個々に
所定の重み付けのなされた抵抗群と; 該抵抗群の上記一端に対向する他端を、入力モ
ード時には電源に接続する一方で、出力モード時
には該電源との接続を断ち、それら抵抗群がデジ
タル−アナログ変換回路中の重み付け抵抗群とな
る接続ノードの方に該接続を切換える電子スイツ
チと; を有して成る中央処理ユニツトの入出力ポート回
路。
[Claims for Utility Model Registration] A group of resistors each having one end connected to each of a plurality of input/output ports of the central processing unit and individually weighted in a predetermined manner; opposed to the one end of the resistor group; The other end is connected to a power source in input mode, while disconnected from the power source in output mode, and the connection is switched to a connection node where the resistance group becomes a weighted resistance group in the digital-to-analog conversion circuit. An input/output port circuit for a central processing unit comprising an electronic switch;
JP12618083U 1983-08-16 1983-08-16 Central processing unit input/output port circuit Granted JPS6034653U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12618083U JPS6034653U (en) 1983-08-16 1983-08-16 Central processing unit input/output port circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12618083U JPS6034653U (en) 1983-08-16 1983-08-16 Central processing unit input/output port circuit

Publications (2)

Publication Number Publication Date
JPS6034653U JPS6034653U (en) 1985-03-09
JPH0124661Y2 true JPH0124661Y2 (en) 1989-07-26

Family

ID=30287009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12618083U Granted JPS6034653U (en) 1983-08-16 1983-08-16 Central processing unit input/output port circuit

Country Status (1)

Country Link
JP (1) JPS6034653U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627736U (en) * 1992-09-14 1994-04-12 株式会社北海道ゴム工業所 Bar conveyor

Also Published As

Publication number Publication date
JPS6034653U (en) 1985-03-09

Similar Documents

Publication Publication Date Title
US4868571A (en) Digital to analog converter
JPH06303060A (en) Gain control amplifier circuit
DE3872267D1 (en) DIGITAL INTERFACE OF AN INTEGRATED SUBSCRIBER CONNECTION UNIT.
EP1380113B1 (en) Means for compensating a data-dependent supply current in an electronic circuit
JPH0124661Y2 (en)
JP3636232B2 (en) Integrated circuit capable of selecting function and method for selecting function
JPH0595239A (en) Level control circuit
JP3092551B2 (en) D / A converter
JP2680940B2 (en) D / A converter
KR20000019815A (en) Analog/digital converter
JPH0730427A (en) D/a conversion circuit
JPS6155291B2 (en)
US5008673A (en) Digital to analog converter enhancing conversion precision
JPH033520A (en) Semiconductor integrated circuit incorporated with d/a converter
JP2844971B2 (en) Digital code processing system
JPH0330959Y2 (en)
JPH05291957A (en) One-chip comparator with comparison reference changeover switch
JPH05110437A (en) Serial parallel type a/d converter circuit
JP2541444Y2 (en) A / D converter
SU1032462A2 (en) Device for determining gain factor of analog computer unit
JPH05160734A (en) Semiconductor integrated circuit
JPS6292522A (en) Analog voltage output circuit
JPS60203816A (en) Switch box
JPH03171319A (en) Keyboard communication system
JPH04223020A (en) Dip switch