JPS62159118A - メモリ−性強誘電性液晶素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は強誘電性液晶を用いたａ気・光学装置に係わり
、特に強誘電性液晶を用いた表示装置や光シヤツター、
光変調装置に好適な強誘電性液晶素子に関する。

〔従来の技術〕

強誘電性液晶の電気光学効果については、アプライド・
フイズイクス・レターズ、３６巻（１９８０年）８９９
頁（Ａｐｐｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、　、　３６　
（１９８０）８９９）で報告されているように、高速の
光学応答と電気光学的メモリー性という二つの特長があ
る。これら二つの性質のために、特に画素数の多い表示
装置に有用と期待されている。

〔発明が解決しようとする問題点〕

このような電気光学的メモリー性は、液晶層のｐ工みが
１μｍ程度の薄いセルでしか実現されていない。既に実
用化されているＴＮ（ＴすｉｓｔｅｄＮｅｍａｔｉｃ　
）型液晶素子の場合、液晶層の厚みが最も薄い場合で５
μｍ程度であり、１μｍ程度と薄い例は皆無である。こ
れは、液晶素子内において。

液晶層の厚みを最大でも１０％以内の精度で制御する必
要があることや、薄い素子では相対する電極間で短絡す
ることが多くなるため量産が建しいためと考えられる。

従って、上記の強誘電性液晶素子を実用化するには、従
来のＴＮ液晶素子にほぼ等しいプロセスによって量産可
能なことが必要で、５μｍ以上の厚い液晶層の素子でも
メモリー性を発現することが必要である。

本発明の目的は、液晶層の厚みが５μｍ以上と厚く且つ
メモリー性を具えた強誘電性液晶を提供することにある
。

〔問題点を解決するための手段〕

強誘電性液晶は、通常らせん構造を形成しており、素子
内で電界が印加されるとらせん構造がほどけた状態とな
り、このほどけた状態が電界を切った後も保持されるの
がメモリー性である。

メモリー性を決定する因子についてはまだ不明の点が多
く残されているが、らせん構造のほどけた状態を保持さ
れるのは、液晶分子自身がらせん構造の配列に戻ろうと
するのを界面と液晶分子との相互作用力が関与して保持
されると推定される。

それには、界面による相互作用力の調節や、液晶分子自
身がらせん構造に戻る力を弱めるなどの処理が必要であ
る。ここで、メモリー性の発現する液晶層の厚みを拡大
するには、液晶分子自身のらせん構造への復元力を弱め
るのが重要と予想し、液晶材料物性とメモリー性との相
関を検討した。

その結果、詳細を実施例で示すように、メモリー性と液
晶材料のチルト角との相関性を見出し、チルト角が大き
い液晶を用いれば、５μｍ以上の厚さでもメモリー性が
発現し、上記目的を達成できることがわかった。

〔作用〕

液晶物質において、液晶分子同志の相互作用により弾性
的挙動を示すことは公知となっている。

この相互作用は強誘電性液晶においても存在し、相互作
用の大小が前述のらせん構造への復元力を規定している
。チルト角の大きな強誘電性液晶においては、上述の相
互作用が変化するためメモリー性が発現し易くなる。そ
の結果、本発明のように液晶層の厚さが５μｍ以上の素
子においてもメモリー性が見られることになる。

〔実施例〕

実施例１ ４．４′−ジ（ｍ−アミノフェノキシ）ジフェニルスル
ホン０．１　　モル、３．３’　、４．４’　−ジフェ
ニルテトラカルボン酸二無水物０．１　　モルをＮ−メ
チル−２−ピロリドン溶液中で重縮合した得たポリアミ
ド酸ワニスを透明電極を付したガラス基板にスピンナー
法により塗布し、２００℃で１時間焼成して配向制御膜
を基板上に形成した。

この配向膜の厚さは触針式膜厚計による計測では１８０
人である。この基板を布でラビング処理を施し５μｍの
ガラスファイバーをスペーサーとして空前子を形成した
。

上記で作製した空前子に第１表に示す２成分混合液晶を
封入し、メモリー性を評価した。液晶材料のチルト角お
よびメモリーｌｌ！、Ｍ値を第１表に併記する。なお、
第１表に示した液晶の相転移温度は異っているので、チ
ルト角およびメモリー性の測定はカイラルスメクチック
Ｃ相からスメクチックＡ又はコレステリック相へ転移す
る温度よりも２０℃低い温度で行った。

その結果、チルト角が３０度より大きい本発明のＮｏ　
ｌ〜Ｎα３の液晶を用いた素子ではメモリー性（Ｍ値）
が０．８４以上の大きな値を示した。特に、３３．５　
以上で１Ｍ値がイロの高いメモリー性が得られる。

しかし、比較例のＮａ４〜＆６の１Ｍ値は０．６５より
小さい値であり、メモリー性が低かった。これらのチル
ト角は２８．６度下である。

第　　１　　表 （注） （実施例２） 下記液晶で構成された混合液晶を用い、実施例１で作製
した空前子に封入して液晶素子を作成しメモリー性を評
価した。

この混合液晶のチルト角は３２°であった。メモリー性
を評価した結果、Ｍ値は０．９５　と良好な値を示した
。

（実施例３） 下記液晶を実施例１の空前子に封入して液晶素子とし、
メモリー性を評価した。

この液晶のチルト角は３２°であり、メモリー性（Ｍ値
）は１．０　と良好な値を示した。

第１図は、第１表に用いた強誘電性液晶のチルト角とメ
モリー性との関係を示したもので、液晶層の厚みは８μ
ｍである。なお、強誘電性液晶のチルト角とは、応用物
理、−塁−４１２頁（１９８５年）で定義されている。

液晶分子長軸とスメクチック液晶で形成される層の法線
とのなす角度である。

また、メモリー性の評価は第２図で示すように、液晶素
子と偏光板を用いて作製しｆ、素子に１図中の波形の電
圧を印加した際の透過光変化により行った。ここで、メ
モリー性（Ｍ）について下式のように定義した。

□−１ □−１ Ｂよ り　Ｉ　Ｔ　Ｂ　４はそれぞれ負又は正のパルス電圧を
印加中の透過光量であり、Ｂ２　＋　Ｂａは電圧を切っ
た後のメモリー状態にある時の透過光量である。

なお、透過光量変化は通常の方法により測定したもので
あるが、液晶素子と偏光板との組合せ方や表示方式によ
り、光量変化が図示のものと反対になるなども起ること
がある。

また、メモリー性Ｍ値の種々異なる素子について時分割
駆動が可能か否かを調べた結果、上記の評価法における
Ｍ値が０．８　以上の値を示せば良好な時分割駆動特性
が得られるとわかった６第１図の結果、メモリー性（Ｍ
）と液晶材料のチルト角に関し、明らかな相関性が見ら
れ、チルト角が３０°以上になると良好なメモリー性を
示すことがわかった。

〔発明の効果〕

本発明によれば、従来不可能であった液晶層の厚さが５
μｍ以上の厚いセルにおいても、良好なメモリー性を発
現できる。従って、時分割駆動の可能なメモリー性強誘
電性液晶素子のコントラスト向上や量産時の歩留り向上
、同一素子内での特性のバラツキの減少など多くの点で
効果がある。

【図面の簡単な説明】

第１図は１本発明およびその端緒となったメモリー性と
液晶材料のチルト角との相関性を示す曲線図、第２図は
、メモリー性を評価する方法を模成約に示したもので、
印加電圧波形と透過光量との関係を示す曲線図である。

Claims (1)

1. 【特許請求の範囲】 １、一対の透明な導電性膜を有する基板と強誘電性液晶
   材料とで構成された液晶素子において、上記強誘電性液
   晶材料のチルト角が３０度以上であることを特徴とする
   メモリー性強誘電性液晶素子。 ２、特許請求範囲第１項記載の液晶素子において、透明
   な導電性膜を有する基板と強誘電性液晶材料との間に、
   少くとも一方にはポリイミド系、ポリアミド系、ポリア
   ミドイミド系、ポリイミドシロキサン系高分子の配向膜
   を設けたことを特徴とするメモリー性強誘電性液晶素子
   。